KR100415086B1 - 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법 - Google Patents

플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법 Download PDF

Info

Publication number
KR100415086B1
KR100415086B1 KR10-2001-0037840A KR20010037840A KR100415086B1 KR 100415086 B1 KR100415086 B1 KR 100415086B1 KR 20010037840 A KR20010037840 A KR 20010037840A KR 100415086 B1 KR100415086 B1 KR 100415086B1
Authority
KR
South Korea
Prior art keywords
flash memory
unit
signal
memory unit
mcu
Prior art date
Application number
KR10-2001-0037840A
Other languages
English (en)
Other versions
KR20030001967A (ko
Inventor
서석호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0037840A priority Critical patent/KR100415086B1/ko
Publication of KR20030001967A publication Critical patent/KR20030001967A/ko
Application granted granted Critical
Publication of KR100415086B1 publication Critical patent/KR100415086B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법에 관한 것으로, 내장된 플래쉬 메모리 및 다른 메모리의 센싱 속도에 대한 정보를 플래쉬 메모리에 저장해 놓고 시스템의 초기화시 마이크로 콘트롤 장치(MCU)에서 읽어서 서로다른 센싱속도를 가진 각각의 메모리를 읽는데 사용하므로서 시스템의 센싱 속도를 최적화시킬 수 있다. 또한, 공정 변화에 의해 플래쉬 메모리 및 다른 메모리의 센싱 속도가 저하되더라도 이것을 불량처리시키지 않고 단지 시스템의 센싱 속도를 조절하므로서 양품으로 처리가능하게 하여 수율을 향상시킬 수 있다.

Description

플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법{EMBEDDED FLASH MICRO CONTROL UNIT AND METHOD FOR CONTROL THE SAME}
본 발명은 플래쉬 메모리(Flash Memory)를 내장한 마이크로 콘트롤러 장치(Micro Control Unit; 이하, 'MCU'라고 함) 및 그 제어 방법에 관한 것으로, 특히 내장형 플래쉬 메모리 및 다른 메모리의 센싱 속도에 대한 정보를 미리 저장해 놓고 시스템의 초기화시 MCU에서 읽어서 서로다른 센싱속도를 가진 각각의 메모리를 읽는 때 사용함으로서 시스템의 센싱 속도를 최적화시킨 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법에 관한 것이다.
종래의 마이컴(MCU)에서는 플래쉬 메모리를 외부에 연결하여 시스템을 구성하였다. 이 경우 플래쉬 메모리를 외장함으로써 마이컴과 함께 2개의 반도체 칩이 1개의 인쇄회로기판(printed circuit board; PCB)에 들어가게 된다. 이로 인해, PCB의 제작 비용이 증가되고 2개의 칩을 사용함으로써 전체적으로 비용의 증대를 가져온다. 또한, 플래쉬 메모리가 외부에 있기 때문에 데이타를 읽는 속도가 저하되고 전력 소모를 유발하게 된다.
이러한 문제를 해결하기위해, 종래에는 플래쉬 메모리를 마이컴과 동일한 칩에 내장함으로서 PCB의 면적을 축소하고 플래쉬 메모리의 속도를 향상시켰다.
도 1은 종래 기술에 따른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치(Embeded Flash MCU; 이하 'EFMCU'라 함)의 블록도이다.
도 1 에서 EFMCU는 1개의 8 비트(bit) 또는 16 비트 MCU부(1), 1개의 롬(ROM)부(2), 1개의 에스램(SRAM)부(3), 1개의 내장형 플래쉬 메모리부(4) 그리고 주변 회로부(5)로 구성이 된다.
상기 MCU부(1)는 제어와 연산 기능을 수행한다.
상기 롬(ROM)부(2)는 상기 MCU부(1)가 수행할 명령어를 저장하는데, 통상 플래쉬 메모리와 구별하기 위해 처음 부팅시 필요한 외부의 호스트(host)와 시리얼(serial) 또는 패러럴(parallel)로 인터페이스(interface)하기 위한 작은 크기의 명령어를 저장한다.
상기 에스램(SRAM)부(3)는 연산을 위한 임시 데이타를 저장하거나 간단한 명령어를 외부로부터 시리얼(serial)로 받아서 저장한다.
상기 내장형 플래시 메모리부(4)는 비휘발성 이이피롬(EEPROM)으로 상기 MCU부(1)의 명령어나 파라메터(parameter) 데이타를 저장하는 역할을 한다.
그리고, 상기 주변회로부(5)는 상기 MCU부(1) 및 외부 호스트(host)와 인터페이스를 위한 시리얼 입/출력 로직(Serial In/Out Logic; SIO), 패러럴 입/출력 로직(Parallel In/Out Logic; PIO), 와치 도그 타이머(Watch Dog Timer; WDT), 아날로그/디지탈 변환기(Analog/Digtal Converter; ADC) 등의 회로를 포함하며, 타이머(timer), 아날로그/디지탈 변환(ADC), 페이스 락 루프(PLL) 등의 기능을 가질 수 있다.
EFMCU에서 사용자들이 상기 내장형 플래쉬 메모리부(4)를 읽기 위한 타이밍 다이아그램(Timing Diagram)을 도 2a 및 도 2b에 보였다.
도 2a 및 도 2b에서, 상기 내장형 플래쉬 메모리부(4)를 읽기 위해서는 플래쉬 칩 인에이블 바 신호(CEB)(b), 출력 인에이블 바 신호(OEB)(c)를 '로직 로우' 상태로 유지를 하고 어드레스(Address)(e)를 인가를 하면 어드레스 액세스시간(Tacc)후에 상기 내장형 플래쉬 메모리부(4)에서 데이타가 나오게 된다.
도 2a 및 도 2b는 상기 MCU부(1)의 동작 주기가 상기 내장형 플래쉬 메모리부(4)의 액세스 시간(Tacc)보다 큰 경우의 예이다. 이 경우 상기 MCU부(1)의 동작 주파수는 상기 내장형 플래쉬 메모리부(4)의 읽기 속도인 액세스 시간(Tacc)에 의해 결정된다. 만일, 상기 MCU부(1)의 동작주기가 상기 내장형 플래쉬 메모리부(4)의 읽기 속도보다 빠른 경우에는 상기 MCU부(1)의 동작 주파수를 상기 내장형 플래쉬 메모리부(4)를 읽기에 적합하게 낮추든지 아니면 메모리 콘트롤 유닛(MCU)을 두어서 주소를 인가하고 데이터를 가져가는 신호를 발생시키는 회로를 추가하여야 한다. 전자의 경우, 예를 들어 전체 칩에 입력되는 주파수가 50MHz 라고 하더라도 플래쉬 메모리의 액세스 시간이 50nsec이면 적어도 3 사이클 클럭(cycle clock)을 지연시킨 50MHz/3으로 동작을 하게 된다.
그러나, 상기 구성을 갖는 종래의 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치는 상기 플래쉬 메모리의 센싱 속도를 고정시켜서 테스트할 경우 플래쉬 메모리의 공정 변화에 의해 센싱 속도가 저하되는 문제점이 있었다. 특히 센싱 속도가 약간만 저하되어도 수율이 낮아지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 내장된 플래쉬 메모리 및 다른 메모리의 센싱 속도에 대한 정보를 플래쉬 메모리에 저장해 놓고 시스템의 초기화시 마이크로 콘트롤 장치(MCU)에서 읽어서 서로다른 센싱속도를 가진 각각의 메모리를 읽는데 사용하므로서 시스템의 센싱 속도를 최적화시킬 수 있는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 공정 변화에 의해 플래쉬 메모리 및 다른 메모리의 센싱 속도가 저하되더라도 이것을 불량처리시키지 않고 단지 시스템의 센싱 속도를 조절하므로서 양품으로 처리가능하게 하여 수율을 향상시킬 수 있는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법를 제공하는데 있다.
도 1은 종래 기술에 따른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 블록도
도 2a 및 도 2b는 종래의 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치에서 마이크로 콘트롤러 장치가 플래쉬 메모리를 읽는 블록도 및 동작 타이밍도
도 3a 및 도 3b는 본 발명의 제 1 실시예에 의한 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 블록도 및 동작 타이밍도
도 4a 및 도 4b는 본 발명의 제 2 실시예에 의한 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 블록도 및 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
20, 30 : 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치부
21, 31 : 마이크로 콘트롤러 유닛부
22, 33 : 내장형 플래쉬 메모리부 23 : 주파수 발생부
32 : 메모리 콘트롤러부
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법은 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치의 제어 방법에 있어서, 상기 플래쉬 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와, 상기 MCU부에서 상기 플래쉬 메모리부로부터 센싱 속도에 해당하는 값을 읽어서 주파수 발생부로 하여금 상기 플래쉬 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 발생시키도록 제어하는 단계와, 상기 주파수 발생부에서 발생된 주파수 신호를 상기 MCU부에서 동작 주파수로 하여 상기 플래쉬 메모리부로 제어 신호 및 어드레스 신호를 발생하여 데이타를 읽는 단계를 구비한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법은 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치의 제어 방법에 있어서, 상기 플래쉬 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와, 상기 MCU부에서 상기 플래쉬 메모리부로부터 센싱 속도에 해당하는 값을 읽어서 메모리 콘트롤부로 하여금 상기 플래쉬 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 상기 플래쉬 메모리부로 발생시키도록 제어하는 단계와, 상기 메모리 콘트롤부의 출력 신호를 상기 플래쉬 메모리부의 입력 신호로 하여 상기 MCU부에서 상기 플래쉬 메모리부의 데이타를 읽는 단계를 구비한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법은 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장하고 서로 다른 센싱 속도를 갖는 다수개의 메모리부를 포함하는 마이크로 콘트롤러 장치의 제어 방법에 있어서, 상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와, 상기 MCU부가 선택된 메모리부의 데이타를 읽기 전에 상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 주파수 발생부로 하여금 상기 선택된 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 발생시키도록 제어하는 단계와, 상기 주파수 발생부에서 발생된 주파수 신호를 상기 MCU부에서 동작 주파수로 하여 상기 선택된 메모리부로 제어 신호 및 어드레스 신호를 발생하여 데이타를 읽는 단계를 구비한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법은 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장하고 서로 다른 센싱 속도를 갖는 다수개의 메모리부를 포함하는 마이크로 콘트롤러 장치의 제어 방법에 있어서, 상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와, 상기 MCU부가 선택된 메모리부의 데이타를 읽기 전에 상기 플래쉬 메모리부에 저장된 속도값을 읽어서 메모리 콘트롤부로 하여금 상기 선택된 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 상기 선택된 메모리부로 발생시키도록 제어하는 단계와, 상기 메모리 콘트롤부의 출력 신호를 상기 선택된 메모리부의 입력 신호로 하여 상기 MCU부에서 상기 선택된 메모리부의 데이타를 읽는 단계를 구비한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치는 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서, 상기 플래쉬 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와, 시스템 메인 클럭신호(CLK)를 수신하여 주파수가 조절된 MCU 입력 클럭신호를 발생하는 주파수 발생부와, 상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 상기 주파수 발생부의 주파수를 조절하는 신호를 발생하고, 주파수가 조절된 상기 MCU 입력 클럭신호를 그 동작 주파수로 하여 상기 플래쉬 메모리부로 제어 신호 및 어드레스 신호를 발생하여 상기 플래쉬 메모리부의 데이타를 읽는 마이크로 콘트롤 유닛부를 구비한 것을 특징으로 한다.
상기 제어 신호는 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB), 라이트 인에이블 바 신호(WEB), 플래쉬 메모리 어드레스 신호(ADDRESS)인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치는 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부 및 다수개의 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서, 상기 플래쉬 메모리부와 상기 다수개의 메모리부 중 선택된 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와, 시스템 메인 클럭신호(CLK)를 수신하여 주파수가 조절된 MCU 입력 클럭신호를 발생하는 주파수 발생부와, 상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 상기 주파수 발생부의 주파수를 조절하는 신호를 발생하고, 주파수가 조절된 상기 MCU 입력 클럭신호를 그 동작 주파수로 하여 상기 선택된 메모리부로 제어 신호 및 어드레스 신호를 발생하여 상기 선택된 메모리부의 데이타를 읽는 마이크로 콘트롤 유닛부를 구비한 것을 특징으로 한다.
상기 제어 신호는 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB), 라이트 인에이블 바 신호(WEB), 플래쉬 메모리 어드레스 신호(ADDRESS)인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치는 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서, 상기 플래쉬 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와, 메인 클럭신호를 수신하여 상기 메인 클럭신호의 딜레이 정보신호와 리드 인에이블 바 신호 및 어드레스 신호를 발생하는 MCU부와, 상기 MCU부로부터 상기 메인 클럭신호의 딜레이 정보신호와 플래쉬 메모리 리드 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호를 수신하여 상기 플래쉬 메모리부로 액세스 시간이 조정된 제어 신호 및 어드레스 신호를 발생하는 메모리 콘트롤부를 구비한 것을 특징으로 한다.
상기 제어 신호는 플래쉬 칩 인에이블 바 신호와 출력 인에이블 바 신호와 라이트 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 또다른 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치는 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부 및 다수개의 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서, 상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와, 메인 클럭신호를 수신하여 상기 메인 클럭신호의 딜레이 정보신호와 리드 인에이블 바 신호 및 어드레스 신호를 발생하는 MCU부와, 상기 MCU부로부터 상기 메인 클럭신호의 딜레이 정보신호와 플래쉬 메모리 리드 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호를 수신하여 상기 플래쉬 메모리부와 상기 다수개의 메모리부 중 선택된 메모리부로 액세스 시간이 조정된 제어 신호 및 어드레스 신호를 발생하는 메모리 콘트롤부를 구비한 것을 특징으로 한다.
상기 제어 신호는 플래쉬 칩 인에이블 바 신호와 출력 인에이블 바 신호와 라이트 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호인 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 3a 및 도 3b는 본 발명에 의한 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치에서 입력 클럭(MCLK)의 한 주기의 클럭(TCLK)이 어드레스 액세스 시간(Tacc)보다 짧은 경우(TCLK< Tacc) 입력 클럭(MCLK)을 분주하여 사용하는 시스템의 블록도 및 동작 타이밍도이다.
도 3a에서, 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치(EFMCU)(20)는 센싱 속도에 대한 데이타 값을 저장하고 있는 내장형 플래쉬 메모리부(22)와, 시스템 메인 클럭신호(CLK)를 수신하여 주파수가 조절된 MCU 입력 클럭신호를 발생하는 주파수 발생부(23)와, 상기 내장형 플래쉬 메모리부(22)에 저장된 센싱 속도에 대한 데이타 값을 읽어서 상기 주파수 발생부(23)의 주파수를 조절하는 신호(CLK_DIV)를 발생하고, 상기 주파수 발생부(23)의 출력(MCLK)을 그 동작 주파수로 하여 상기 메모리 콘트롤 장치의 출력 신호(DIO[15:0])를 상기 내장형 플래쉬 메모리부(22)의 입력신호로 하여 상기 내장형 플래쉬 메모리부(22)의 데이타를 읽는 MCU부(21)를 구비한다. 여기서, 상기 MCU부(21)는 상기 내장형 플래쉬 메모리부(22)로 플래쉬 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB), 라이트 인에이블 바 신호(WEB), 플래쉬 메모리 어드레스 신호(ADDRESS)를 발생한다. 그리고, 상기 MCU부(21)와 상기 내장형 플래쉬 메모리부(22)는 16비트 데이타 입/출력 버스(DIO[15:0])로 연결되어 있다.
먼저, 상기 마이크로 콘트롤러 장치(EFMCU)(20)는 상기 내장형 플래쉬 메모리부(22)의 센싱 속도를 초기 테스트에서 측정하여 센싱 속도에 해당되는 데이타값을 플래쉬 메모리 셀에 저장한다.
그 다음, 상기 MCU부(21)가 상기 내장형 플래쉬 메모리부(22)의 메모리 셀에 저장된 플래쉬 메모리의 센싱 속도에 해당하는 데이타 값을 읽어서 상기 주파수 발생부(23)에 상기 플래쉬 메모리의 센싱 속도 보다 같거나 느린 주파수를 발생시키는 데이타 값을 저장한다.
그리고, 상기 MCU부(21)가 상기 주파수 발생부(23)의 출력을 그 동작 주파수로 하여 상기 메모리 콘트롤 장치의 출력 신호를 상기 내장형 플래쉬 메모리부(22)의 입력신호로 하여 상기 내장형 플래쉬 메모리부(22)의 데이타를 읽는다.
이와 같이, 칩의 입력 주파수가 고정이 되어 있고 이 입력주파수의 한 클럭의 주기(Tclk)가 플래쉬 메모리 어드레스 액세스 시간(Tacc)보다 짧은 경우(Tclk < Tacc)는 도 3에서와 같이 하드웨어(Hardware)적인 방법으로 해결할 수 있다. 즉, 플래쉬 메모리 어드레스 액세스 시간(Tacc)보다 큰 최소배의 클럭신호(clk)가 상기 MCU부(21)에 입력되게 상기 MCU부(21)의 입력 주파수(MCLK)를 조정한다. 그리고, MCU부(21)는 조정된 입력 주파수(MCLK)에 맞추어서 상기 내장형 플래쉬 메모리부(22)로 필요한 어드레스 신호(Address)를 입력하면 된다. 이렇게 되면 입력 주파수(TMCLK)가 Tacc보다 길어져서 MCU부(21)는 플래쉬 메모리의 출력 데이타를 놓치지 않게 된다.
도 4a 및 도 4b는 본 발명에 의한 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치에서 입력 클럭(MCLK)의 한 주기의 클럭(TCLK)이 어드레스 액세스시간(Tacc)보다 짧은 경우(TCLK< Tacc) 메모리 콘트롤러 유닛을 이용하여 플래쉬 메모리의 데이타를 읽는 시스템의 블록도 및 동작 타이밍도이다.
도 4a에서, 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치(EFMCU)는 센싱 속도에 대한 데이타 값을 저장하고 있는 내장형 플래쉬 메모리부(22)와, 시스템 메인 클럭신호(CLK)를 수신하여 상기 메인 클럭신호(CLK)의 딜레이 정보신호(F_Dealy)와 플래쉬 메모리 리드 인에이블 바 신호(F_Rd) 및 플래쉬 메모리 어드레스 신호(F_Address)를 발생하는 MCU부(31)와, 상기 MCU부(31)로부터 상기 메인 클럭신호(CLK)의 딜레이 정보신호(F_Dealy)와 플래쉬 메모리 리드 인에이블 바 신호(F_Rd) 및 플래쉬 메모리 어드레스 신호(F_Address)를 수신하여 상기 내장형 플래쉬 메모리부(22)로 액세스 시간을 조정할 수 있는 플래쉬 칩 인에이블 바 신호(CEB)와 출력 인에이블 바 신호(OEB)와 라이트 인에이블 바 신호(WEB) 및 플래쉬 메모리 어드레스 신호(ADDRESS)를 발생하는 메모리 콘트롤부(32)를 구비한다. 그리고, 상기 MCU부(21)와 상기 내장형 플래쉬 메모리부(22)는 16비트 데이타 입/출력 버스(DIO[15:0])로 연결되어 있다.
먼저, 상기 마이크로 콘트롤러 장치(EFMCU)(30)는 상기 내장형 플래쉬 메모리부(33)의 센싱 속도를 초기 테스트에서 측정하여 센싱 속도에 해당되는 데이타 값을 플래쉬 메모리 셀에 저장한다.
그 다음, 상기 MCU부(31)가 상기 내장형 플래쉬 메모리부(33)의 메모리 셀에 저장된 플래쉬 메모리의 센싱 속도에 해당하는 데이타 값을 읽어서 상기 메모리 콘트롤부(32)에 상기 플래쉬 메모리의 센싱 속도 보다 같거나 느린 주파수를 발생시키는 데이타 값을 저장한다.
그리고, 상기 MCU부(31)는 상기 메모리 콘트롤부(32)의 출력을 그 동작 주파수로 하여 상기 메모리 콘트롤 장치의 출력 신호를 상기 내장형 플래쉬 메모리부(33)의 입력신호로 하여 상기 내장형 플래쉬 메모리부(33)의 데이타를 읽는다.
이와 같이, 입력 주파수(CLK)는 그대로 두고 상기 내장형 플래쉬 메모리부(33)와 MCU부(31) 사이에 메모리 콘트롤부(32)를 두어서 메모리 콘트롤부(32)에서 Tclk를 분주하여 어드레스 및 칩 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB) 등의 플래쉬 메모리 입력 신호의 주기를 Tacc보다 길게 가져가면 된다. 물론, MCU부(31)의 다음 명령의 주소(address)인 프로그램 카운터(program counter; PC)를 증가시키는 주기도 상기 메모리 콘트롤부(32)에서 발생한 주기나 클럭의 딜레이 정보를 활용하면 된다.
본 발명은 또다른 실시예로서, 서로 다른 센싱 속도를 가지는 메모리를 여러개 가지는 EFMCU에서도 활용이 가능하다. 예를 들어, 플래쉬 메모리를 내장할 수 있는 칩에서 여러 종류의 메모리(SRAM, ROM, DRAM 등)를 가지고 있고 이 각각의 메모리가 센싱 속도가 서로 다른 경우에 각각의 메모리의 센싱 속도에 관한 정보를 초기 양산 시험시 플래쉬 메모리셀에 저장을 하여 상기의 방법과 같이 사용하면 된다. 즉, 서로 다른 메모리를 읽을 때마다 도 3과 같이 MCU부(21)에 입력되는 클럭(MCLK)의 주파수를 조정을 하든지 아니면 도 4와 같이 메모리 콘트롤부(32)를 사용하여 액세스 시간을 조절해 주면 된다.
즉, 마이크로 콘트롤러 유닛(MCU)와 플래쉬 메모리를 내장하고 서로 다른 센싱 속도를 가지는 다수의 메모리를 구비한 EFMCU에 있어서, 상기 플래쉬 메모리와 상기 다수의 메모리의 센싱 속도를 초기 테스트에서 측정하여 상기 각각의 센싱 속도에 해당되는 데이타 값을 플래쉬 메모리 셀에 저장한다.
그 다음, 상기 MCU가 특정 메모리를 선택하여 읽기 전에 그 메모리의 센싱 속도에 해당하는 데이터를 상기 플래쉬 메모리 셀로부터 읽어서 메모리 콘트롤러부(32)로 하여금 플래쉬 메모리의 센싱 속도를 갖는 제어 신호 및 어드레스 신호를 발생시켜 플래쉬 메모리의 데이타를 읽는다.
또는, 상기 MCU가 특정 메모리를 선택하여 읽기 전에 그 메모리의 센싱 속도에 해당하는 데이터를 상기 플래쉬 메모리 셀로부터 읽어서 주파수 발생부(23)로 하여금 플래쉬 메모리의 센싱 속도를 갖는 주파수 신호를 발생시켜 이 주파수 신호를 동작 주파수로 하여 플래쉬 메모리의 데이타를 읽는다.
이상에서 설명한 바와 같이, 본 발명의 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그 제어 방법에 의하면, 내장된 플래쉬 메모리 및 다른 메모리의 센싱 속도에 대한 정보를 플래쉬 메모리에 저장해 놓고 시스템의 초기화시 마이크로 콘트롤 장치(MCU)에서 읽어서 서로다른 센싱속도를 가진 각각의 메모리를 읽는데 사용하므로서 시스템의 센싱 속도를 최적화시킬 수 있다. 이로 인해, 공정 변화에 의해 플래쉬 메모리의 센싱 속도가 저하되더라도 이것을 불량처리시키지 않고 단지 시스템의 속도를 조절하므로서 양품으로 처리가능하게 하여 수율을 향상시킬수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치의 제어 방법에 있어서,
    상기 플래쉬 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와,
    상기 MCU부에서 상기 플래쉬 메모리부로부터 센싱 속도에 해당하는 값을 읽어서 주파수 발생부로 하여금 상기 플래쉬 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 발생시키도록 제어하는 단계와,
    상기 주파수 발생부에서 발생된 주파수 신호를 상기 MCU부에서 동작 주파수로 하여 상기 플래쉬 메모리부로 제어 신호 및 어드레스 신호를 발생하여 데이타를 읽는 단계를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법.
  2. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치의 제어 방법에 있어서,
    상기 플래쉬 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와,
    상기 MCU부에서 상기 플래쉬 메모리부로부터 센싱 속도에 해당하는 값을 읽어서 메모리 콘트롤부로 하여금 상기 플래쉬 메모리부의 센싱 속도와 같거나 느린주파수 신호를 상기 플래쉬 메모리부로 발생시키도록 제어하는 단계와,
    상기 메모리 콘트롤부의 출력 신호를 상기 플래쉬 메모리부의 입력 신호로 하여 상기 MCU부에서 상기 플래쉬 메모리부의 데이타를 읽는 단계를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법.
  3. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장하고 서로 다른 센싱 속도를 갖는 다수개의 메모리부를 포함하는 마이크로 콘트롤러 장치의 제어 방법에 있어서,
    상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와,
    상기 MCU부가 선택된 메모리부의 데이타를 읽기 전에 상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 주파수 발생부로 하여금 상기 선택된 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 발생시키도록 제어하는 단계와,
    상기 주파수 발생부에서 발생된 주파수 신호를 상기 MCU부에서 동작 주파수로 하여 상기 선택된 메모리부로 제어 신호 및 어드레스 신호를 발생하여 데이타를 읽는 단계를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법.
  4. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장하고 서로 다른 센싱 속도를 갖는 다수개의 메모리부를 포함하는 마이크로 콘트롤러 장치의 제어 방법에 있어서,
    상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도를 초기 테스트에서 측정하여 그 측정된 값을 상기 플래쉬 메모리부에 저장하는 단계와,
    상기 MCU부가 선택된 메모리부의 데이타를 읽기 전에 상기 플래쉬 메모리부에 저장된 속도값을 읽어서 메모리 콘트롤부로 하여금 상기 선택된 메모리부의 센싱 속도와 같거나 느린 주파수 신호를 상기 선택된 메모리부로 발생시키도록 제어하는 단계와,
    상기 메모리 콘트롤부의 출력 신호를 상기 선택된 메모리부의 입력 신호로 하여 상기 MCU부에서 상기 선택된 메모리부의 데이타를 읽는 단계를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치의 제어 방법.
  5. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서,
    상기 플래쉬 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와,
    시스템 메인 클럭신호(CLK)를 수신하여 주파수가 조절된 MCU 입력 클럭신호를 발생하는 주파수 발생부와,
    상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 상기 주파수 발생부의 주파수를 조절하는 신호를 발생하고, 주파수가 조절된 상기 MCU 입력 클럭신호를 그 동작 주파수로 하여 상기 플래쉬 메모리부로 제어 신호 및 어드레스 신호를 발생하여 상기 플래쉬 메모리부의 데이타를 읽는 마이크로 콘트롤 유닛부를 구비한것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  6. 제 5 항에 있어서,
    상기 제어 신호는 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB), 라이트 인에이블 바 신호(WEB), 플래쉬 메모리 어드레스 신호(ADDRESS)인 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  7. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부 및 다수개의 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서,
    상기 플래쉬 메모리부와 상기 다수개의 메모리부 중 선택된 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와,
    시스템 메인 클럭신호(CLK)를 수신하여 주파수가 조절된 MCU 입력 클럭신호를 발생하는 주파수 발생부와,
    상기 플래쉬 메모리부에 저장된 센싱 속도값을 읽어서 상기 주파수 발생부의 주파수를 조절하는 신호를 발생하고, 주파수가 조절된 상기 MCU 입력 클럭신호를 그 동작 주파수로 하여 상기 선택된 메모리부로 제어 신호 및 어드레스 신호를 발생하여 상기 선택된 메모리부의 데이타를 읽는 마이크로 콘트롤 유닛부를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  8. 제 7 항에 있어서,
    상기 제어 신호는 인에이블 바 신호(CEB), 출력 인에이블 바 신호(OEB), 라이트 인에이블 바 신호(WEB), 플래쉬 메모리 어드레스 신호(ADDRESS)인 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  9. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서,
    상기 플래쉬 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와,
    메인 클럭신호를 수신하여 상기 메인 클럭신호의 딜레이 정보신호와 리드 인에이블 바 신호 및 어드레스 신호를 발생하는 MCU부와,
    상기 MCU부로부터 상기 메인 클럭신호의 딜레이 정보신호와 플래쉬 메모리 리드 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호를 수신하여 상기 플래쉬 메모리부로 액세스 시간이 조정된 제어 신호 및 어드레스 신호를 발생하는 메모리 콘트롤부를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  10. 제 9 항에 있어서,
    상기 제어 신호는 플래쉬 칩 인에이블 바 신호와 출력 인에이블 바 신호와 라이트 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호인 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  11. 마이크로 콘트롤러 유닛(MCU)부와 플래쉬 메모리부 및 다수개의 메모리부를 내장한 마이크로 콘트롤러 장치에 있어서,
    상기 플래쉬 메모리부와 상기 다수개의 메모리부의 센싱 속도값을 저장하고 있는 플래쉬 메모리부와,
    메인 클럭신호를 수신하여 상기 메인 클럭신호의 딜레이 정보신호와 리드 인에이블 바 신호 및 어드레스 신호를 발생하는 MCU부와,
    상기 MCU부로부터 상기 메인 클럭신호의 딜레이 정보신호와 플래쉬 메모리 리드 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호를 수신하여 상기 플래쉬 메모리부와 상기 다수개의 메모리부 중 선택된 메모리부로 액세스 시간이 조정된 제어 신호 및 어드레스 신호를 발생하는 메모리 콘트롤부를 구비한 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
  12. 제 11 항에 있어서,
    상기 제어 신호는 플래쉬 칩 인에이블 바 신호와 출력 인에이블 바 신호와 라이트 인에이블 바 신호 및 플래쉬 메모리 어드레스 신호인 것을 특징으로 하는 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치.
KR10-2001-0037840A 2001-06-28 2001-06-28 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법 KR100415086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037840A KR100415086B1 (ko) 2001-06-28 2001-06-28 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037840A KR100415086B1 (ko) 2001-06-28 2001-06-28 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Publications (2)

Publication Number Publication Date
KR20030001967A KR20030001967A (ko) 2003-01-08
KR100415086B1 true KR100415086B1 (ko) 2004-01-13

Family

ID=27712046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037840A KR100415086B1 (ko) 2001-06-28 2001-06-28 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Country Status (1)

Country Link
KR (1) KR100415086B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001492A (ko) * 1993-06-25 1995-01-03 가나이 쯔또무 마이크로 컴퓨터
JPH10255489A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロコンピュータ
KR19990018271U (ko) * 1997-11-10 1999-06-05 구본준 테스트회로를 구비한 마이크로컴퓨터
KR200170154Y1 (ko) * 1999-09-17 2000-02-15 엘지정보통신주식회사 플래시 메모리의 제어 장치
JP2000123599A (ja) * 1998-10-12 2000-04-28 Rohm Co Ltd 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001492A (ko) * 1993-06-25 1995-01-03 가나이 쯔또무 마이크로 컴퓨터
JPH10255489A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロコンピュータ
KR19990018271U (ko) * 1997-11-10 1999-06-05 구본준 테스트회로를 구비한 마이크로컴퓨터
JP2000123599A (ja) * 1998-10-12 2000-04-28 Rohm Co Ltd 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
KR200170154Y1 (ko) * 1999-09-17 2000-02-15 엘지정보통신주식회사 플래시 메모리의 제어 장치

Also Published As

Publication number Publication date
KR20030001967A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
CN1941197B (zh) 用于控制内部中断电阻的装置
KR100292773B1 (ko) 래치회로,데이터출력회로및이것을구비한반도체장치
KR100376159B1 (ko) 동기식 페이지 모드 비휘발성 메모리
US7606952B2 (en) Method for operating serial flash memory
JPH10509830A (ja) 複数のメモリ・タイプを受け入れるように適合されたシステム
EP1097455B1 (en) Method and apparatus for controlling the data rate of a clocking circuit
US20060104150A1 (en) Semiconductor memory device
US6851014B2 (en) Memory device having automatic protocol detection
EP0855653B1 (en) Memory controller with a programmable strobe delay
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
US6529424B2 (en) Propagation delay independent SDRAM data capture device and method
KR100640649B1 (ko) 클록 프리 모드 레지스터 세팅 방법 및 장치
US5588124A (en) Microcomputer
JP2007299227A (ja) 情報処理装置及び情報処理装置のブート方法
US8751694B2 (en) Data transfer operation completion detection circuit and semiconductor memory device provided therewith
CN117198346A (zh) 命令地址输入缓冲器偏置电流减小
KR100415086B1 (ko) 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법
US7782707B2 (en) Semiconductor memory device
JP2987809B2 (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
JP4327482B2 (ja) 同期型半導体記憶装置
US8271820B2 (en) Micro-processor
JP2000048588A (ja) 読出し専用メモリ装置
US7224623B2 (en) Memory device having off-chip driver enable circuit and method for reducing delays during read operations
KR100230416B1 (ko) 동기식 디램의 2비트 프리팻치 회로를 구비한 칼럼 선택 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 17