KR200170154Y1 - 플래시 메모리의 제어 장치 - Google Patents

플래시 메모리의 제어 장치 Download PDF

Info

Publication number
KR200170154Y1
KR200170154Y1 KR2019990020130U KR19990020130U KR200170154Y1 KR 200170154 Y1 KR200170154 Y1 KR 200170154Y1 KR 2019990020130 U KR2019990020130 U KR 2019990020130U KR 19990020130 U KR19990020130 U KR 19990020130U KR 200170154 Y1 KR200170154 Y1 KR 200170154Y1
Authority
KR
South Korea
Prior art keywords
flash memory
cpu
controller
data
address
Prior art date
Application number
KR2019990020130U
Other languages
English (en)
Inventor
구충열
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR2019990020130U priority Critical patent/KR200170154Y1/ko
Application granted granted Critical
Publication of KR200170154Y1 publication Critical patent/KR200170154Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Read Only Memory (AREA)

Abstract

본 고안은 플래시 메모리를 효과적으로 제어하여 CPU의 처리속도를 향상시키기 위한 것으로, 이러한 본 고안은 모든 입출력을 제어하는 CPU와; 상기 CPU와 연결되고, 상기 CPU의 명령이 읽기 동작 명령인지 또는 쓰기 동작 명령인지를 판단하여 플래시 메모리에 대한 읽기 쓰기를 수행하는 콘트롤러와; 상기 콘트롤러와 연결되어 사용자의 응용 프로그램 명령어가 저장된 플래시 메모리로 구성되어, 플래시 메모리가 사용되어지는 모든 CPU의 처리 속도를 향상시켜 시스템의 전반적인 성능을 높일 수 있게 되는 것이다.

Description

플래시 메모리의 제어 장치{Apparatus for controlling flash memory}
본 고안은 플래시 메모리(EEPROM, Electrically Erasable and Programmable Read Only Memory)의 제어 장치에 관한 것으로, 특히 플래시 메모리가 사용되어지는 모든 CPU의 처리 속도를 향상시키기에 적당하도록 한 플래시 메모리의 제어 장치에 관한 것이다.
도1은 종래 플래시 메모리의 제어 장치의 블록구성도이다.
이에 도시된 바와 같이, 모든 입출력을 제어하는 CPU(1)와; 상기 CPU(1)에서 처리된 데이터를 임시로 저장하는 에스램(SRAM, Static Random Access Memory)(2)과; 상기 CPU(1)의 운영체제 명령어를 저장하고 있는 이피롬(EPROM, Erasable and Programmable Read Only Memory)(3)과; 상기 CPU(1)와 연결되어 사용자의 응용 프로그램 명령어가 저장된 플래시 메모리(EEPROM)(4)와; 상기 CPU(1)와 연결된 주변장치(5)로 구성된다.
그래서 모든 입출력을 제어하는 CPU(1)가 에스램(2)과 이피롬(3)과 플래시 메모리(4)와 주변장치(5) 등으로 어드레스 라인과 데이터 라인을 직접 연결한 상태에서, CPU(1)가 플래시 메모리(4)의 데이터를 리드/라이트(Read/Write)를 수행하도록 동작하였다.
여기서 CPU(1)가 플래시 메모리(4)에 데이터를 리드/라이트할 때는 읽고 쓰는 타이밍이 필요하게 된다. 즉, CPU(1)가 플래시 메모리(4)의 데이터를 읽을 때는 512 바이트의 페이지 단위로 수행하고, 쓰기를 수행할 때는 읽기 후 몇 미리 초의 간격 후에 수행하게 된다.
그러나 CPU가 플래시 메모리의 데이터를 리드/라이트할 때 플래시 메모리의 특성상 읽기 후에 몇 미리 초의 간격이 지난 다음 쓰기를 수행할 수 있어 읽기/쓰기에 많은 시간을 요하게 됨으로써, 시스템의 전반적인 성능 저하를 가져오게 되어 시스템의 성능과는 무관하게 느린 시스템이 되는 문제점이 있었다.
이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 플래시 메모리가 사용되어지는 모든 CPU의 처리 속도를 향상시킬 수 있는 플래시 메모리의 제어 장치를 제공하는 데 있다.
도1은 종래 플래시 메모리의 제어 장치의 블록구성도이고,
도2는 본 고안에 의한 플래시 메모리의 제어 장치의 블록구성도이며,
도3은 도2에서 콘트롤러의 상세블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : CPU 20 : 콘트롤러
30 : 플래시 메모리 40 : 이피롬
50 : 에스램 60 : 주변장치
상기와 같은 목적을 달성하기 위하여 본 고안에 의한 플래시 메모리의 제어 장치는,
모든 입출력을 제어하는 CPU와; 상기 CPU와 연결되고, 상기 CPU의 명령이 읽기 동작 명령인지 또는 쓰기 동작 명령인지를 판단하여 플래시 메모리에 대한 읽기 쓰기를 수행하는 콘트롤러와; 상기 콘트롤러와 연결되어 사용자의 응용 프로그램 명령어가 저장된 플래시 메모리로 이루어짐을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 고안 플래시 메모리의 제어 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 고안에 의한 플래시 메모리의 제어 장치의 블록구성도이다.
이에 도시된 바와 같이, 모든 입출력을 제어하는 CPU(10)와; 상기 CPU(10)와 연결되고, 상기 CPU(10)의 명령이 읽기 동작 명령인지 또는 쓰기 동작 명령인지를 판단하여 플래시 메모리(30)에 대한 읽기 쓰기를 수행하는 콘트롤러(20)와; 상기 콘트롤러(20)와 연결되어 사용자의 응용 프로그램 명령어가 저장된 플래시 메모리(30)와; 상기 CPU(10)의 운영체제 명령어를 저장하고 있는 이피롬(40)과; 상기 CPU(10)에서 처리된 데이터를 임시로 저장하는 에스램(50)과; 상기 CPU(10)와 연결된 주변장치(60)로 구성된다.
상기에서 콘트롤러(20)는, 상기 CPU(10)의 명령이 읽기 동작 명령이면 상기 CPU(10)의 어드레스를 상기 플래시 메모리(30)로 그대로 패스시키고, 상기 CPU(10)의 명령이 쓰기 동작 명령이면 상기 플래시 메모리(30)에서 요구하는 각종 명령어를 콘트롤러(20) 내부에 미리 기억시켜 놓은 상태에서 상기 CPU(10)에서 어드레스와 데이터를 받아 상기 플래시 메모리(30)로 쓰기 동작을 수행한다.
도3은 도2에서 콘트롤러(20)의 상세블록도이다.
이에 도시된 바와 같이, 상기 CPU(10)의 어드레스를 래치하는 어드레스 래치부(21)와; 상기 CPU의 데이터를 래치하는 데이터 래치부(22)와; 상기 어드레스 래치부(21)와 상기 데이터 래치부(22)에서 각각 래치된 어드레스와 데이터에 따라 상기 콘트롤러(20) 내부의 플래시 메모리(25)의 명령을 상기 플래시 메모리(30)로 보낸 다음 상기 콘트롤러(20) 내부의 에스램(24)에 저장된 데이터를 가져와 라이트하는 산술논리연산부(23)와; 상기 데이터 래치부(22)에서 래치된 데이터를 상기 산술논리연산부(23)를 통하여 전송받아 임시로 저장하는 에스램(24)과; 상기 플래시 메모리(30)에서 요구하는 각종 명령어를 미리 저장하는 플래시 메모리(25)로 구성된다.
이와 같이 구성된 본 고안에 의한 플래시 메모리의 제어 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 고안은, 도2에서와 같이, 모든 입출력을 제어하는 CPU(1)의 어드레스 라인과 데이터 라인을 플래시 메모리(30)에 직접 연결하지 않고 콘트롤러(20)의 어드레스 라인과 데이터 라인에 연결하고, 다시 콘트롤러(20)의 어드레스 라인과 데이터 라인을 플래시 메모리(30)에 연결함으로써, CPU(10)가 플래시 메모리(30)에 대해 데이터를 리드/라이트 할 때에 에스램(50)과 같은 타이밍의 속도로 리드/라이트할 수 있게 한다.
그래서 CPU(10)가 플래시 메모리(30)에 대해 리드/라이트 시 제어 신호, 어드레스 신호, 데이터 신호를 콘트롤러(20)에 전달하면, 콘트롤러(20)는 읽기 동작인지 또는 쓰기 동작인지를 스스로 판단하여 플래시 메모리(30)의 어드레스 영역에 데이터를 읽고 쓰는 동작을 수행하게 된다.
이때 읽는 동작일 경우 CPU(10)의 명령어를 실시간으로 패치(Fetch)하여야 하기 때문에 읽기 동작에서의 콘트롤러(20)는 어드레스를 플래시 메모리(30)로 그대로 패스시켜 CPU(10)의 명령어 패치 작업을 진행시키고, 쓰기 동작일 경우 CPU(10)는 에스램(50)에 대한 쓰기 동작과 동일한 타이밍으로 라이트하면 콘트롤러(20)가 CPU(10)에서 어드레스와 데이터를 받아 플래시 메모리(30)로 CPU(10) 대신 쓰기 동작을 수행하게 된다.
그리고 쓰기 동작에 있어서 플래시 메모리(30)에서 요구하는 각종 명령어를 콘트롤러(20) 내부에 미리 기억시켜 놓고 콘트롤러(20)의 타이밍에 맞춰 플래시 메모리(30)로 라이트함으로써 쓰기 동작이 행해져 플래시 메모리(30)에 데이터가 저장된다.
이후에 쓰기 동작을 수행하는데 필요한 정보는 콘트롤러(20)가 기억하고 있으므로 CPU(10)는 일반적인 에스램(50)에 리드/라이트하는 방식으로 리드/라이트 동작을 계속 수행하면 된다.
도3의 콘트롤러(20)의 세부블록도에서는 실제 콘트롤러의 내부회로를 나타내고 있다.
그래서 쓰기 동작에서는 CPU(10)에서 어드레스와 데이터를 어드레스 래치부(21)와 데이터 래치부(22)에서 각각 래치하여 에스램(24)에 데이터를 임시 저장한다.
이렇게 에스램(24)에 데이터를 임시 저장한 다음 산술논리연산부(ALU, Arithmetic Logic Unit)(23)에 의해 먼저 플래시 메모리(25)의 명령(Command)을 플래시 메모리(30)로 보낸 다음 에스램(24)에 저장된 데이터를 가져와 라이트하게 된다.
또한 읽기 동작에서는 CPU(10)에서 전송되는 어드레스를 어드레스 래치부(21)에서 래치하여 플래시 메모리(30)로 어드레스를 보낸다. 그리고 플래시 메모리(30)의 명령어 데이터를 가져와 CPU(10)로 전달하게 된다.
이처럼 본 고안은 플래시 메모리가 사용되어지는 모든 CPU의 처리 속도를 향상시키게 되는 것이다.
이상에서 본 고안의 바람직한 실시예를 설명하였으나, 본 고안은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 고안은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 실용신안등록청구범위의 한계에 의해 정해지는 본 고안의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 고안에 의한 플래시 메모리의 제어 장치는 플래시 메모리를 제어하는 회로를 추가함으로서 CPU의 처리속도를 향상시켜 시스템의 전반적인 성능을 높일 수 있는 효과가 있게 된다.

Claims (3)

  1. 모든 입출력을 제어하는 CPU(10)와;
    상기 CPU(10)와 연결되고, 상기 CPU(10)의 명령이 읽기 동작 명령인지 또는 쓰기 동작 명령인지를 판단하여 플래시 메모리(30)에 대한 읽기 쓰기를 수행하는 콘트롤러(20)와;
    상기 콘트롤러(20)와 연결되어 사용자의 응용 프로그램 명령어가 저장된 플래시 메모리(30)로 구성된 것을 특징으로 하는 플래시 메모리의 제어 장치.
  2. 제1항에 있어서, 상기 콘트롤러(20)는,
    상기 CPU(10)의 명령이 읽기 동작 명령이면 상기 CPU(10)의 어드레스를 상기 플래시 메모리(30)로 그대로 패스시키고, 상기 CPU(10)의 명령이 쓰기 동작 명령이면 상기 플래시 메모리(30)에서 요구하는 각종 명령어를 콘트롤러(20) 내부에 미리 기억시켜 놓은 상태에서 상기 CPU(10)에서 어드레스와 데이터를 받아 상기 플래시 메모리(30)로 쓰기 동작을 수행하는 것을 특징으로 하는 플래시 메모리의 제어 장치.
  3. 제1항에 있어서, 상기 콘트롤러(20)는,
    상기 CPU(10)의 어드레스를 래치하는 어드레스 래치부(21)와;
    상기 CPU의 데이터를 래치하는 데이터 래치부(22)와;
    상기 어드레스 래치부(21)와 상기 데이터 래치부(22)에서 각각 래치된 어드레스와 데이터에 따라 상기 콘트롤러(20) 내부의 플래시 메모리(25)의 명령을 상기 플래시 메모리(30)로 보낸 다음 상기 콘트롤러(20) 내부의 에스램(24)에 저장된 데이터를 가져와 라이트하는 산술논리연산부(23)와;
    상기 데이터 래치부(22)에서 래치된 데이터를 상기 산술논리연산부(23)를 통하여 전송받아 임시로 저장하는 에스램(24)과;
    상기 플래시 메모리(30)에서 요구하는 각종 명령어를 미리 저장하는 플래시 메모리(25)로 구성된 것을 특징으로 하는 플래시 메모리의 제어 장치.
KR2019990020130U 1999-09-17 1999-09-17 플래시 메모리의 제어 장치 KR200170154Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990020130U KR200170154Y1 (ko) 1999-09-17 1999-09-17 플래시 메모리의 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990020130U KR200170154Y1 (ko) 1999-09-17 1999-09-17 플래시 메모리의 제어 장치

Publications (1)

Publication Number Publication Date
KR200170154Y1 true KR200170154Y1 (ko) 2000-02-15

Family

ID=19589312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990020130U KR200170154Y1 (ko) 1999-09-17 1999-09-17 플래시 메모리의 제어 장치

Country Status (1)

Country Link
KR (1) KR200170154Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Similar Documents

Publication Publication Date Title
US20030014736A1 (en) Debugger breakpoint management in a multicore DSP device having shared program memory
US4926318A (en) Micro processor capable of being connected with a coprocessor
JPH03204737A (ja) 信号処理プロセッサのデバッグ回路
JPH09171488A (ja) 内部メモリへのアクセスを制限するマイクロコントローラ
KR970066888A (ko) 불 휘발성 메모리를 사용한 마이크로컴퓨터
JP2001051874A (ja) マイクロコンピュータ
KR920008428B1 (ko) 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리장치
US20030084232A1 (en) Device and method capable of changing codes of micro-controller
KR200170154Y1 (ko) 플래시 메모리의 제어 장치
US20060248263A1 (en) Data processing apparatus and data processing method
US20040073761A1 (en) Arithmetic unit with reduced startup time and method of loading data
JP3956305B2 (ja) 不揮発性半導体記憶装置およびデータ処理装置
US7181564B2 (en) Data processing apparatus and data processing method
KR20010101498A (ko) 몇몇의 명령원으로부터의 명령 실행 프로세서 및 방법
KR100336743B1 (ko) 데이터처리회로
CA1317384C (en) Buffer control circuit for data processor
JP3097602B2 (ja) データ処理装置
KR19980052331A (ko) 프로세서의 캐시 메모리 제어 방법
JP2859048B2 (ja) マイクロコンピュータ
JP2000029508A (ja) プログラマブルコントローラ
JP3414579B2 (ja) プログラマブルコントローラ
JP2902847B2 (ja) 自己変更コード実行方式
JPH0259829A (ja) マイクロコンピュータ
JPH09120392A (ja) データ処理装置
KR900010592A (ko) 영상처리 장치 및 그것을 사용하는 시스템

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee