CN1941197B - 用于控制内部中断电阻的装置 - Google Patents

用于控制内部中断电阻的装置 Download PDF

Info

Publication number
CN1941197B
CN1941197B CN2006101317211A CN200610131721A CN1941197B CN 1941197 B CN1941197 B CN 1941197B CN 2006101317211 A CN2006101317211 A CN 2006101317211A CN 200610131721 A CN200610131721 A CN 200610131721A CN 1941197 B CN1941197 B CN 1941197B
Authority
CN
China
Prior art keywords
odt
signal
delay
control signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101317211A
Other languages
English (en)
Other versions
CN1941197A (zh
Inventor
金敬勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1941197A publication Critical patent/CN1941197A/zh
Application granted granted Critical
Publication of CN1941197B publication Critical patent/CN1941197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

本发明提供一种内部中断电阻(ODT)控制装置，该装置包括：延时区块，其用于缓冲ODT控制信号，以通过基于第一延时信息，选择多个中间控制信号中的一个来输出延时控制信号，该多个中间控制信号通过依同步于内部时钟的方式相继地延迟该缓冲的ODT控制信号而产生；使能信号产生区块，其用于响应于该延时控制信号而比较第一控制信号与第二控制信号，由此基于该比较结果产生ODT使能信号；及ODT区块，其用于基于该ODT使能信号控制终端阻抗。

Description

用于控制内部中断电阻的装置
技术领域
本发明关于一种用于控制内部中断电阻(on die termination，ODT)的装置；且更具体而言，关于一种用于通过使用延时信息来确定ODT电路的有效周期的ODT控制装置。
背景技术
近来，已开发用于改良双倍数据速率(DDR)内存装置的数据传送速度的各种新技术。举例而言，已由JEDEC(电子元件工业联合会)引进芯片外驱动器(OCD)校正技术至DDR内存装置的规范以便调整DDR内存装置的数据输出单元的阻抗。
通过测量自外电路(诸如，芯片组)流动至数据输出驱动器的电压或电流，侦测用于当前系统的数据输出驱动器的最佳阻抗，以使得该数据输出驱动器的阻抗被调整至该最佳阻抗。出于此目的，DDR2同步半导体内存装置额外地包括用于调整该数据输出驱动器的阻抗的OCD控制装置。
需要用于在电路之间稳定地传送信号的终端阻抗。若该终端阻抗未得到适当匹配，则可发生信号反射错误，意即，经传送的信号可被反射回来。然而，若提供外部固定的电阻器，由于集成电路的老化、温度变化或生产工艺变化，可能不能获得适当匹配。
因此，已开发用于调整终端阻抗的技术，以便通过控制在并联连接的多个晶体管中被接通晶体管的数目来获得与外部参考阻抗的阻抗匹配。
图1为展示常规内部中断电阻(ODT)控制装置的方块图。
如图所示，该常规ODT控制装置包括输入缓冲器10、域交叉区块20、多个ODT区块30及多个终端电阻器40。
该输入缓冲器10执行ODT控制信号ODT的缓冲操作，以将该缓冲信号作为ODT指令信号ODT_CMD输出。
该域交叉区块20接收该ODT指令信号ODT_CMD，以依同步于输出时钟OCLK的方式将ODT使能信号ODT_EN输出至该多个ODT区块30。
因此，该多个ODT区块30通过使用并联连接的多个开关SW1及SW2有选择性地连接终端电阻器40至电源电压端子VDDQ或接地电压端子VSSQ。因此，有可能控制半导体内存装置的终端阻抗。
该域交叉区块20依同步于输出时钟OCLK的方式产生ODT使能信号ODT_EN，不管时钟频率怎么变化，该输出时钟OCLK始终为均匀的。若该半导体内存装置的时钟频率变得较短，则难于控制对应于该缩短时钟频率的ODT使能信号ODT_EN的有效周期。因此，常规ODT控制装置不能精确地量测该半导体内存装置的终端阻抗。
发明内容
因此，本发明的目标为提供一种用于通过使用延时信息来确定ODT电路的有效周期的内部中断电阻(ODT)控制装置以由此有弹性地控制该ODT电路的终端阻抗。
根据本发明的方面，提供一种内部中断电阻(ODT)控制装置，该装置包括：延时区块，其用于缓冲ODT控制信号以通过基于第一延时信息选择多个中间控制信号中的一个来输出延时控制信号，所述第一延时信息用于界定在读取或写入操作期间自加载读取指令或写入指令的时点至辨识其的时点所需的时钟数，该多个中间控制信号通过依同步于内部时钟的方式相继地延迟该缓冲的ODT控制信号而产生；使能信号产生区块，其用于响应于该延时控制信号将第一控制信号与第二控制信号比较以由此基于该比较结果产生ODT使能信号；及ODT区块，其用于基于该ODT使能信号控制终端阻抗。
根据本发明的另一方面，提供了一种内部中断电阻(ODT)控制装置，其包含：耦接至ODT控制信号的延时缓冲器；耦接至该延时缓冲器的延时控制电路，该延时控制电路包含多个相继延迟的输出；耦接至该延时控制电路的这些输出及延时信息信号的延时选择电路，这些延时控制电路输出中的一个响应于所述延时信息信号而被选择为延时控制信号输出；耦接至第一控制信号及第二控制信号的使能信号产生电路，该使能信号产生电路的输出包含根据该延时控制信号产生的ODT使能信号输出；及耦接至该ODT使能信号输出的终端阻抗控制电路，其中响应于该ODT使能信号而控制终端阻抗。
附图说明
图1为展示常规内部中断电阻(ODT)控制装置的方块图；
图2为展示根据本发明的实施例的ODT控制装置的方块图；
图3为描绘图2中所示的附加延时(AL)区块的详细方块图；
图4为描绘图2中所示的使能信号产生区块的详细方块图；
图5为描绘图2中所示的单元ODT区块及单元终端电阻器区块的详细电路图；及
图6为描述图2中所示的ODT控制装置操作的时序图。
具体实施方式
在下文中，将参看附图详细描述根据本发明的内部中断电阻(ODT)控制装置。
图2为展示根据本发明的实施例的ODT控制装置的方块图。
该ODT控制装置包括附加延时(AL)区块100、使能信号产生区块200、ODT区块300及终端电阻器区块400。
该AL区块100执行ODT控制信号ODT及参考电压VREF的缓冲操作，且接收附加延时信号AL、内部时钟ICLK及重设信号RE，以产生延时控制信号ODT_AL。该附加延时信号AL界定在读取或写入操作期间自加载读取指令或写入指令的点至辨识其的点所需的时钟数。
该使能信号产生区块200接收该延时控制信号ODT_AL、列地址选通(CAS)延时信号CWL、该内部时钟ICLK、输出时钟OCLK及该重设信号RE，以输出ODT使能信号ODT_EN至该ODT区块300。该CAS延时信号CWL为展示列地址选通(CAS)信号的等待时间的指数。
该ODT区块300包括多个单元ODT区块，例如，300A至300N，且该终端电阻器区块400包括多个单元终端电阻器区块，例如，400A至400N。每个单元终端电阻器区块包括多个终端电阻器RTT及多个开关SW1及SW2。在ODT区块300中的单元ODT区块通过使用并联连接的多个开关SW1及SW2，有选择性地连接在终端电阻器区块400的对应单元终端电阻器区块中的多个终端电阻器RTT至电源电压端子VDDQ或接地电压端子VSSQ。因此，有可能控制ODT电路的终端阻抗。
图3为描绘图2中所示的附加延时(AL)区块100的详细方块图。
该AL区块100包括ODT输入缓冲器110、延时控制单元120及延时选择单元130。
该ODT输入缓冲器110执行ODT控制信号ODT及参考电压VREF的缓冲操作，以输出第一中间控制信号ODT_LO至该延时控制单元120。
该延时控制单元120包括多个D型触发器，意即，121、122及123。第一D型触发器121锁存第一中间控制信号ODT_LO，以依同步于内部时钟ICLK的方式将锁存信号作为第二中间控制信号ODT_L1输出至该延时选择单元130。同样地，其它D型触发器，例如，122及123，接收自先前D型触发器中输出的中间控制信号，例如，第八中间控制信号ODT_L7及第九中间控制信号ODT_L8，以依同步于内部时钟ICLK的方式将锁存信号作为对应的中间控制信号(例如，第九中间控制信号ODT_L8及第十中间控制信号ODT_L9)输出至延时选择单元130。
根据本发明的较佳实施例，该延时选择单元130可包括复用器。延时选择单元130接收自延时控制单元120中输出的第一中间控制信号ODT_LO至第十中间控制信号ODT_L9，且响应于该附加延时信号AL而选择这些中间控制信号中的一个，以便将该经选择的中间控制信号作为该延时控制信号ODT_AL输出。
图4为描绘图2中所示的使能信号产生区块200的详细方块图。
该使能信号产生区块200包括重设产生单元210、起始值选择单元220、内部计数器230、延迟锁定回路(DLL)计数器240、代码比较器250、指令译码器260及ODT使能信号产生单元270。
该重设产生单元210接收重设信号RE，以输出第一重设控制信号A0至该内部计数器230，且输出第二重设控制信号A1至该DLL计数器240。通过使该第二重设控制信号A1延迟预定时间，来产生该第一重设控制信号A0。
该起始值选择单元220接收CAS延时信号CWL，以设定内部计数器230的起始值。
该内部计数器230接收内部时钟ICLK，以通过响应于第一重设控制信号A0来计数内部时钟ICLK，输出第一计数控制信号A3至代码比较器250。该内部时钟ICLK用作取样主时钟且第一计数控制信号A3为二进制码。
该DLL计数器240接收输出时钟OCLK，以通过响应于第二重设控制信号A1来计数输出时钟OCLK，输出第二计数控制信号A4至代码比较器250。该第二计数控制信号A4亦为二进制码。
该指令译码器260接收及译码自延时选择单元130中输出的延时控制信号ODT_AL，以输出译码控制信号A5_1/2至代码比较器250。
该代码比较器250响应于该译码控制信号A5_1/2，将第一计数控制信号A3与第二计数控制信号A4比较，以便输出代码控制信号A6_1/2至该ODT使能信号产生单元270。若用于输出数据的指令被输入，则该代码比较器250基于对应该取样主时钟的内部时钟ICLK，存储第一计数控制信号A3的二进制码，然后，基于该输出时钟OCLK，将第一计数控制信号A3的二进制码与第二计数控制信号A4的二进制码比较，以便输出代码控制信号A6_1/2至ODT使能信号产生单元270。
因此，该ODT使能信号产生单元270响应于代码控制信号A6_1/2，控制用以启动ODT使能信号ODT_EN的时点。
图5为描绘图2中所示的第一单元ODT区块300A及第一单元终端电阻器区块400A的详细电路图。
其它单元ODT区块及单元终端电阻器区块具有与第一单元ODT区块300A及第一单元终端电阻器区块400A相同的电路结构，且因此第一单元ODT区块300A及第一单元终端电阻器区块400A将作为示例性结构来描述。
该第一单元ODT区块300A包括第一反转器IV1至第七反转器IV7。该第一单元终端电阻器区块400A包括第一PMOS晶体管P1及第二PMOS晶体管P2、第一NMOS晶体管N1及第二NMOS晶体管N2及第一终端电阻器R1至第四终端电阻器R4。
第一反转器IV1至第三反转器IV3通过反转延迟该ODT使能信号ODT_EN，以输出该延迟信号至第一PMOS晶体管P1及第二PMOS晶体管P2的栅极。该第四反转器IV4至第七反转器IV7在不反转的情况下延迟该ODT使能信号ODT_EN，以输出该延迟信号至第一NMOS晶体管N1及第二NMOS晶体管N2的栅极。
第一PMOS晶体管P1及第一NMOS晶体管N1对应于图2中所示的多个开关SW1，且第二PMOS晶体管P2及第二NMOS晶体管N2对应于图2中所示的多个开关SW2。多个终端电阻器R1至R4对应于图2中所示的多个终端电阻器RTT。
当在预定时间后用逻辑电平‘高’启动该ODT使能信号时，第一单元ODT区块300A通过使用并联连接的多个开关SW1及SW2，有选择性地连接该多个终端电阻器RTT至电源电压端子VDDQ或接地电压端子VSSQ。因此，有可能控制ODT电路的终端阻抗。
在下文中，参看图2至图5，将描述用于控制ODT电路的终端阻抗的操作。
图6为描述图2中所示的ODT控制装置操作的时序图。
确定ODT电路的延时的数据与写入延时相关联。举例而言，在双倍数据速率3(DDR 3)内存装置中，ODT电路的延时被设定为等于附加延时信号AL与CAS延时信号CWL的总和的值。在该种状况下，该ODT启用延时被确定为通过自附加延时信号AL与CAS延时信号CWL的总和中减去1.5tCLK(时钟周期)，意即，(AL+CWL-1.5tCLK)的值。
通过使用特定延时信息(诸如附加延时及CAS延时)来控制ODT使能信号ODT_EN，以使得有可能有弹性地控制ODT电路的有效周期。
首先，在ODT控制信号ODT经由ODT引脚输入至ODT输入缓冲器110之后，该ODT输入缓冲器110执行ODT控制信号ODT的缓冲操作，以便输出第一中间控制信号ODT_L0至延时控制单元120。此时，ODT输入缓冲器110可依同步于芯片选择信号CS方式输出第一中间控制信号ODT_L0。
此后，延时控制单元120相继触发第一中间控制信号ODT_L0，以便依同步于内部时钟ICLK的方式输出所触发的信号至延时选择单元130。此时，通过基于内部时钟ICLK延迟第一中间控制信号ODT_L0，或通过使用移位寄存器或计数器，可控制延时。
该延时选择单元130基于由模式寄存器集(MRS)预设的附加延时信号AL，选择延时控制单元120的输出中的一个，以启动延时控制信号ODT_AL。若输入具有延时的ODT指令，则延时控制信号ODT_AL依同步于内部时钟ICLK的方式运作。
当启动自指令译码器260中输出的译码控制信号A5_1/2时，代码比较器250改变与内部时钟ICLK同步的第一计数控制信号A3，以便将内部指令处理至与输出时钟OCLK同步的第二计数控制信号A4中，以控制输出操作。当作为取样主时钟操作的内部时钟ICLK的域被变更成作为输出时钟OCLK操作的DLL时钟的域时，根据输入至起始值选择单元220的CAS延时信号CWL，调整内部计数器230的起始值，以使得可添加新的额外延时信息。
参看图6，根据CAS延时信号CAS延时信号CWL调整内部计数器230的起始值。
详细地，若设定内部计数器230的起始值为“5”，则在自启动重设信号RE的预定时间后启动第二重设控制信号A1。因此，DLL计数器240启动第二计数控制信号A4，以依同步于输出时钟OCLK的方式输出该经启动的信号至代码比较器250。另外，当在自启动第二重设控制信号A1的预定时间后启动第一重设控制信号A0时，内部计数器230启动第一计数控制信号A 3以依同步于内部时钟ICLK的方式输出经启动的信号至代码比较器250。此时，第一计数控制信号A3的起始码值为预设值“5”。与此同时，在启动ODT指令ODTCMD后，指令译码器260启动译码控制信号A5_1/2，以输出经启动的信号至代码比较器250。因此，在第一计数控制信号A3与第二计数控制信号A4的码值相同(意即，“8”)时，启动代码控制信号A6_1/2。从而，ODT使能信号产生单元270可基于该代码控制信号A6_1/2控制用以启动ODT使能信号ODT_EN的点。
同样地，若设定内部计数器230的起始值为“8”，则在自启动重设信号RE的预定时间后启动第二重设控制信号A1。因此，DLL计数器240启动第二计数控制信号A4，以依同步于输出时钟OCLK的方式输出该经启动的信号至代码比较器250。当在自启动第二重设控制信号A1的预定时间后启动第一重设控制信号A0时，内部计数器230启动第一计数控制信号A3，以依同步于内部时钟ICLK的方式输出经启动的信号至代码比较器250。此时，第一计数控制信号A3的起始码值为预设值“8”。在启动ODT指令ODTCMD后，指令译码器260启动译码控制信号A5_1/2，以输出经启动的信号至代码比较器250。因此，在第一计数控制信号A3与第二计数控制信号A4的码值相同(意即，“11”)时，启动代码控制信号A6_1/2。从而，ODT使能信号产生单元270可基于该代码控制信号A6_1/2控制用以启动ODT使能信号ODT_EN的点。
根据本发明的实施例，通过控制用以启动ODT使能信号ODT_EN的点可调整ODT区块300。
该ODT控制信号ODT用于操作ODT电路。在另一实施例中，有可能使用写入指令信号来操作ODT电路或使用读取指令信号来停止ODT电路操作。
如上文所描述，本发明的内部中断电阻(ODT)控制装置通过使用延时信息来确定ODT电路的有效周期。因此，有可能有弹性地控制ODT电路的终端阻抗。
本申请案含有与在2005年9月29日在韩国专利局申请的韩国专利申请案第2005-91520号相关的主题，该申请案的整体内容以引用的方式并入本文中。
尽管已参看特定实施例描述本发明，但本领域技术人员将易了解在不偏离在权利要求中界定的本发明的精神及范畴的情况下，可对其进行各种变化及修改。

Claims (22)

1.一种内部中断电阻(ODT)控制装置，其包含：
延时区块，其用于缓冲ODT控制信号，以通过基于第一延时信息选择多个中间控制信号中的一个来输出延时控制信号，所述第一延时信息用于界定在读取或写入操作期间自加载读取指令或写入指令的时点至辨识其的时点所需的时钟数，其中该多个中间控制信号通过以同步于内部时钟的方式相继地延迟该经缓冲的ODT控制信号而产生；
使能信号产生区块，其用于响应于该延时控制信号而比较第一控制信号与第二控制信号，由此基于该比较结果产生ODT使能信号；及
ODT区块，其用于基于该ODT使能信号控制终端阻抗。
2.如权利要求1所述的ODT控制装置，其中该第一控制信号通过计数该内部时钟且使用第二延时信息作为起始值来产生。
3.如权利要求2所述的ODT控制装置，其中该第二控制信号通过计数外部时钟来产生。
4.如权利要求3所述的ODT控制装置，其中该第一延时信息包括附加延时信号，其界定在读取或写入操作期间自加载读取指令或写入指令的时点至辨识其的时点所需的时钟数。
5.如权利要求3所述的ODT控制装置，其中该第一延时信息包括写入指令信号。
6.如权利要求3所述的ODT控制装置，其中该第一延时信息包括由模式寄存器集(MRS)预设的信号。
7.如权利要求3所述的ODT控制装置，其中该第二延时信息包括代表CAS信号的等待时间的列地址选通(CAS)延时信号。
8.如权利要求3所述的ODT控制装置，其中该第一控制信号及该第二控制信号中的每一个为二进制码。
9.如权利要求3所述的ODT控制装置，其中该ODT区块包含：
多个单元终端电阻器区块，每一单元终端电阻器区块包括多个开关及终端电阻器，该多个单元终端电阻器区块用于通过使用并联连接的这些开关有选择性地连接这些终端电阻器至电源电压端子或接地电压端子；及
多个单元延迟区块，其用于延迟该ODT使能信号，以控制在每一单元终端电阻器区块中提供的该多个开关。
10.如权利要求9所述的ODT控制装置，其中该多个开关中的每一个包含多个PMOS晶体管及NMOS晶体管。
11.如权利要求10所述的ODT控制装置，其中该多个单元延迟区块中的每一个包含：
第一延迟单元，其用于延迟及反转该ODT使能信号，以输出该经延迟反转的ODT控制信号至该多个PMOS晶体管的栅极；及
第二延迟单元，其用于延迟该ODT使能信号，以输出该经延迟的ODT控制信号至该多个NMOS晶体管的栅极。
12.如权利要求11所述的ODT控制装置，其中该第一延迟单元及该第二延迟单元中的每一个包含多个反转器。
13.一种内部中断电阻(ODT)控制装置，其包含：
耦接至ODT控制信号的延时缓冲器；
耦接至该延时缓冲器的延时控制电路，该延时控制电路包含多个相继延迟的输出；
耦接至该延时控制电路的这些输出及延时信息信号的延时选择电路，这些延时控制电路输出中的一个响应于所述延时信息信号而被选择为延时控制信号输出；
耦接至第一控制信号及第二控制信号的使能信号产生电路，该使能信号产生电路的输出包含根据该延时控制信号产生的ODT使能信号输出；及
耦接至该ODT使能信号输出的终端阻抗控制电路，其中响应于该ODT使能信号而控制终端阻抗。
14.如权利要求13所述的ODT控制装置，其中该延时控制电路包含至少一个D型触发器。
15.如权利要求13所述的ODT控制装置，其中该延时控制电路包含至少一个移位寄存器。
16.如权利要求13所述的ODT控制装置，其中该延时控制电路包含计数器。
17.如权利要求13所述的ODT控制装置，其中该延时选择电路包含复用器。
18.如权利要求13所述的ODT控制装置，其中该使能信号产生电路包含：
用于通过计数内部时钟来输出该第一控制信号的内部计数器；
用于通过计数外部时钟来输出该第二控制信号的延迟锁定回路(DLL)计数器；
用于译码该延时控制信号以输出第三控制信号的指令译码器；
用于响应于该第三控制信号而比较该第一控制信号与该第二控制信号以便输出代码控制信号的代码比较器；及
用于基于该代码控制信号产生该ODT使能信号的ODT使能信号产生单元。
19.如权利要求18所述的ODT控制装置，其中该使能信号产生电路包含用于接收第二延时信息以设定该内部计数器的该起始值的起始值选择单元。
20.如权利要求18所述的ODT控制装置，其中该使能信号产生电路包含重设产生单元，该重设产生单元用于基于输入的重设信号，产生至该内部计数器的第一重设控制信号及至该DLL计数器的第二重设控制信号。
21.如权利要求20所述的ODT控制装置，其中该第一重设控制信号通过使该第二重设控制信号延迟预定时间而产生。
22.如权利要求18所述的ODT控制装置，其中在启动该第三控制信号时，该代码比较器将该内部时钟的域转变为该外部时钟的域。
CN2006101317211A 2005-09-29 2006-09-29 用于控制内部中断电阻的装置 Active CN1941197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050091520A KR100625298B1 (ko) 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치
KR91520/05 2005-09-29

Publications (2)

Publication Number Publication Date
CN1941197A CN1941197A (zh) 2007-04-04
CN1941197B true CN1941197B (zh) 2010-07-07

Family

ID=37631721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101317211A Active CN1941197B (zh) 2005-09-29 2006-09-29 用于控制内部中断电阻的装置

Country Status (5)

Country Link
US (1) US7342412B2 (zh)
JP (1) JP4868359B2 (zh)
KR (1) KR100625298B1 (zh)
CN (1) CN1941197B (zh)
TW (1) TWI305650B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100575006B1 (ko) * 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
KR100599215B1 (ko) * 2005-07-19 2006-07-12 삼성전자주식회사 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100780962B1 (ko) 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100871704B1 (ko) 2007-02-27 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 온다이 터미네이션 회로, 그의 제어방법 및 ｏｄｔ 동기 버퍼
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100929846B1 (ko) * 2007-10-23 2009-12-04 주식회사 하이닉스반도체 온 다이 터미네이션 제어 회로
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
US7813217B2 (en) * 2007-11-05 2010-10-12 Hynix Semiconductor Inc. Semiconductor memory device and method for operating the same
KR100921832B1 (ko) * 2008-03-03 2009-10-16 주식회사 하이닉스반도체 반도체 메모리장치의 온 다이 터미네이션 제어회로
KR100929833B1 (ko) * 2008-04-02 2009-12-07 주식회사 하이닉스반도체 출력 인에이블 신호 생성 회로와 생성 방법
KR100936806B1 (ko) * 2008-07-03 2010-01-14 주식회사 하이닉스반도체 도메인 크로싱 회로 및 방법
JP2010056888A (ja) 2008-08-28 2010-03-11 Elpida Memory Inc 同期化制御回路、半導体装置及び制御方法
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
KR101003153B1 (ko) * 2009-05-15 2010-12-21 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
KR101110819B1 (ko) * 2009-11-30 2012-03-13 주식회사 하이닉스반도체 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
CN102215037B (zh) * 2010-04-06 2013-10-02 安凯(广州)微电子技术有限公司 一种延迟信号产生电路
KR101075496B1 (ko) 2010-07-06 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 장치
KR101095007B1 (ko) * 2010-09-30 2011-12-20 주식회사 하이닉스반도체 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
US8497706B2 (en) * 2011-08-15 2013-07-30 Micron Technology, Inc. Adjustable data drivers and methods for driving data signals
KR101853874B1 (ko) * 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
KR20160018229A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 반도체 장치
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR20170005328A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR102656206B1 (ko) * 2016-12-08 2024-04-11 에스케이하이닉스 주식회사 반도체 장치
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10148269B1 (en) * 2017-07-24 2018-12-04 Micron Technology, Inc. Dynamic termination edge control
US10153014B1 (en) 2017-08-17 2018-12-11 Micron Technology, Inc. DQS-offset and read-RTT-disable edge control
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
KR102471523B1 (ko) * 2018-04-26 2022-11-28 에스케이하이닉스 주식회사 반도체 집적 회로 장치 및 이를 포함하는 반도체 메모리 시스템
US10897239B1 (en) 2019-09-06 2021-01-19 International Business Machines Corporation Granular variable impedance tuning
KR20210070140A (ko) * 2019-12-04 2021-06-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
CN1514327A (zh) * 2002-11-01 2004-07-21 ���µ�����ҵ��ʽ���� 半导体集成电路及其中断请求输出方法
US6768393B2 (en) * 2001-12-22 2004-07-27 Samsung Electronics Co., Ltd. Circuit and method for calibrating resistors for active termination resistance, and memory chip having the circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3821678B2 (ja) * 2001-09-06 2006-09-13 エルピーダメモリ株式会社 メモリ装置
JP4317353B2 (ja) * 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100729916B1 (ko) * 2004-04-08 2007-06-18 주식회사 하이닉스반도체 온 다이 터미네이션 회로
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
US6768393B2 (en) * 2001-12-22 2004-07-27 Samsung Electronics Co., Ltd. Circuit and method for calibrating resistors for active termination resistance, and memory chip having the circuit
CN1514327A (zh) * 2002-11-01 2004-07-21 ���µ�����ҵ��ʽ���� 半导体集成电路及其中断请求输出方法

Also Published As

Publication number Publication date
CN1941197A (zh) 2007-04-04
US7342412B2 (en) 2008-03-11
JP4868359B2 (ja) 2012-02-01
TW200721192A (en) 2007-06-01
KR100625298B1 (ko) 2006-09-15
JP2007097134A (ja) 2007-04-12
TWI305650B (en) 2009-01-21
US20070126468A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
CN1941197B (zh) 用于控制内部中断电阻的装置
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
EP2430634B1 (en) Method to calibrate start values for write leveling in a memory system
US11262941B2 (en) Apparatuses and methods including memory commands for semiconductor memories
US8856579B2 (en) Memory interface having extended strobe burst for read timing calibration
US10896719B2 (en) Techniques for clock signal jitter generation
US20230401008A1 (en) Command address input buffer bias current reduction
US7263013B2 (en) Synchronous memory device capable of controlling write recovery time
US6885594B2 (en) Method and circuit for elastic storing capable of adapting to high-speed data communications
WO2020086121A1 (en) Selectively controlling clock transmission to a data (dq) system
CN112612406A (zh) 存储设备和包括该存储设备的存储系统
WO2002093582A1 (en) Propagation delay independent sdram data capture device and method
US7782707B2 (en) Semiconductor memory device
US10892006B1 (en) Write leveling for a memory device
KR100415086B1 (ko) 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant