KR100863536B1 - 온 다이 터미네이션 제어회로 및 그 제어방법 - Google Patents

온 다이 터미네이션 제어회로 및 그 제어방법 Download PDF

Info

Publication number
KR100863536B1
KR100863536B1 KR1020070111350A KR20070111350A KR100863536B1 KR 100863536 B1 KR100863536 B1 KR 100863536B1 KR 1020070111350 A KR1020070111350 A KR 1020070111350A KR 20070111350 A KR20070111350 A KR 20070111350A KR 100863536 B1 KR100863536 B1 KR 100863536B1
Authority
KR
South Korea
Prior art keywords
code
dynamic
control circuit
clock
output
Prior art date
Application number
KR1020070111350A
Other languages
English (en)
Inventor
김경환
김경훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111350A priority Critical patent/KR100863536B1/ko
Priority to US12/215,830 priority patent/US7816941B2/en
Priority to DE102008040538.8A priority patent/DE102008040538B4/de
Priority to TW097128168A priority patent/TWI359562B/zh
Application granted granted Critical
Publication of KR100863536B1 publication Critical patent/KR100863536B1/ko
Priority to CN2008101679654A priority patent/CN101425325B/zh
Priority to JP2008278510A priority patent/JP2009118479A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 발명은 온 다이 터미네이션 장치의 다이나믹 터미네이션 동작을 제어하는 제어회로 및 그 방법에 관한 것으로, 본 발명에 따른 온 다이 터미네이션 제어회로는, 외부클럭을 카운트해 제1코드를 출력하고, 내부클럭을 카운트해 제2코드를 출력하는 카운터부; 및 라이트 명령에 응답하여 상기 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 시키며, 상기 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 시키는 다이나믹 제어부를 포함한다.
Figure R1020070111350
온 다이 터미네이션, 메모리장치, 다이나믹 터미네이션

Description

온 다이 터미네이션 제어회로 및 그 제어방법{Circuit and Method for controlling On Die Termination}
본 발명은 온 다이 터미네이션(ODT: On Die Termination) 제어회로 및 그 제어방법에 관한 것으로서, 특히, DDR3 반도체 메모리장치에서부터 적용되는 다이나믹 터미네이션(Dynamic ODT) 동작을 지원하는 온 다이 터미네이션 제어회로에 관한 것이다.
반도체 메모리장치(DRAM)의 용량/속도가 점점 증가하고 DDR SDRAM의 등장과 함께 메모리장치의 데이터 전송속도를 더욱 빠르게 제어하기 위해 여러 가지 새로운 개념이 추가되었다. 이 중에서 터미네이션(termination) 단의 저항은 소자간의 신호전송을 원활히 하기 위해 필요하다.
여기서 저항이 적절히 매칭(impedance matching)되지 않을 경우 전송되는 신호가 반사되어 신호전송의 에러가 발생할 가능성이 크다. 그러나 외부에 고정 저항을 인가하는 경우에는 집적회로의 노화나 온도변화 혹은 제조공정상의 차이로 인하 여 적절히 매칭될 수 없다. 이에 따라, 최근에는 외부 기준 저항과 비교하여 저항값이 같아지도록 하기 위해 병렬 접속된 복수의 트랜지스터 중 턴온되는 트랜지스터의 갯수를 조절함으로써 터미네이션단의 저항을 조정하는 기술이 제시되어 사용되고 있다.
기본적인 종래의 온 다이 터미네이션 제어회로(터미네이션 장치의 인에이블/디스에이블을 제어하는 회로)에 관해서는 대한민국 등록특허 10-0625298 등을 참고할 수 있다.
JEDEC에서 정해진 스펙(SPEC)에 따라 DDR3 SDRAM부터는 다이나믹 터미네이션 (Dynamic ODT)동작이 지원되어야 한다. 다이나믹 터미네이션 동작이란 모드 레지스터셋(MRS) 등을 다시 설정하지 않더라도, 라이트(write) 명령이 입력되면 칩 내부의 터미네이션 저항의 저항값이 데이터 입력시 필요한 터미네이션 저항값을 갖도록 설정해주는 동작을 말한다.
반도체 메모리장치의 인터페이스는 데이터 입력시와 출력시의 터미네이션 방식 및 저항값이 다르다. 데이터 출력시에는 입/출력패드(DQ 패드)를 풀업으로 또는 풀다운으로 터미네이션해 '하이' 또는 '로우'데이터를 출력하고, 데이터 입력시는 일정 저항값(데이터 출력시의 저항값과는 다름)으로 입/출력패드(DQ패드)를 풀업 및 풀다운으로 터미네이션한 상태에서 데이터를 입력받게 된다. 다이나믹 터미네이션 동작(Dynamic ODT)을 지원하는 DDR3 메모리장치부터는 라이트 명령의 입력만으로 칩 내부의 온 다이 터미네이션 회로가 데이터 입력에 알맞은 동작을 하게 한다.
종래의 온 다이 터미네이션 제어회로는 단순히 온 다이 터미네이션 회로의 인에이블 또는 디스에이블을 제어하는 역할을 하였다. 그러나 DDR3 메모리장치부터는 다이나믹 터미네이션 동작(Dynamic ODT)을 추가로 지원해야 하므로, 이제 온 다이 터미네이션 제어회로도 온 다이 터미네이션 장치의 다이나믹 터미네이션(Dynamic ODT) 모드의 시작 및 끝을 제어해 주어야 할 필요성이 있다.
본 발명은 DDR3 반도체 메모리장치부터 도입되는 다이나믹 터미네이션 동작의 시작과 끝을 제어할 수 있는 온 다이 터미네이션 제어회로 및 그 제어방법을 제공하는데 그 목적이 있다.
본 발명에 따른 온 다이 터미네이션 제어회로는, 외부클럭을 카운트해 제1코드를 출력하고, 내부클럭을 카운트해 제2코드를 출력하는 카운터부; 및 라이트 명령에 응답하여 상기 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 시키며, 상기 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 시키는 다이나믹 제어부를 포함하는 것을 특징으로 한다.
즉, 라이트명령에 응답하여 제1코드 제2코드를 비교해 다이나믹 터미네이션 동작을 인에이블 시키며 버스트길이에 따라 일정 시간을 확보한 후 다이나믹 터미네이션 동작이 디스에이블 되도록 제어한다.
또한, 본 발명에 따른 온 다이 터미네이션 제어회로는, 외부클럭을 카운트해 제1코드를 출력하고, 내부클럭을 카운트해 제2코드를 출력하는 카운터부; 라이트 명령에 응답하여 상기 제1코드를 저장하는 저장부; 상기 저장부에 저장된 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 하기 위한 신호 를 출력하는 다이나믹 인에이블부; 상기 저장부에 저장된 제1코드에 버스트 길이에 따라 정해지는 일정 값을 더해 출력하는 덧셈부; 및 상기 덧셈부의 출력 코드값과 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 디스에이블 하기 위한 신호를 출력하는 다이나믹 디스에이블부를 포함하는 것을 또 다른 특징으로 한다.
즉, 라이트 명령에 응답하여 제1코드값을 저장하고 있다가, 제2코드의 값이 저장된 제1코드의 값과 같아지는 시점에 다이나믹 터미네이션 동작을 인에이블 시킨다. 그리고 저장된 제1코드에 버스트 길이에 따라 일정한 값을 더하고, 제2코드의 값이 덧셈된 제1코드와 같아질 때 다이나믹 터미네이션 동작을 디스에이블 되게 한다. 따라서 라이트 동작에 따라 이루어지는 다이나믹 터미네이션 동작이 알맞은 시간에 인에이블/디스에이블 되도록 제어한다.
본 발명에 따른 온 다이 터미네이션 제어방법은, 외부클럭을 카운트해 제1클럭을 내부클럭을 카운트해 제2코드를 생성하는 단계; 라이트 명령에 응답하여 상기 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 하는 단계; 및 상기 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 하는 단계를 포함한다.
상세하게, 상기 다이나믹 터미네이션 동작을 인에이블 하는 단계는, 라이트 명령에 응답하여 상기 제1코드를 저장하는 단계; 및 저장된 상기 제1코드와 상기 제2코드를 비교하는 단계를 포함하여 이루어질 수 있다. 또한, 상기 다이나믹 터미네이션 동작을 디스에이블 하는 단계는, 저장된 상기 제1코드에 버스트 길이에 따 라 정해지는 일정 값을 덧셈하는 단계; 및 덧셈된 상기 제1코드와 상기 제2코드를 비교하는 단계를 포함하여 이루어질 수 있다.
본 발명은 라이트 명령에 따라 데이터가 입력되는 시점에 정확히 칩 내의 터미네이션 회로(장치)가 다이나믹 터미네이션 동작모드로 들어가고 나오도록 제어한다.
또한, 버스트길이에 따라 일정 값을 더해 다이나믹 터미네이션 동작의 시간을 조절함으로써 그 마진을 조절하기가 용이하다는 장점이 있다.
본 발명은 향후 다이나믹 터미네이션 동작을 하는 다양한 제품에 적용될 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 온 다이 터미네이션 제어회로의 일실시예 구성도이다.
도면에 도시된 바와 같이, 본 발명에 따른 온 다이 터미네이션 제어회로는, 외부클럭(EXTCLK)을 카운트해 제1코드(EXTCNT<2:0>)를 출력하고, 내부클 럭(DLLCLK2)을 카운트해 제2코드(DLLCNT<2:0>)를 출력하는 카운터부(110), 및 라이트 명령(WT_startp)에 응답하여 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하여 다이나믹 터미네이션 동작을 인에이블 시키며, 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이(BL: Burst Length)에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 시키는 다이나믹 제어부(120)를 포함하여 온 다이 터미네이션 회로의 다이나믹 동작을 제어한다.
또한, 온 다이 터미네이션 회로의 다이나믹 동작이 아닌 노멀 동작을 제어하기 위한 노멀제어부(130)를 포함한다. 그리고 그 밖의 부분인 클럭분배기(101)와 레플리카 지연라인(102)은 온 다이 터미네이션 제어회로에 내부클럭(DLLCLK2)과 외부클럭(EXTCLK)을 공급해준다.
먼저 온 다이 터미네이션 제어회로에 내부클럭(DLLCLK2)과 외부클럭(EXTCLK)을 공급해주는 클럭분배기(101)와 레플리카 지연라인(102)에 대해 설명한다.
클럭분배기(101)는 지연고정루프(DLL:Delay Locked Loop)를 통해 공급되는 내부클럭(DLLCLK1)을 입력받으며, 리셋신호(RST)가 해제될 때까지 클럭(DLLCLK2)의 토글링(toggling)을 막는다. 그리고 리셋신호(RST)가 해제되면 토글링되는 내부클럭(DLLCLK2)을 출력한다. 즉, DLLCLK1과 DLLCLK2는 동일한 클럭이지만 DLLCLK2는 리셋신호(RST)의 해제시까지는 토글링하지 않으며 일정한 레벨을 유지한다는 점만이 상이하다.
레플리카(replica) 지연라인(102)은 내부클럭(DLLCLK2)과 외부클럭(EXTCLK) 사이에 존재하는 시간 차이를 모델링(modeling)해 놓은 블록이며, 입력되는 내부클 럭(DLLCLK2)에 외부클럭(EXTCLK)과의 시간 차이를 반영해 외부클럭(EXTCLK)을 출력한다.
카운터부(110)는 외부클럭(EXTCLK)을 카운트해서 제1코드(EXTCNT<2:0>)를 출력하고, 내부클럭(DLLCLK2)을 카운트해서 제2코드(DLLCNT<2:0>)을 출력한다. 제1코드(EXTCNT<2:0>)는 초기값 0부터 카운트되지만 제2코드(DLLCNT<2:0>)는 카스 라이트 레이턴시(CWL: Cas Write Latency)에 따라 결정되는 특정한 초기값을 가지게 된다. 카스 라이트 레이턴시(CWL)는 그 값 자체가 동작 주파수에 따라 제한된 값을 갖도록 스펙에 규정되어 있으므로, 카스 라이트 레이턴시(CWL)에 따라 초기값이 결정된다는 것은 동작 주파수에 따라 초기값이 결정된다는 것과 동일한 의미를 가진다.
다이나믹 제어부는(120), 라이트 명령(WT_startp, 라이트 커맨드에 의해 생성되는 신호로 자세한 사항은 후술)에 응답하여 해당 시점의 제1코드(EXTCNT<2:0>)를 저장하고, 이 저장된 제1코드(EXTCNT<2:0>)(저장된 값이므로 불변)의 값과 제2코드(DLLCNT<2:0>)의 값(계속 카운트되고 있으므로 증가한다)을 비교하여 두 코드의 값이 동일해지는 시점에 다이나믹 터미네이션 동작을 인에이블 한다. 또한, 저장된 제1코드(EXTCNT<2:0>)에 버스트길이(BL)에 따라 정해지는 일정 값을 더하고 더해진 값(저장된 제1코드에 일정 값을 더한 것이므로 불변)이 제2코드(DLLCNT<2:0>)와 같아지는 시점에 다이나믹 터미네이션 동작을 디스에이블 한다. 다이나믹 제어부(120)는 본 발명의 핵심적인 부분에 해당하므로 이에 대한 상세한 설명은 다른 도면들과 함께 후술한다.
노멀 제어부(130)는, 외부 메모리 컨트롤러(Memory Controller)로부터의 명령(ODT_startp, ODT_endp, 외부 커맨드에 의해 생성되는 신호들임)에 응답하여 노멀(normal) 터미네이션 동작을 제어한다.
도 2는 도 1의 다이나믹 제어부(120)의 동작을 설명하기 위한 도면이다.
먼저 리셋신호(RST)가 해제되기 전에는 내부클럭(DLLCLK2) 및 외부클럭(EXTCLK)이 토글링하지 않기 때문에 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)는 카운팅되지 않고 초기값으로 고정되어 있다. 도면을 보면 제1코드(EXTCNT<2:0>)는 0, 제2코드(DLLCNT<2:0>)는 5의 초기값(상술한 바와 같이 제2코드의 초기값은 CWL 정보에 따라 결정된다)을 갖는 것을 확인할 수 있다. 리셋신호(RST)가 해제되면 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)는 카운팅되기 시작하며, 외부클럭(EXTCLK)은 내부클럭(DLLCLK)을 지연시켜 생성하기 때문에 제1코드(EXTCNT<2:0>)가 제2코드(DLLCNT<2:0>)보다 조금 늦게 카운팅이 시작된다.
그러던 중 외부에서 라이트 명령이 입력되면 이에 응답하여 WT_startp 펄스신호가 인에이블 된다. 그리고 WT_startp 펄스신호의 인에이블 시점의 제1코드(EXTCNT<2:0>)가 저장된다(도면의 경우 1이 저장). 그리고 제2코드(DLLCNT<2:0>)가 저장된 제1코드(EXTCNT<2:0>, 1)의 값과 같아질 때 WT_DLL_startbp 신호가 '로우'로 인에이블 되고, 이 신호는 다이나믹 터미네이션 동작을 제어하는 신호인 DynamicODTEN 신호를 인에이블 시켜 다이나믹 터미네이션 동작이 시작되게 한다.
다이나믹 터미네이션의 종료에 대해 설명한다. 라이트 명령에 응답하여 저장된 제1코드(EXTCNT<2:0>, 1의 값)에는 버스트 길이(BL)에 따라 일정값이 더해진다. 버스트 길이(BL)가 8일경우 8개의 데이터가 클럭의 라이징/폴링으로 입력되므로 데이터가 입력되기 위해서 4클럭이 필요하며 앞뒤로 타이밍 마진을 고려하여 총 6클럭이 요구된다.(스펙으로 규정됨) 또한, 버스트길이(BL)가 4인 경우에는 데이터 입력을 위한 2클럭과 앞뒤의 마진 2클럭을 더해서 총 4클럭이 요구된다.(스펙으로 규정됨)
따라서 버스트길이(BL)가 8일 경우에는 저장된 제1코드(EXTCNT<2:0>, 1의 값)에 6이 더해지고(도면은 BL=8을 예시하고 있으며, 따라서 1+6=7의 값을 가지게 된다), 버스트길이가 4일 경우에는 저장된 제1코드(EXTCNT<2:0>)에 4가 더해진다.(즉, (BL/2)+2 만큼의 값이 더해짐) 그리고 일정 값이 더해진 제1코드(EXTCNT<2:0>)의 값(7)과 제2코드(DLLCNT<2:0>)의 값이 비교되고 제2코드(DLLCNT<2:0>)의 값이 일정 값이 더해진 제1코드(EXTCNT<2:0>)의 값(7)과 같아질 때 WT_DLL_endbp 신호가 '로우'로 인에이블 되어 DynamicODTEN 신호를 디스에이블 하게 된다. 즉, 다이나믹 터미네이션 동작이 종료된다.
이러한 방식으로 본 발명의 다이나믹 제어부는 라이트 명령 입력시 일정시간 후에 다이나믹 터미네이션 동작을 인에이블 시키고, 데이터 입력에 필요한 시간과 일정한 마진을 확보한 후 다이나믹 터미네이션 동작을 디스에이블 시킨다.
도 3은 도 2의 WT_startp 펄스신호에 대한 이해를 돕기 위한 도면이다.
WT_startp 펄스신호는 기본적으로 라이트 명령에 응답하여 인에이블 되는 신호이다. 도면에 도시된 바와 같이, 라이트 명령에 해당하는 외부 카스 명령(CAS: Column Address Strobe)이 입력되고, 애디티브 레이턴시(AL, Addictive Latency)가 반영된 약간의 시간 뒤에 인에이블 된다.
상게하게 라이트 명령에 해당하는 외부 카스 명령(CAS)이 입력되면, 커맨드 입력 버퍼에서 이를 클럭(CLK)에 동기하여 입력받고, 이후 내부 회로에 의해 일정한 지연을 거친 후 WT_startp 펄스신호가 인에이블 된다. 즉, WT_startp 펄스신호는 외부에서 라이트 명령이 입력되고, 이 명령이 약간 지연되어 생성되는 신호로 볼 수 있다. 참고로 WT_startp 펄스신호의 펄스 폭은 마진 등에 따라 알맞게 설정하면 된다.
도 4는 도 1의 노멀 제어부(130)의 동작을 설명하기 위한 도면이다.
먼저 리셋신호(RST)가 해제되기 전에는 내부클럭(DLLCLK2) 및 외부클럭(EXTCLK)이 토글링하지 않기 때문에 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)는 카운팅되지 않고 초기값으로 고정되어 있다. 도면을 보면 제1코드(EXTCNT<2:0>)는 0, 제2코드(DLLCNT<2:0>)는 5의 초기값(상술한 바와 같이 제2코드의 초기값은 CWL 정보에 따라 결정된다)을 갖는 것을 확인할 수 있다. 리셋신호(RST)가 해제되면 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)는 카운팅되기 시작하며, 외부클럭(EXTCLK)은 내부클럭(DLLCLK)을 지연시켜 생성하기 때문에 제1코드(EXTCNT<2:0>)가 제2코드(DLLCNT<2:0>)보다 조금 늦게 카운팅이 시작된다.
그러던 중 외부 메모리 컨트롤러의 명령에 의해 생성되는 ODT_startp신호가 인에이블 된다. 그리고 ODT_startp 펄스신호의 인에이블 시점의 제1코드(EXTCNT<2:0>)가 저장된다.(도면의 경우 1이 저장) 그리고 제2코드(DLLCNT<2:0>)가 저장된 제1코드(EXTCNT<2:0>, 1)의 값과 같아질 때 ODT_DLL_startbp 신호가 '로 우'로 인에이블 되고, 이 신호는 노멀 터미네이션 동작(다이나믹 터미네이션 동작이 아닌 기존의 동작을 의미한다)을 제어하는 신호인 ODTEN 신호를 인에이블 시켜 노멀 터미네이션 동작이 시작되게 한다.
노멀 터미네이션 동작의 종료도 노멀 터미네이션 동작의 시작과 동일한 방식으로 된다. 외부 컨트롤러의 명령에 의해 생성되는 ODT_endp 신호에 의해, 그 인에이블 시점의 제1코드(EXTCNT<2:0>)를 저장하고(도면의 경우 6이 저장), 제2코드(DLLCNT<2:0>)의 값이 저장된 제1코드(EXTCNT<2:0>, 6)의 값과 동일해지면, ODT_DLLendbp 신호가 '로우'로 인에이블 되고, 이 신호는 노멀 터미네이션 동작을 제어하는 신호인 ODTEN 신호를 디스에이블 시켜 노멀 터미네이션 동작이 종료되게 한다.
즉, 노멀 터미네이션 동작의 시작과 끝은 모두 근본적으로 외부 메모리컨트롤러에 의해 제어된다.
도 5는 도 4의 ODT_startp신호와 ODT_endp 신호의 이해를 돕기위한 도면이다.
ODT_startp 신호와 ODT_endp 신호는 기본적으로 외부 메모리컨트롤러(Memory controller, 외부 chipset이라고도 함)로부터의 입력에 의해 생성된다. 외부 ODT 명령은 셋업 홀드 조건 등을 만족할 수 있도록 외부 메모리컨트롤러로부터 넣어주는 신호이며, 이는 내부 클럭에 동기된 후 어딕티브 레이턴시가 반영되어 일정시간 지연된 ODT_COM 신호를 생성한다. 그리고 ODT_COM 신호의 인에이블 시점과 디스에이블 시점에 펄스 형태의 신호인 ODT_startp 신호와 ODT_endp 신호가 각각 인에이 블 된다.
도 6은 도 2에서 설명한 바와 같이 동작하는, 도 1의 다이나믹 제어부(120)의 일실시예 구성도이다.
도면에 도시된 바와 같이 다이나믹 제어부(120)는, 라이트 명령(WT_startp, 상술한 바와 같이 라이트 명령에 의해 생성되는 신호임)에 응답하여 제1코드(EXTCNT<2:0>)를 저장하는 저장부(610); 저장부(610)에 저장된 제1코드(EXTCNTLATCH<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하여 다이나믹 터미네이션 동작을 인에이블 하기 위한 신호(WT_DLL_startbp)를 출력하는 다이나믹 인에이블부(620); 저장부(610)에 저장된 제1코드(EXTCNTLATCH<2:0>)에 버스트 길이(BL정보)에 따라 정해지는 일정 값을 더해 출력하는 덧셈부(630); 및 덧셈부(630)의 출력 코드값(EXTCNTLATCH_ADD<2:0>)과 제2코드(DLLCNT<2:0>)를 비교하여 다이나믹 터미네이션 동작을 디스에이블 하기 위한 신호(WT_DLL_endbp)를 출력하는 다이나믹 디스에이블부(640)를 포함한다.
또한, 덧셈부(630)에 버스트길이(BL) 정보를 제공해주기 위한 온 더 플라이 제어회로(650)가 추가될 수 있으며, 다이나믹 인에이블부(620)와 다이나믹 디스에이블부(640)의 출력신호(WT_DLL_startbp, WT_DLL_endbp)(펄스 신호의 형태)를 조합하여 다이나믹 터미네이션 동작을 인에이블 또는 디스에이블 하는 레벨신호(DynamicODTEN)('하이' 이면 인에이블 '로우' 이면 디스에이블)로 변경해주기 위한 SR래치(660)를 더 포함할 수 있다.
저장부(610)는 라이트 명령 입력 후 일정시간 경과하여 인에이블 되는 신 호(WT_startp)에 동기되어 제1코드(EXTCNT<2:0>)를 저장하는 플립플롭들을 포함하여 구성될 수 있다.
다이나믹 인에이블부(620)는 저장부(610)에 저장된 제1코드(EXTCNTLATCH<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하기 위한 배타적 노아게이트들과, 배타적 노아게이트들의 출력값들을 논리연산하는 낸드게이트를 포함하여 구성될 수 있다.
덧셈부(630)는 저장부(610)에 저장된 제1코드(EXTCNTLATCH<2:0>)에 (버스트길이/2)+2의 값을 더하는 전가산기(full adder)로 구성될 수 있다.
다이나믹 디스에이블부(640)는, 덧셈부(640)의 출력 코드값(EXTCNTLATCH_ADD<2:0>)과 제2코드(DLLCNT<2:0>)를 비교하기 위한 배타적 노아게이트들, 및 배타적 노아게이트들의 출력값들을 논리연산하는 낸드게이트를 포함하여 구성될 수 있다.
온 더 플라이 제어회로(650)는, 온 더 플라이(OTF: On The Fly) 동작모드를 지원하기 위한 회로이다. DDR3 메모리장치에서는 MRS에서 버스트길이(BL)를 설정할때 BL=4, BL=8, OTF 세가지가 설정될 수 있다. OTF로 설정될 경우에는 버스트길이(BL)가 4 또는 8로 결정되어 있지 아니하고 리드 또는 라이트 명령이 들어올 당시의 어드레스(address) 12번 값이 0이냐 또는 1이냐에 의해 버스트길이(BL)가 4 또는 8로 결정되도록 하는 방식으로, 결국 버스트길이(BL)를 설정하는 방식의 하나를 의미한다. 온 더 플라이 제어회로(650)에 WT_startp 신호가 입력되는 것은 다이나믹 터미네이션 모드가 사용될 때 온 더 플라이 제어회로가 사용되므로 일종의 트 리거 신호로 WT_startp 신호를 사용하기 위함이다.
MRS 설정에 의해 직접적으로 정해지는 값이던지 온 더 플라이 모드에 의해 정해지는 값이던지, 본 발명에서의 온 더 플라이 제어회로(650)는 덧셈부에 버스트길이(BL)에 관한 정보를 제공해주는 역할을 한다.
SR래치(660)는 다이나믹 인에이블부(620)의 출력신호(WT_DLL_startbp)에 의해 셋(set)되고, 다이나믹 디스에이블부(640)의 출력신호(WT_DLL_endbp)에 의해 리셋(reset)되는, 다이나믹 터미네이션 레벨신호(DynamicODTEN)를 출력한다.
다이나믹 제어부(120)는 도 6에서 예시된 바와 같이 구성될 수 있으며, 그 동작은 도 2에서 상세히 설명한 바와 동일하므로, 여기서는 그 동작에 관한 더 이상의 상세한 설명은 생략하기로 한다.
노멀 제어부(130)는, 외부 콘트롤러로부터 입력되는 신호인 ODT_startp, ODT_enp 신호에 의해 노멀 터미네이션 동작을 인에이블/디스에이블 하며, 그 방식은 다이나믹 제어부(120)가 다이나믹 터미네이션을 인에이블 하는 방식과 비슷하다. 따라서 노멀 제어부(130)는 저장부(610), 다이나믹 인에이블부(620)와 비슷한 구성을 가지는 회로를 각각 2개씩 사용하여 구현할 수 있다.
본 발명의 핵심은 노멀 제어부(120)가 아닌 다이나믹 제어부(130)에 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 상술한 설명만으로도 충분히 노멀 제어부(120)를 구성할 수 있으므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
도 1~6을 다시 참조하여 본 발명에 따른 온 다이 터미네이션 제어방법에 대 해 살펴본다.
본 발명에 따른 온 다이 터미네이션 제어방법은, 외부클럭(EXTCLK)을 카운트해 제1클럭(EXTCNT<2:0>)을 내부클럭(DLLCLK2)을 카운트해 제2코드(DLLCNT<2:0>)를 생성하는 단계; 라이트 명령에 응답하여(라이트 명령에 의해 생성되는 WT_startp신호에 응답) 제1코드(EXTCNT<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하여 다이나믹 터미네이션 동작을 인에이블 하는 단계; 및 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이(BL)에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 하는 단계를 포함한다.
상세하게, 다이나믹 터미네이션 동작을 인에이블 하는 단계는, 라이트 명령에 응답하여(WT_startp) 제1코드(EXTCNT<2:0>)를 저장하는 단계(EXTCNTLATCH<2:0>으로 저장); 및 저장된 제1코드(EXTCNTLATCH<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하는 단계를 포함하여 이루어질 수 있다.
또한, 다이나믹 터미네이션 동작을 디스에이블 하는 단계는, 저장된 제1코드(EXTCNTLATCH<2:0>)에 버스트 길이에 따라 정해지는 일정 값((BL/2)+2)을 덧셈하는 단계(EXTCNTLATCH_ADD<2:0>가 된다); 및 덧셈된 제1코드(EXTCNTLATCH_ADD<2:0>)와 제2코드(DLLCNT<2:0>)를 비교하는 단계를 포함하여 이루어질 수 있다.
이러한 방법으로 본 발명의 온 다이 터미네이션 제어회로는, DDR3 메모리장치에서부터 새로이 추가된 다이나믹 터미네이션 동작의 시작과 끝을 정확히 제어하는 것이 가능하다.
따라서 본 발명은 향후 다이나믹 터미네이션 동작을 하는 다양한 제품에 적 용될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 온 다이 터미네이션 제어회로의 일실시예 구성도.
도 2는 도 1의 다이나믹 제어부(120)의 동작을 설명하기 위한 도면.
도 3은 도 2의 WT_startp 펄스신호에 대한 이해를 돕기 위한 도면.
도 4는 도 1의 노멀 제어부(130)의 동작을 설명하기 위한 도면.
도 5는 도 4의 ODT_startp신호와 ODT_endp 신호의 이해를 돕기위한 도면.
도 6은 도 2에서 설명한 바와 같이 동작하는, 도 1의 다이나믹 제어부(120)의 일실시예 구성도.

Claims (22)

  1. 외부클럭을 카운트해 제1코드를 출력하고, 내부클럭을 카운트해 제2코드를 출력하는 카운터부; 및
    라이트 명령에 응답하여 상기 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 시키며, 상기 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 시키는 다이나믹 제어부
    를 포함하는 온 다이 터미네이션 제어회로.
  2. 제 1항에 있어서,
    상기 내부클럭은,
    DLL의 출력클럭인 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  3. 제 2항에 있어서,
    상기 외부클럭은,
    상기 내부클럭을 레플리카 지연라인으로 지연시켜 생성되는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  4. 제 1항에 있어서,
    상기 제1코드와 상기 제2코드는,
    리셋신호의 해제에 응답하여 카운팅되기 시작하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  5. 제 4항에 있어서,
    상기 제2코드는,
    카스 라이트 레이턴시(CWL)에 따라 그 초기값이 결정되는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  6. 제 1항에 있어서,
    상기 다이나믹 제어부의 다이나믹 터미네이션 동작 인에이블은, 상기 라이트 명령에 응답하여 해당시점의 상기 제1코드를 저장하고, 저장된 상기 제1코드가 상기 제2코드와 같아지는 시점에 이루어지며,
    상기 다이나믹 제어부의 다이나믹 터미네이션 동작 디스에이블은, 저장된 상기 제1코드에 버스트 길이에 따라 일정 값을 더하고, 더해진 값이 상기 제2코드와 같아지는 시점에 이루어지는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  7. 제 6항에 있어서,
    상기 제1코드의 저장은,
    상기 라이트 명령 입력 후 일정 시간 경과하여 인에이블 되는 신호에 동기되어 이루어지는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  8. 제 1항에 있어서,
    상기 버스트 길이에 따라 정해지는 일정 클럭은,
    (버스트 길이/2)+2의 값인 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  9. 외부클럭을 카운트해 제1코드를 출력하고, 내부클럭을 카운트해 제2코드를 출력하는 카운터부;
    라이트 명령에 응답하여 상기 제1코드를 저장하는 저장부;
    상기 저장부에 저장된 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 하기 위한 신호를 출력하는 다이나믹 인에이블부;
    상기 저장부에 저장된 제1코드에 버스트 길이에 따라 정해지는 일정 값을 더해 출력하는 덧셈부; 및
    상기 덧셈부의 출력 코드값과 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 디스에이블 하기 위한 신호를 출력하는 다이나믹 디스에이블부
    를 포함하는 온 다이 터미네이션 제어회로.
  10. 제 9항에 있어서,
    상기 내부클럭은,
    DLL의 출력클럭인 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  11. 제 10항에 있어서,
    상기 외부클럭은,
    상기 내부클럭을 레플리카 지연라인으로 지연시켜 생성되는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  12. 제 9항에 있어서,
    상기 제1코드와 상기 제2코드는,
    리셋신호의 해제에 응답하여 카운팅되기 시작하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  13. 제12항에 있어서,
    상기 제2코드는,
    카스 라이트 레이턴시(CWL)에 따라 그 초기값이 결정되는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  14. 제 9항에 있어서,
    상기 저장부는,
    상기 라이트 명령 입력 후 일정 시간 경과하여 인에이블 되는 신호에 동기되어 상기 제1코드를 저장하는 플립플롭들을 포함하여 구성되는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  15. 제 9항에 있어서,
    상기 다이나믹 인에이블부는,
    상기 저장부에 저장된 제1코드와 상기 제2코드를 비교하기 위한 배타적 노아게이트들; 및
    상기 배타적 노아게이트들의 출력값들을 논리연산하는 낸드게이트
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  16. 제 9항에 있어서,
    상기 덧셈부는,
    상기 저장부에 저장된 제1코드에 (버스트길이/2)+2의 값을 더하는 전가산기를 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  17. 제 9항에 있어서,
    상기 다이나믹 디스에이블부는,
    상기 덧셈부의 출력 코드값과 상기 제2코드를 비교하기 위한 배타적 노아게이트들; 및
    상기 배타적 노아게이트들의 출력값들을 논리연산하는 낸드게이트
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  18. 제 9항에 있어서,
    상기 온 다이 터미네이션 제어회로는,
    상기 다이나믹 인에이블부의 출력신호에 의해 셋(set)되고, 상기 다이나믹 디스에이블부의 출력신호에 의해 리셋(reset)되는, 다이나믹 터미네이션 레벨신호를 출력하기 위한 SR래치를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  19. 제 9항에 있어서,
    상기 온 다이 터미네이션 제어회로는,
    외부 메모리 컨트롤러로부터의 명령에 응답하여 이루어지는 노멀 터미네이션 동작을 제어하기 위한 노멀 제어부를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어회로.
  20. 외부클럭을 카운트해 제1클럭을 내부클럭을 카운트해 제2코드를 생성하는 단계;
    라이트 명령에 응답하여 상기 제1코드와 상기 제2코드를 비교하여 다이나믹 터미네이션 동작을 인에이블 하는 단계; 및
    상기 다이나믹 터미네이션 동작의 인에이블 시점으로부터 버스트 길이에 따라 정해지는 일정 클럭 후 다이나믹 터미네이션 동작을 디스에이블 하는 단계
    를 포함하는 온 다이 터미네이션 제어방법.
  21. 제 20항에 있어서,
    상기 다이나믹 터미네이션 동작을 인에이블 하는 단계는,
    라이트 명령에 응답하여 상기 제1코드를 저장하는 단계; 및
    저장된 상기 제1코드와 상기 제2코드를 비교하는 단계
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어방법.
  22. 제 21항에 있어서,
    상기 다이나믹 터미네이션 동작을 디스에이블 하는 단계는,
    저장된 상기 제1코드에 버스트 길이에 따라 정해지는 일정 값을 덧셈하는 단계; 및
    덧셈된 상기 제1코드와 상기 제2코드를 비교하는 단계
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 제어방법.
KR1020070111350A 2007-11-02 2007-11-02 온 다이 터미네이션 제어회로 및 그 제어방법 KR100863536B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070111350A KR100863536B1 (ko) 2007-11-02 2007-11-02 온 다이 터미네이션 제어회로 및 그 제어방법
US12/215,830 US7816941B2 (en) 2007-11-02 2008-06-30 Circuit and method for controlling termination impedance
DE102008040538.8A DE102008040538B4 (de) 2007-11-02 2008-07-18 Schaltung und Verfahren zum Steuern einer Abschlussimpedanz
TW097128168A TWI359562B (en) 2007-11-02 2008-07-24 Circuit and method for controlling termination imp
CN2008101679654A CN101425325B (zh) 2007-11-02 2008-10-16 用于控制终端阻抗的电路和方法
JP2008278510A JP2009118479A (ja) 2007-11-02 2008-10-29 オンダイターミネーションの制御回路およびその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111350A KR100863536B1 (ko) 2007-11-02 2007-11-02 온 다이 터미네이션 제어회로 및 그 제어방법

Publications (1)

Publication Number Publication Date
KR100863536B1 true KR100863536B1 (ko) 2008-10-15

Family

ID=40153366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111350A KR100863536B1 (ko) 2007-11-02 2007-11-02 온 다이 터미네이션 제어회로 및 그 제어방법

Country Status (6)

Country Link
US (1) US7816941B2 (ko)
JP (1) JP2009118479A (ko)
KR (1) KR100863536B1 (ko)
CN (1) CN101425325B (ko)
DE (1) DE102008040538B4 (ko)
TW (1) TWI359562B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922882B1 (ko) 2008-09-08 2009-10-20 주식회사 하이닉스반도체 터미네이션 제어회로
KR20140000999A (ko) * 2012-06-27 2014-01-06 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR101606187B1 (ko) * 2009-02-20 2016-03-25 삼성전자주식회사 지연 동기 루프 회로 및 지연 동기 루프 회로의 동작 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100921832B1 (ko) * 2008-03-03 2009-10-16 주식회사 하이닉스반도체 반도체 메모리장치의 온 다이 터미네이션 제어회로
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
JP2010192031A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
KR101092995B1 (ko) * 2009-04-30 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
US8207766B2 (en) * 2010-03-25 2012-06-26 Silicon Laboratories Inc. Method and apparatus for quantization noise reduction in fractional-N PLLs
US8793419B1 (en) * 2010-11-22 2014-07-29 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
KR101878902B1 (ko) * 2011-10-04 2018-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
US9281816B2 (en) 2012-01-31 2016-03-08 Rambus Inc. Modulated on-die termination
US8928349B2 (en) 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
JP2014102867A (ja) 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
US9948279B1 (en) * 2017-03-29 2018-04-17 Novatek Microelectronics Corp. Electronic device capable of bandwidth compensation and method thereof
KR102600000B1 (ko) * 2018-08-06 2023-11-08 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器
CN115602215A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101865A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
KR20070081881A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 반도체 기억 소자에서의 다이나믹 온다이터미네이션 회로및 그 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2242596C (en) * 1996-01-11 2012-06-19 Mrj, Inc. System for controlling access and distribution of digital property
US6239619B1 (en) * 1996-12-11 2001-05-29 Sun Microsystems, Inc. Method and apparatus for dynamic termination logic of data buses
US6127840A (en) * 1998-03-17 2000-10-03 International Business Machines Corporation Dynamic line termination clamping circuit
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
US7276939B2 (en) * 2003-01-20 2007-10-02 Renesas Technology Corp. Semiconductor integrated circuit
KR100543925B1 (ko) * 2003-06-27 2006-01-23 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100977118B1 (ko) 2006-05-16 2010-08-23 주식회사 케이티 문맥광고/정보의 맵핑 적중률 향상을 위한 광고/정보 노출방법 및 그를 이용한 문맥광고/정보 추천 서비스 시스템
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100903366B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 듀티 보정 회로를 가진 반도체 메모리 장치
KR20090074969A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 레이턴시를 제어하는 반도체 메모리 장치
WO2009111397A2 (en) * 2008-03-04 2009-09-11 Denise Lynn Merkle Temperature sensing glove for automotive applications
JP5456275B2 (ja) * 2008-05-16 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル カウンタ回路、レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101865A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
KR20070081881A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 반도체 기억 소자에서의 다이나믹 온다이터미네이션 회로및 그 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922882B1 (ko) 2008-09-08 2009-10-20 주식회사 하이닉스반도체 터미네이션 제어회로
KR101606187B1 (ko) * 2009-02-20 2016-03-25 삼성전자주식회사 지연 동기 루프 회로 및 지연 동기 루프 회로의 동작 방법
KR20140000999A (ko) * 2012-06-27 2014-01-06 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
US9118312B2 (en) 2012-06-27 2015-08-25 SK Hynix Inc. On-die termination circuit
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로

Also Published As

Publication number Publication date
CN101425325A (zh) 2009-05-06
US20090115450A1 (en) 2009-05-07
JP2009118479A (ja) 2009-05-28
CN101425325B (zh) 2012-05-30
US7816941B2 (en) 2010-10-19
DE102008040538B4 (de) 2015-07-30
TWI359562B (en) 2012-03-01
TW200922124A (en) 2009-05-16
DE102008040538A1 (de) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100863536B1 (ko) 온 다이 터미네이션 제어회로 및 그 제어방법
US10482936B2 (en) Signal training for prevention of metastability due to clocking indeterminacy
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US7019556B2 (en) Semiconductor memory device capable of adjusting impedance of data output driver
US20050248997A1 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
US8363508B2 (en) Semiconductor device having ODT function and data processing system including the same
KR20120030354A (ko) 메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법
JP2010015666A (ja) ドメイン・クロッシング回路および方法。
US20090116313A1 (en) Data output control circuit
US8436641B2 (en) Circuit and method for generating on-die termination signal and semiconductor apparatus using the same
TW201913663A (zh) 於第五代雙倍資料率動態隨機存取記憶體中調整至鎖存路徑之指令延遲
US7495973B2 (en) Circuit and method for controlling write recovery time in semiconductor memory device
KR100921832B1 (ko) 반도체 메모리장치의 온 다이 터미네이션 제어회로
JP2013134792A (ja) 半導体装置
US7660171B2 (en) Semiconductor memory device and method for driving the same
US8923077B2 (en) Semiconductor device operates on external and internal power supply voltages and data processing system including the same
US10923177B1 (en) Delay-locked loop, memory device, and method for operating delay-locked loop
KR100625294B1 (ko) 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법
US8225032B2 (en) Circuit and method for generating data input buffer control signal
KR100922882B1 (ko) 터미네이션 제어회로
US8929173B1 (en) Data strobe control device
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR100949276B1 (ko) 터미네이션 조절회로 및 이를 포함하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11