KR100625298B1 - 온 다이 터미네이션 제어 장치 - Google Patents

온 다이 터미네이션 제어 장치 Download PDF

Info

Publication number
KR100625298B1
KR100625298B1 KR1020050091520A KR20050091520A KR100625298B1 KR 100625298 B1 KR100625298 B1 KR 100625298B1 KR 1020050091520 A KR1020050091520 A KR 1020050091520A KR 20050091520 A KR20050091520 A KR 20050091520A KR 100625298 B1 KR100625298 B1 KR 100625298B1
Authority
KR
South Korea
Prior art keywords
latency
control signal
signal
die termination
output
Prior art date
Application number
KR1020050091520A
Other languages
English (en)
Inventor
김경훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050091520A priority Critical patent/KR100625298B1/ko
Priority to JP2006180500A priority patent/JP4868359B2/ja
Priority to US11/477,539 priority patent/US7342412B2/en
Priority to TW095123947A priority patent/TWI305650B/zh
Application granted granted Critical
Publication of KR100625298B1 publication Critical patent/KR100625298B1/ko
Priority to CN2006101317211A priority patent/CN1941197B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 발명은 온 다이 터미네이션 제어 장치에 관한 것으로서, 특히, 레이턴시 정보를 이용하여 온 다이 터미네이션(ODT;On Die Termination) 회로의 인에이블 시간을 결정할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 온 다이 터미네이션 제어신호를 버퍼링하여 출력된 제어신호를 순차적으로 지연하여 내부클럭에 동기된 서로 다른 지연시간을 갖는 복수개의 제어신호를 출력하고, 애디티브 레이턴시 신호에 따라 복수개의 제어신호 중 어느 하나를 선택하여 레이턴시 제어신호를 출력고, 레이턴시 제어신호의 활성화시, 카스 레이턴시 신호를 초기값으로 하여 내부클럭을 카운터한 제 1제어신호와, 출력클럭을 카운터하여 발생한 제 2제어신호를 비교하여 그 비교결과에 따라 온 다이 터미네이션 인에이블 신호의 활성화 시점을 제어하도록 한다.
ODT, 레이턴시, 인에이블, AL, CWL,

Description

온 다이 터미네이션 제어 장치{Device for controlling on die termination}
도 1은 종래의 온 다이 터미네이션 제어 장치에 관한 구성도.
도 2는 본 발명에 따른 온 다이 터미네이션 제어 장치에 관한 구성도.
도 3은 도 2의 AL 레이턴시 블럭에 관한 상세 구성도.
도 4는 도 2의 인에이블 신호 발생부에 관한 구성도.
도 5는 도 2의 온 다이 터미네이션 및 터미네이션 저항부에 관한 상세 회로도.
도 6은 본 발명에 따른 온 다이 터미네이션 제어 장치에 관한 동작 타이밍도.
본 발명은 온 다이 터미네이션 제어 장치에 관한 것으로서, 특히, 레이턴시 정보를 이용하여 온 다이 터미네이션(ODT;On Die Termination) 회로의 인에이블 시간을 결정할 수 있도록 하는 기술이다.
일반적으로 DDR(Double Data Rate) 메모리 장치의 데이타 전송속도를 더욱 빠르게 제어하기 위해 여러 가지 새로운 개념이 추가되고 있다. 이 중에서 터미네이션(Termination)단의 저항은 소자 간의 신호전송을 원활히 하기 위해 필요하다.
여기서, 저항이 적절히 매칭되지 않을 경우 전송되는 신호가 반사되어 신호 전송의 에러가 발생할 가능성이 크다. 그러나, 외부에 고정 저항을 인가하는 경우에는 집적회로의 노화나 온도변화 혹은 제조 공정상의 차이로 인하여 적절히 매칭될 수 없다. 이에 따라, 최근에는 외부 기준 저항과 비교하여 저항값이 같아지도록 하기 위해 병렬 접속된 복수의 트랜지스터 중 턴온되는 트랜지스터의 개수를 조절함으로써 터미네이션단의 저항을 조정하는 기술이 제시되었다.
도 1은 이러한 종래의 ODT(ODT;On Die Termination) 제어 장치에 관한 구성도이다. 종래의 ODT 제어 장치는 입력버퍼(10), 도메인 크로싱 블럭(Domain Crossing Block;20), ODT(30), 및 터미네이션 저항부(RTT;Termination Resistor;40)를 구비한다.
여기서, 입력버퍼(10)는 온 다이 터미네이션 제어신호 ODT를 버퍼링하여 온 다이 터미네이션 명령신호 ODT_CMD를 출력한다. 도메인 크로싱 블럭(20)은 출력클럭 OCLK에 동기하여 온 다이 터미네이션 명령신호 ODT_CMD를 제어하여 온 다이 터미네이션 인에이블 신호 ODT_EN를 ODT(30)에 출력한다.
이에 따라, ODT(30)는 병렬 연결된 복수개의 스위치 SW1,SW2의 스위칭 동작에 따라 터미네이션 저항부(40)를 전원전압단 VDDQ와 접지전압단 VSSQ에 선택적으로 연결하여 터미네이션단의 저항을 조정하게 된다.
그런데, 이러한 종래의 ODT 제어 장치는 클럭 주파수에 상관없이 일정한 출력클럭 OCLK에 동기하여 온 다이 터미네이션 인에이블 신호 ODT_EN가 활성화된다. 이에 따라, 반도체 메모리 장치의 클럭 주기가 짧아질 경우, 짧아진 클럭에 대응하여 온 다이 터미네이션 인에이블 신호 ODT_EN의 활성화 시간을 제어할 수 없게 되어 터미네이션단의 저항값을 정확히 조정할 수 없게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 레이턴시 정보를 이용하여 온 다이 터미네이션(ODT;On Die Termination) 회로의 인에이블 시간을 결정하여 터미네이션단의 저항값을 유동적으로 제어할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 온 다이 터미네이션 제어 장치는, 온 다이 터미네이션 제어신호를 버퍼링하여 출력된 제어신호를 순차적으로 지연하여 내부클럭에 동기된 서로 다른 지연시간을 갖는 복수개의 제어신호를 출력하고, 제 1레이턴시 정보에 따라 복수개의 제어신호 중 어느 하나를 선택하여 레이턴시 제어신호를 출력하는 레이턴시 블럭; 레이턴시 제어신호의 활성화시, 제 2레이턴시 정보를 초기값으로 하여 내부클럭을 카운터한 제 1제어신호와, 출력클럭을 카운터하여 발생한 제 2제어신호를 비교하여 그 비교결과에 따라 온 다이 터미네이션 인 에이블 신호의 활성화 시점을 제어하는 인에이블 신호 발생부; 및 온 다이 터미네이션 인에이블 신호에 따라 터미네이션 단의 저항값을 제어하는 온 다이 터미네이션부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 온 다이 터미네이션(ODT;On Die Termination) 제어 장치에 관한 구성도이다.
본 발명은 AL 레이턴시 블럭(100), 인에이블 신호 발생부(200), ODT(300), 및 터미네이션 저항부(RTT;Termination Resistor;400)를 구비한다.
먼저, AL 레이턴시 블럭(100)은 온 다이 터미네이션 제어신호 ODT와 기준전압 VREF를 버퍼링하고, 애디티브(Additive) 레이턴시 신호 AL와 카스(CAS) 레이턴시 신호 CWL와 내부클럭 ICLK 및 리셋신호 RE를 입력받아 레이턴시 제어신호 ODT_AL를 출력한다. 여기서, 애디티브 레이턴시 신호 AL는 카스(CAS) 레이턴시 신호 CWL와 같이 리드 또는 라이트시에 명령이 몇 클럭 만에 인식되는지를 정의하는 인덱스이다. 그리고, 카스 레이턴시 신호 CWL는 컬럼 액세스 스트로브 신호(CAS)의 대기시간을 나타내는 인덱스이다.
그리고, 인에이블 신호 발생부(200)는 레이턴시 제어신호 ODT_AL, 레이턴시 정보 CWL, 내부클럭 ICLK, 출력클럭 OCLK 및 리셋신호 RE를 입력받아 온 다이 터미네이션 인에이블 신호 ODT_EN를 ODT(300)에 출력한다.
이에 따라, ODT(300)는 병렬 연결된 복수개의 스위치 SW1,SW2의 스위칭 동작 에 따라 터미네이션 저항부(400)를 전원전압단 VDDQ와 접지전압단 VSSQ에 선택적으로 연결하여 터미네이션단의 저항을 조정하게 된다.
도 3은 도 2의 AL 레이턴시 블럭(100)에 관한 상세 구성도이다.
AL 레이턴시 블럭(100)은 입력버퍼(110), 레이턴시 제어부(120) 및 레이턴시 선택부(130)를 구비한다.
입력버퍼(110)는 온 다이 터미네이션 제어신호 ODT와 기준전압 VREF을 버퍼링하여 제어신호 ODT_L0를 레이턴시 제어부(120)에 출력한다. 그리고, 레이턴시 제어부(120)는 복수개의 D-플립플롭(121~123)을 구비한다. 여기서, 첫번째 D-플립플롭(121)은 내부클럭 ICLK에 동기하여 제어신호 ODT_L0를 플롭플롭시켜 제어신호 ODT_L1를 레이턴시 선택부(130)에 출력한다. 그리고, 복수개의 D-플립플롭(122,123)은 각각 내부클럭 ICLK에 동기하여 전단의 플립플롭으로부터 인가되는 제어신호 ODT_L를 플립플롭시켜 제어신호 ODT_L8,ODT_L9를 레이턴시 선택부(130)에 출력한다.
또한, 레이턴시 선택부(130)는 멀티플렉서(Multiplexor)로 이루어지는 것이 바람직하며, 애디티브(Additive) 레이턴시 신호 AL에 따라 레이턴시 제어부(120)로부터 인가되는 복수개의 제어신호 ODT_L0~ODT_L9 중 하나를 선택하여 레이턴시 제어신호 ODT_AL로 출력한다.
도 4는 도 2의 인에이블 신호 발생부(200)에 관한 상세 구성도이다.
인에이블 신호 발생부(200)는 리셋 발생부(210), 초기값 선택부(220), 내부 카운터(230), DLL(Delay Locked Loop) 카운터(240), 코드 비교기(250), 명령 디코 더(260) 및 ODT 인에이블신호 발생부(270)를 구비한다.
여기서, 리셋 발생부(210)는 리셋신호 RE를 제어하여 리셋 제어신호 A1를 DLL 카운터(240)에 출력하고, 리셋 제어신호 A1를 일정시간 지연시킨 리셋 제어신호 A0를 내부 카운터(230)에 출력한다. 초기값 선택부(220)는 카스 레이턴시 신호 CWL를 입력받아 내부 카운터(230)의 초기값으로 선택한다.
그리고, 내부 카운터(230)는 리셋 제어신호 A0에 따라 샘플링 마스터 클럭인 내부클럭 ICLK을 카운팅하여 바이너리 코드인 제어신호 A3를 코드비교기(250)에 출력한다. DLL 카운터(240)는 리셋 제어신호 A1에 따라 출력클럭 OCLK을 카운팅하여 바이너리 코드인 제어신호 A4를 코드 비교기(250)에 출력한다. 명령 디코더(260)는 레이턴시 제어신호 ODT_AL를 디코딩하여 제어신호 A5_1/2를 코드 비교기(250)에 출력한다.
또한, 코드 비교기(250)는 제어신호 A5_1/2에 따라 제어신호 A3,A4의 코드를 비교하여 코드신호 A6를 ODT 인에이블신호 발생부(270)에 출력한다. 즉, 코드 비교기(250)는 데이타 출력 명령이 인가되면 샘플링 마스터 클럭에 해당하는 바이너리 코드를 저장하고, 출력클럭 OCLK에 해당하는 바이너리 코드와 비교하여 코드신호 A6를 ODT 인에이블신호 발생부(270)에 출력한다. ODT 인에이블신호 발생부(270)는 코드신호 A6에 따라 온 다이 터미네이션 인에이블 신호 ODT_EN의 활성화 시점을 제어한다.
도 5는 도 2의 온 다이 터미네이션(ODT;300) 및 터미네이션 저항부(400)에 관한 상세 회로도이다.
온 다이 터미네이션(300)은 복수개의 인버터 IV1~IV7와, PMOS트랜지스터 P1,P2와, NMOS트랜지스터 N1,N2 및 저항 R1~R4를 구비한다. 인버터 IV1~IV3는 온 다이 터미네이션 인에이블 신호 ODT_EN를 반전 지연하여 PMOS트랜지스터 P1,P2의 게이트에 출력한다. 그리고, 인버터 IV4~IV7는 온 다이 터미네이션 인에이블 신호 ODT_EN를 비반전 지연하여 NLMOS트랜지스터 N1,N2의 게이트에 출력한다.
여기서, PMOS트랜지스터 P1,NMOS트랜지스터 N1는 도 2의 스위칭 소자 SW2에 해당하며, PMOS트랜지스터 P2,NMOS트랜지스터 N2는 도 2의 스위칭 소자 SW1에 해당한다. 그리고, 저항 R1~R4는 도 2의 터미네이션 저항부(400)에 해당한다.
따라서, 온 다이 터미네이션 인에이블 신호 ODT_EN가 일정시간 지연된 이후에, 온 다이 터미네이션 인에이블 신호 ODT_EN가 하이로 활성화되면, 병렬 연결된 복수개의 스위치 SW1,SW2의 스위칭 동작에 따라 터미네이션 저항부(400)를 전원전압단 VDDQ와 접지전압단 VSSQ에 선택적으로 연결하여 터미네이션단의 저항을 조정하게 된다.
이러한 구성을 갖는 본 발명의 동작 과정을 도 6의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
ODT의 레이턴시를 결정하는 데이타는 라이트 레이턴시와 연동된다. 그 일예로 DDR3에서는 애디티브 레이턴시 신호 AL+카스 레이턴시 신호 CWL가 레이턴시를 정의하는 계수로 설정된다. 이러한 경우 ODT 인에이블 레이턴시는 애디티브 레이턴시 신호 AL+카스 레이턴시 신호 CWL-1.5tCK(클럭주기)로 결정된다. 이와 같이 본 발명은 일정한 레이턴시 정보(AL,CWL)를 바탕으로 온 다이 터미네이션 인에이블 신호 ODT_EN를 제어하여 ODT의 활성화 상태를 제어하게 된다.
먼저, ODT 핀을 통해 온 다이 터미네이션 제어신호 ODT가 입력버퍼(110)에 입력되면 입력버퍼(110)가 이를 버퍼링하여 제어신호 ODT_L0를 출력한다. 이때, 입력버퍼(110)에서 출력된 제어신호 ODT_L0를 칩 선택신호(CS)에 동기시켜 출력할 수도 있다.
이후에, 레이턴시 제어부(120)는 D-플립플롭으로 구성되며, 내부클럭 ICLK에 동기하여 제어신호 ODT_L0를 순차적으로 플립플롭시켜 레이턴시 선택부(130)에 출력한다. 이때, 레이턴시를 인가하는 방식은 내부클럭 ICLK에 따라 제어신호 ODT_L0를 지연시키거나, 쉬프트 레지스터 또는 카운터를 사용할 수도 있다.
이어서, 레이턴시 선택부(130)는 MRS(Mode Register Set) 계열을 통해 미리 입력된 애디티브 레이턴시 신호 AL에 따라 레이턴시 제어부(120)의 출력 중 하나를 선택하여 레이턴시 제어신호 ODT_AL를 활성화시킨다. 레이턴시가 가해진 ODT 명령이 입력되면 레이턴시 제어신호 ODT_AL는 내부클럭 ICLK에 동기되어 동작하게 된다.
이후에, 코드 비교기(250)는 명령 디코더(260)로부터 제어신호 A5_1/2가 활성화되면, 내부 명령을 처리하는 내부클럭 ICLK에 동기된 제어신호 A3를, 출력 동작을 제어하기 위한 출력클럭 OCLK에 동기된 제어신호 A4로 변경한다. 이때, 샘플링 마스터 클럭으로 동작하는 내부클럭 ICLK 도메인(Domain)에서 출력클럭 OCLK으로 동작하는 DLL 클럭 도메인으로 변경시, 초기값 선택부(220)에 입력되는 카스 레이턴시 신호 CWL에 따라 내부 카운터(230)의 값을 조정하여 레이턴시 정보를 추가 로 인가하게 된다.
도 6의 동작 타이밍도를 보면, 카스 레이턴시 신호 CWL의 경우의 수에 따라 내부 카운터(230)의 초기값을 조정할 경우를 나타내었다. 도 6의 동작 타이밍도에서는 내부클럭 ICLK의 카운터 값을 "5"로 셋팅했을 경우와, "8"로 셋팅했을 경우를 그 실시예로 도시하였다. 이에 따라, 온 다이 터미네이션 인에이블 신호 ODT_EN의 활성화 시점을 제어하여 ODT(300)의 동작을 제어하게 된다.
한편, 본 발명에서는 ODT(300)를 동작시키기 위한 신호로 온 다이 터미네이션 제어신호 ODT를 사용하는 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되지 않고 ODT(300)를 동작시키기 신호로 라이트 명령 신호를 이용하거나, ODT(300)의 동작을 중지시키기 위한 신호로 리드 명령 신호를 이용할 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 레이턴시 정보를 이용하여 온 다이 터미네이션(ODT;On Die Termination) 회로의 인에이블 시간을 결정하여 터미네이션단의 저항값을 유동적으로 제어할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (14)

  1. 온 다이 터미네이션 제어신호를 버퍼링하여 출력된 제어신호를 순차적으로 지연하여 내부클럭에 동기된 서로 다른 지연시간을 갖는 복수개의 제어신호를 출력하고, 제 1레이턴시 정보에 따라 상기 복수개의 제어신호 중 어느 하나를 선택하여 레이턴시 제어신호를 출력하는 레이턴시 블럭;
    상기 레이턴시 제어신호의 활성화시, 제 2레이턴시 정보를 초기값으로 하여 상기 내부클럭을 카운터한 제 1제어신호와, 출력클럭을 카운터하여 발생한 제 2제어신호를 비교하여 그 비교결과에 따라 온 다이 터미네이션 인에이블 신호의 활성화 시점을 제어하는 인에이블 신호 발생부; 및
    상기 온 다이 터미네이션 인에이블 신호에 따라 터미네이션 단의 저항값을 제어하는 온 다이 터미네이션부를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  2. 제 1항에 있어서, 상기 제 1레이턴시 정보는 리드 또는 라이트 동작시에 명령이 몇 클록 만에 인식되는지를 정의하는 애디티브 레이턴시 신호임을 특징으로 하는 온 다이 터미네이션 제어 장치.
  3. 제 1항에 있어서, 상기 제 1레이턴시 정보는 라이트 명령 신호임을 특징으로 하는 온 다이 터미네이션 제어 장치.
  4. 제 1항에 있어서, 상기 제 1레이턴시 정보는 모드 레지스터 셋트 계열을 통해 미리 설정된 신호임을 특징으로 하는 온 다이 터미네이션 제어 장치.
  5. 제 1항에 있어서, 상기 제 2레이턴시 정보는 컬럼 액세스 스트로브 신호의 대기시간을 나타내는 카스 레이턴시 신호임을 특징으로 하는 온 다이 터미네이션 제어 장치.
  6. 제 1항에 있어서, 상기 제 1제어신호와 상기 제 2제어신호는 바이너리 코드임을 특징으로 하는 온 다이 터미네이션 제어 장치.
  7. 제 1항에 있어서, 상기 레이턴시 블럭은
    기준전압에 따라 상기 온 다이 터미네이션 제어신호를 버퍼링하여 제 3제어신호를 출력하는 입력버퍼;
    상기 제 3제어신호를 순차적으로 지연시켜 상기 복수개의 제어신호를 출력하는 레이턴시 제어부; 및
    상기 제 1레이턴시 정보에 따라 상기 복수개의 제어신호 중 어느 하나를 선택하여 상기 레이턴시 제어신호를 출력하는 레이턴시 선택부를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  8. 제 7항에 있어서, 상기 레이턴시 제어부는 D-플립플롭을 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  9. 제 7항에 있어서, 상기 레이턴시 제어부는 쉬프트 레지스터를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  10. 제 7항에 있어서, 상기 레이턴시 제어부는 카운터를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  11. 제 7항에 있어서, 상기 레이턴시 선택부는 멀티플렉서를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  12. 제 1항에 있어서, 상기 인에이블 신호 발생부는
    상기 제 2레이턴시 정보를 초기값으로 하여 상기 내부클럭을 카운터하여 상기 제 1제어신호를 출력하는 내부 카운터;
    상기 출력클럭을 카운터하여 상기 제 2제어신호를 출력하는 DLL 카운터;
    상기 레이턴시 제어신호를 디코딩하여 제 4제어신호를 출력하는 명령 디코더;
    상기 제 4제어신호의 활성화시 상기 제 1제어신호와 상기 제 2제어신호의 바이너리 코드를 비교하여 코드신호를 출력하는 코드 비교기; 및
    상기 코드신호에 따라 상기 온 다이 터미네이션 인에이블 신호를 활성화시키는 온 다이 터미네이션 인에이블신호 발생부를 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  13. 제 12항에 있어서, 상기 인에이블 신호 발생부는
    리셋신호에 따라 제 1리셋 제어신호를 상기 DLL 카운터에 출력하고, 상기 제 1리셋 제어신호를 일정시간 지연한 제 2리셋 제어신호를 상기 내부 카운터에 출력하는 리셋 발생부를 더 구비함을 특징으로 하는 온 다이 터미네이션 제어 장치.
  14. 제 12항에 있어서, 상기 코드 비교기는 상기 제 4제어신호의 활성화시 상기 내부클럭의 도메인을 상기 출력클럭의 도메인으로 변경함을 특징으로 하는 온 다이 터미네이션 제어 장치.
KR1020050091520A 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치 KR100625298B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050091520A KR100625298B1 (ko) 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치
JP2006180500A JP4868359B2 (ja) 2005-09-29 2006-06-29 オンダイターミネーション制御装置
US11/477,539 US7342412B2 (en) 2005-09-29 2006-06-30 Device for controlling on die termination
TW095123947A TWI305650B (en) 2005-09-29 2006-06-30 Device for controlling on die termination
CN2006101317211A CN1941197B (zh) 2005-09-29 2006-09-29 用于控制内部中断电阻的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091520A KR100625298B1 (ko) 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치

Publications (1)

Publication Number Publication Date
KR100625298B1 true KR100625298B1 (ko) 2006-09-15

Family

ID=37631721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091520A KR100625298B1 (ko) 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치

Country Status (5)

Country Link
US (1) US7342412B2 (ko)
JP (1) JP4868359B2 (ko)
KR (1) KR100625298B1 (ko)
CN (1) CN1941197B (ko)
TW (1) TWI305650B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780962B1 (ko) 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
DE102008040538A1 (de) 2007-11-02 2009-05-07 Hynix Semiconductor Inc., Icheon Schaltung und Verfahren zum Steuern einer Abschlussimpedanz
US7868648B2 (en) 2007-02-27 2011-01-11 Samsung Electronics Co., Ltd. On-die termination circuit, method of controlling the same, and ODT synchronous buffer
KR101075496B1 (ko) 2010-07-06 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 장치
KR20140000999A (ko) * 2012-06-27 2014-01-06 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR101853874B1 (ko) * 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
KR20180065743A (ko) * 2016-12-08 2018-06-18 에스케이하이닉스 주식회사 반도체 장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100575006B1 (ko) * 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
KR100599215B1 (ko) * 2005-07-19 2006-07-12 삼성전자주식회사 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100929846B1 (ko) * 2007-10-23 2009-12-04 주식회사 하이닉스반도체 온 다이 터미네이션 제어 회로
US7813217B2 (en) * 2007-11-05 2010-10-12 Hynix Semiconductor Inc. Semiconductor memory device and method for operating the same
KR100921832B1 (ko) * 2008-03-03 2009-10-16 주식회사 하이닉스반도체 반도체 메모리장치의 온 다이 터미네이션 제어회로
KR100929833B1 (ko) * 2008-04-02 2009-12-07 주식회사 하이닉스반도체 출력 인에이블 신호 생성 회로와 생성 방법
KR100936806B1 (ko) * 2008-07-03 2010-01-14 주식회사 하이닉스반도체 도메인 크로싱 회로 및 방법
JP2010056888A (ja) 2008-08-28 2010-03-11 Elpida Memory Inc 同期化制御回路、半導体装置及び制御方法
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
KR101003153B1 (ko) * 2009-05-15 2010-12-21 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
KR101110819B1 (ko) * 2009-11-30 2012-03-13 주식회사 하이닉스반도체 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
CN102215037B (zh) * 2010-04-06 2013-10-02 安凯(广州)微电子技术有限公司 一种延迟信号产生电路
KR101095007B1 (ko) * 2010-09-30 2011-12-20 주식회사 하이닉스반도체 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
US8497706B2 (en) * 2011-08-15 2013-07-30 Micron Technology, Inc. Adjustable data drivers and methods for driving data signals
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
KR20160018229A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 반도체 장치
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR20170005328A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10148269B1 (en) * 2017-07-24 2018-12-04 Micron Technology, Inc. Dynamic termination edge control
US10153014B1 (en) 2017-08-17 2018-12-11 Micron Technology, Inc. DQS-offset and read-RTT-disable edge control
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
KR102471523B1 (ko) * 2018-04-26 2022-11-28 에스케이하이닉스 주식회사 반도체 집적 회로 장치 및 이를 포함하는 반도체 메모리 시스템
US10897239B1 (en) 2019-09-06 2021-01-19 International Business Machines Corporation Granular variable impedance tuning
KR20210070140A (ko) * 2019-12-04 2021-06-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
JP3821678B2 (ja) * 2001-09-06 2006-09-13 エルピーダメモリ株式会社 メモリ装置
JP4317353B2 (ja) * 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
KR100446292B1 (ko) * 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
JP3810361B2 (ja) * 2002-11-01 2006-08-16 松下電器産業株式会社 半導体集積回路および半導体集積回路の割込み要求出力方法
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100729916B1 (ko) * 2004-04-08 2007-06-18 주식회사 하이닉스반도체 온 다이 터미네이션 회로
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780962B1 (ko) 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
US7868648B2 (en) 2007-02-27 2011-01-11 Samsung Electronics Co., Ltd. On-die termination circuit, method of controlling the same, and ODT synchronous buffer
DE102008040538A1 (de) 2007-11-02 2009-05-07 Hynix Semiconductor Inc., Icheon Schaltung und Verfahren zum Steuern einer Abschlussimpedanz
US7816941B2 (en) 2007-11-02 2010-10-19 Hynix Semiconductor Inc. Circuit and method for controlling termination impedance
KR101075496B1 (ko) 2010-07-06 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 장치
US8233339B2 (en) 2010-07-06 2012-07-31 Hynix Semiconductor Inc. Semiconductor memory device
KR101853874B1 (ko) * 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
KR20140000999A (ko) * 2012-06-27 2014-01-06 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR20180065743A (ko) * 2016-12-08 2018-06-18 에스케이하이닉스 주식회사 반도체 장치
KR102656206B1 (ko) 2016-12-08 2024-04-11 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
CN1941197A (zh) 2007-04-04
CN1941197B (zh) 2010-07-07
US7342412B2 (en) 2008-03-11
JP4868359B2 (ja) 2012-02-01
TW200721192A (en) 2007-06-01
JP2007097134A (ja) 2007-04-12
TWI305650B (en) 2009-01-21
US20070126468A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
KR100625298B1 (ko) 온 다이 터미네이션 제어 장치
US7663946B2 (en) Semiconductor memory device having on-die-termination device and operation method thereof
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
US7323900B2 (en) Semiconductor memory device for adjusting impedance of data output driver
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
KR102472123B1 (ko) 반도체 시스템 및 그의 동작 방법
KR100500921B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7498834B2 (en) Semiconductor memory device
KR100929846B1 (ko) 온 다이 터미네이션 제어 회로
KR101679036B1 (ko) Ｏｄｔ 레이턴시 클럭 제어회로 및 제어방법
EP2573775A2 (en) Semiconductor device and data processing system including the same
US7263013B2 (en) Synchronous memory device capable of controlling write recovery time
KR100780765B1 (ko) 반도체 장치
KR100596441B1 (ko) 반도체 기억 장치
KR101632711B1 (ko) 반도체 메모리 장치
KR20210141120A (ko) 위상조절동작을 수행하기 위한 시스템
KR100599443B1 (ko) 반도체 기억 장치
KR100738579B1 (ko) 반도체 메모리 장치
KR100851990B1 (ko) 반도체 메모리 장치의 커맨드 버퍼
KR20070016466A (ko) 데이터 출력 드라이버의 임피던스를 조정하는 반도체메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 14