JP4868359B2 - オンダイターミネーション制御装置 - Google Patents

オンダイターミネーション制御装置 Download PDF

Info

Publication number
JP4868359B2
JP4868359B2 JP2006180500A JP2006180500A JP4868359B2 JP 4868359 B2 JP4868359 B2 JP 4868359B2 JP 2006180500 A JP2006180500 A JP 2006180500A JP 2006180500 A JP2006180500 A JP 2006180500A JP 4868359 B2 JP4868359 B2 JP 4868359B2
Authority
JP
Japan
Prior art keywords
signal
die termination
latency
control signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006180500A
Other languages
English (en)
Other versions
JP2007097134A (ja
Inventor
敬▲ふん▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007097134A publication Critical patent/JP2007097134A/ja
Application granted granted Critical
Publication of JP4868359B2 publication Critical patent/JP4868359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)

Description

本発明は、オンダイターミネーション制御装置に関し、特に、レイテンシ情報を利用してオンダイターミネーション（On Die Termination；以下、「ＯＤＴ」と記す）回路のイネーブル時間を決定できるようにする技術である。
通常、ＤＤＲ（Double Data Rate）メモリ装置のデータ送信速度をさらに速く制御するために、様々な新しい概念が追加されつつある。この中で、ターミネーション（Termination）の抵抗は、素子間の信号送信をスムーズにするために必要である。
ここで、抵抗が適切にマッチングされない場合、送信される信号が反射されて、信号送信にエラーが発生するおそれが大きい。しかし、外部に固定抵抗を印加する場合には、集積回路の老化や温度変化あるいは製造工程上の差によって、適切にマッチングされることができない。これに伴い、最近では、外部基準抵抗と比較して、抵抗値が同じになるようにするために、並列接続された複数のトランジスタのうち、ターンオンされるトランジスタの個数を調節することによって、ターミネーションの抵抗を調整する技術が提示された。
図１は、このような従来のＯＤＴ制御装置に関する構成図である。従来のＯＤＴ制御装置は、入力バッファ１０と、ドメインクロスブロック（Domain Crossing Block）２０と、ＯＤＴ３０と、ターミネーション抵抗部４０とを備える。
ここで、入力バッファ１０は、オンダイターミネーション制御信号ＯＤＴをバッファリングして、オンダイターミネーション命令信号ＯＤＴ＿ＣＭＤを出力する。ドメインクロスブロック２０は、出力クロックＯＣＬＫに同期して、オンダイターミネーション命令信号ＯＤＴ＿ＣＭＤを制御して、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮをＯＤＴ３０に出力する。
これにより、ＯＤＴ３０は、並列接続された複数個のスイッチＳＷ１、ＳＷ２のスイッチング動作に応じて、ターミネーション抵抗部４０を電源電圧端ＶＤＤＱと接地電圧端ＶＳＳＱとに選択的に接続して、ターミネーションの抵抗を調整する。
ところが、このような従来のＯＤＴ制御装置は、クロック周波数に関係なしで、一定の出力クロックＯＣＬＫに同期して、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮがアクティブになる。これにより、半導体メモリ装置のクロック周期が短くなる場合、短くなったクロックに対応して、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮのアクティブの時間を制御できなくなり、ターミネーションの抵抗値を正確に調整できなくなるという問題点がある。
特開２００３−１１５２００号公報
本発明は、上記問題点を解決するためになされたものであって、その目的は、レイテンシ情報を利用して、オンダイターミネーション回路のイネーブル時間を決定して、ターミネーションの抵抗値を流動的に制御することにある。
上記目的を達成するため、本発明のオンダイターミネーション制御装置は、オンダイターミネーション制御信号をバッファリングして出力された制御信号を順次遅延して、内部クロックに同期された互いに異なる遅延時間を有する複数個の制御信号を出力し、第１レイテンシ情報に応じて、複数個の制御信号のうち、いずれかを選択して、レイテンシ制御信号を出力するレイテンシブロックと、レイテンシ制御信号のアクティブの時、第２レイテンシ情報を初期値として内部クロックをカウントした第１制御信号と、出力クロックをカウントして発生した第２制御信号を比較して、その比較結果に応じて、オンダイターミネーションイネーブル信号のアクティブの時点を制御するイネーブル信号発生部と、オンダイターミネーションイネーブル信号に応じて、ターミネーションの抵抗値を制御するオンダイターミネーション部とを備えることを特徴とする。
前記第１レイテンシ情報は、読み出しまたは書き込み動作時に、命令が何クロックぶりに認識されるかを定義するアディティブレイテンシ信号であってもよい。また、前記第１レイテンシ情報は、書き込み命令信号であってもよい。また、前記第１レイテンシ情報は、モードレジスタセット系を介して予め設定された信号であってもよい。
前記第２レイテンシ情報は、カラムアクセスストローブ信号の待ち時間を示すＣＡＳレイテンシ信号であってもよい。前記第１制御信号と前記第２制御信号とは、バイナリコードであってもよい。
前記レイテンシブロックは、基準電圧に応じて、前記オンダイターミネーション制御信号をバッファリングして、第３制御信号を出力する入力バッファと、前記第３制御信号を内部クロックに同期されるように順次遅延させて、前記複数個の制御信号を出力するレイテンシ制御部と、前記第１レイテンシ情報に応じて、前記複数個の制御信号のうち、いずれかを選択して、前記レイテンシ制御信号を出力するレイテンシ選択部とを備えていてもよい。前記レイテンシ制御部は、Ｄフリップフロップを備えていてもよい。また、前記レイテンシ制御部は、シフトレジスタを備えていてもよい。また、前記レイテンシ制御部は、カウンタを備えていてもよい。また、前記レイテンシ選択部は、マルチプレクサを備えていてもよい。
前記イネーブル信号発生部は、前記第２レイテンシ情報を初期値として、前記内部クロックをカウントして、前記第１制御信号を出力する内部カウンタと、前記出力クロックをカウントして、前記第２制御信号を出力するＤＬＬカウンタと、前記レイテンシ制御信号をデコードして、第４制御信号を出力する命令デコーダと、前記第４制御信号のアクティブの時、前記第１制御信号と前記第２制御信号とのバイナリコードを比較して、コード信号を出力するコード比較器と、前記コード信号に応じて、前記オンダイターミネーションイネーブル信号をアクティブにするオンダイターミネーションイネーブル信号発生部とを備えていてもよい。
前記イネーブル信号発生部は、リセット信号に応じて、第１リセット制御信号を前記ＤＬＬカウンタに出力し、前記第１リセット制御信号を一定時間遅延した第２リセット制御信号を前記内部カウンタに出力するリセット発生部をさらに備えていてもよい。
前記コード比較器は、前記第４制御信号のアクティブの時、前記内部クロックのドメインを前記出力クロックのドメインに変更してもよい。
前記オンダイターミネーション部は、複数のターミネーション抵抗と複数のスイッチとを備えて、並列接続した複数のスイッチのスイッチング動作に応じて、複数のターミネーション抵抗を電源電圧端と接地電圧端に選択的に接続して、ターミネーションの抵抗を調整する複数の単位ターミネーション抵抗部と、前記オンダイターミネーションイネーブル信号を遅延させて、前記複数のスイッチを調節する複数の単位遅延部とを備えていてもよい。前記複数のスイッチは、複数のｐＭＯＳトランジスタ及び複数のｎＭＯＳトランジスタを備えていてもよい。
前記単位遅延部は、前記オンダイターミネーションイネーブル信号を反転遅延させて、前記複数のｐＭＯＳトランジスタを調節するための第１単位遅延部と、前記オンダイターミネーションイネーブル信号を非反転遅延させて、前記複数のｎＭＯＳトランジスタを調節するための第２単位遅延部とを備えていてもよい。前記第１単位遅延部及び第２単位遅延部は、複数のインバータからなっていてもよい。
本発明は、レイテンシ情報を利用して、オンダイターミネーションＯＤＴ回路のイネーブル時間を決定して、ターミネーションの抵抗値を流動的に制御できるようにするという効果がある。
以下、添付した図面を参照して、本発明の実施形態に対して詳細に説明する。
図２は、本発明に係るオンダイターミネーション制御装置に関する構成図である。
本発明は、ＡＬレイテンシブロック１００と、イネーブル信号発生部２００と、ＯＤＴブロック３００と、ターミネーション抵抗部４００とを備える。
まず、ＡＬレイテンシブロック１００は、オンダイターミネーション制御信号ＯＤＴと基準電圧ＶＲＥＦとをバッファリングし、アディティブ（Additive）レイテンシ信号ＡＬと内部クロックＩＣＬＫ及びリセット信号ＲＥを受け取って、レイテンシ制御信号ＯＤＴ＿ＡＬを出力する。ここで、アディティブレイテンシ信号ＡＬは、読み出しまたは書き込み時に命令が何クロックぶりに認識されるかを定義するインデックスである。
そして、イネーブル信号発生部２００は、レイテンシ制御信号ＯＤＴ＿ＡＬ、レイテンシ情報ＣＷＬ、内部クロックＩＣＬＫ、出力クロックＯＣＬＫ及びリセット信号ＲＥを受け取って、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮをＯＤＴブロック３００に出力する。ここで、ＣＡＳレイテンシ信号ＣＷＬは、カラムアドレスストローブ信号ＣＡＳの待ち時間を表すインデックスである。
ＯＤＴブロック３００は、複数の単位ＯＤＴブロック３００ａ，３００ｂから構成され、ターミネーション抵抗部４００は、前記単位ＯＤＴブロック３００ａ，３００ｂに対応される複数の単位ターミネーション抵抗部４００ａ，４００ｂを備える。これにより、単位ＯＤＴブロック３００ａは、単位ターミネーション抵抗部に備えられた並列接続された複数個のスイッチＳＷ１，ＳＷ２のスイッチング動作に応じて、複数のターミネーション抵抗ＲＴＴを電源電圧端ＶＤＤＱと接地電圧端ＶＳＳＱに選択的に接続して、ターミネーションの抵抗を調整する。
図３は、図２のＡＬレイテンシブロック１００に関する詳細構成図である。
ＡＬレイテンシブロック１００は、入力バッファ１１０、レイテンシ制御部１２０及びレイテンシ選択部１３０を備える。
入力バッファ１１０は、オンダイターミネーション制御信号ＯＤＴと基準電圧ＶＲＥＦとをバッファリングして、制御信号ＯＤＴ＿Ｌ０をレイテンシ制御部１２０に出力する。そして、レイテンシ制御部１２０は、複数個のＤフリップフロップ１２１〜１２３を備える。ここで、最初Ｄフリップフロップ１２１は、内部クロックＩＣＬＫに同期して、制御信号ＯＤＴ＿Ｌ０をフリップフロップして、制御信号ＯＤＴ＿Ｌ１をレイテンシ選択部１３０に出力する。そして、複数個のＤフリップフロップ１２２，１２３は、それぞれ内部クロックＩＣＬＫに同期して、前端のフリップフロップから印加される制御信号ＯＤＴ＿Ｌをフリップフロップさせて、制御信号ＯＤＴ＿Ｌ８，ＯＤＴ＿Ｌ９をレイテンシ選択部１３０に出力する。
また、レイテンシ選択部１３０は、マルチプレクサ（multiplexer）からなることが好ましく、アディティブレイテンシ信号ＡＬに応じて、レイテンシ制御部１２０から印加される複数個の制御信号ＯＤＴ＿Ｌ０〜ＯＤＴ＿Ｌ９のうち、いずれかを選択して、レイテンシ制御信号ＯＤＴ＿ＡＬとして出力する。
図４は、図２のイネーブル信号発生部２００に関する詳細構成図である。
イネーブル信号発生部２００は、リセット発生部２１０と、初期値選択部２２０と、内部カウンタ２３０と、ＤＬＬ（Delay Locked Loop）カウンタ２４０と、コード比較器２５０と、命令デコーダ２６０と、ＯＤＴイネーブル信号発生部２７０とを備える。
ここで、リセット発生部２１０は、リセット信号ＲＥを制御して、リセット制御信号Ａ１をＤＬＬカウンタ２４０に出力し、リセット制御信号Ａ１を一定時間遅延させたリセット制御信号Ａ０を内部カウンタ２３０に出力する。初期値選択部２２０は、ＣＡＳレイテンシ信号ＣＷＬを受け取って、内部カウンタ２３０の初期値として選択する。
そして、内部カウンタ２３０は、リセット制御信号Ａ０に応じて、サンプリングマスタークロックである内部クロックＩＣＬＫをカウントして、バイナリコードである制御信号Ａ３をコード比較器２５０に出力する。ＤＬＬカウンタ２４０は、リセット制御信号Ａ１に応じて出力クロックＯＣＬＫをカウントして、バイナリコードである制御信号Ａ４をコード比較器２５０に出力する。命令デコーダ２６０は、レイテンシ制御信号ＯＤＴ＿ＡＬをデコードして、制御信号Ａ５＿１／２をコード比較器２５０に出力する。
また、コード比較器２５０は、制御信号Ａ５＿１／２に応じて制御信号Ａ３，Ａ４のコードを比較して、コード信号Ａ６＿１／２をＯＤＴイネーブル信号発生部２７０に出力する。すなわち、コード比較器２５０は、データ出力命令が印加されると、サンプリングマスタークロックに該当するバイナリコードを格納し、出力クロックＯＣＬＫに該当するバイナリコードと比較して、コード信号Ａ６＿１／２をＯＤＴイネーブル信号発生部２７０に出力する。ＯＤＴイネーブル信号発生部２７０は、コード信号Ａ６＿１／２に応じて、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮのアクティブの時点を制御する。
図５は、図２の単位ＯＤＴブロック３００ａ及び単位ターミネーション抵抗部４００ａに関する詳細回路図である。
単位ＯＤＴブロック３００ａは、複数個のインバータＩＶ１〜ＩＶ７を備え、単位ターミネーション抵抗部４００ａは、ｐＭＯＳトランジスタＰ１，Ｐ２と、ｎＭＯＳトランジスタＮ１，Ｎ２と、抵抗Ｒ１〜Ｒ４とを備える。インバータＩＶ１〜ＩＶ３は、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮを反転遅延して、ｐＭＯＳトランジスタＰ１，Ｐ２のゲートに出力する。そして、インバータＩＶ４〜ＩＶ７は、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮを非反転遅延して、ｎＭＯＳトランジスタＮ１，Ｎ２のゲートに出力する。
ここで、ｐＭＯＳトランジスタＰ１と、ｎＭＯＳトランジスタＮ１とは、図２のスイッチング素子ＳＷ２に該当し、ｐＭＯＳトランジスタＰ２、ｎＭＯＳトランジスタＮ２とは、図２のスイッチング素子ＳＷ１に該当する。そして、抵抗Ｒ１〜Ｒ４は、図２のターミネーション抵抗ＲＴＴに該当する。
したがって、単位ＯＤＴブロック３００ａは、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮが一定時間遅延された後に、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮがハイにアクティブになれば、並列接続された複数個のスイッチＳＷ１，ＳＷ２のスイッチング動作に応じて、複数のターミネーション抵抗ＲＴＴを電源電圧端ＶＤＤＱと接地電圧端ＶＳＳＱに選択的に接続して、ターミネーションの抵抗を調整する。
このような構成を有する本発明の動作過程を図６の動作タイミング図を参照して説明すれば、次の通りである。
ＯＤＴのレイテンシを決定するデータは、書き込みレイテンシと連動する。その一例として、ＤＤＲ３では、アディティブレイテンシ信号ＡＬ＋ＣＡＳレイテンシ信号ＣＷＬがレイテンシを定義する係数として設定される。このような場合、ＯＤＴイネーブルレイテンシは、アディティブレイテンシ信号ＡＬ＋ＣＡＳレイテンシ信号ＣＷＬ−１．５ｔｃｋ（クロック周期）で決定される。このように、本発明は、一定のレイテンシ情報（ＡＬ，ＣＷＬ）を基に、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮを制御して、ＯＤＴのアクティブ状態を制御する。
まず、ＯＤＴピンを介してオンダイターミネーション制御信号ＯＤＴが入力バッファ１１０に入力されれば、入力バッファ１１０がこれをバッファリングして、制御信号ＯＤＴ＿Ｌ０を出力する。この時、入力バッファ１１０から出力された制御信号ＯＤＴ＿Ｌ０をチップ選択信号ＣＳに同期させて出力することもできる。
以後、レイテンシ制御部１２０は、Ｄフリップフロップから構成され、内部クロックＩＣＬＫに同期して制御信号ＯＤＴ＿Ｌ０を順次にフリップフロップさせて、レイテンシ選択部１３０に出力する。この時、レイテンシを印加する方式は、内部クロックＩＣＬＫに応じて制御信号ＯＤＴ＿Ｌ０を遅延させるか、シフトレジスタまたはカウンタを使用することもできる。
次に、レイテンシ選択部１３０は、ＭＲＳ（Mode Register Set）系を介して予め入力されたアディティブレイテンシ信号ＡＬに応じて、レイテンシ制御部１２０の出力のうち、いずれかを選択して、レイテンシ制御信号ＯＤＴ＿ＡＬをアクティブにする。レイテンシが加えられたＯＤＴ命令が入力されれば、レイテンシ制御信号ＯＤＴ＿ＡＬは、内部クロックＩＣＬＫに同期されて動作する。
以後、コード比較器２５０は、命令デコーダ２６０から制御信号Ａ５＿１／２がアクティブになれば、内部命令を処理する内部クロックＩＣＬＫに同期された制御信号Ａ３を、出力動作を制御するための出力クロックＯＣＬＫに同期された制御信号Ａ４に変更する。この時、サンプリングマスタークロックとして動作する内部クロックＩＣＬＫドメイン（Domain）から出力クロックＯＣＬＫとして動作するＤＬＬクロックドメインに変更する時、初期値選択部２２０に入力されるＣＡＳレイテンシ信号ＣＷＬに応じて、内部カウンタ２３０の値を調整してレイテンシ情報を追加に印加する。
図６の動作タイミング図では、ＣＡＳレイテンシ信号ＣＷＬのケース数に応じて、内部カウンタ２３０の初期値を調整する場合を示した。さらに詳細には、図６の動作タイミング図では、内部クロックＩＣＬＫのカウンタ値を「５」にセットした場合と、「８」にセットした場合とを、その実施形態で示した。
まず、内部カウンタ２３０の初期値が「５」にセットされている場合には、リセット信号ＲＥが発生した後、一定時間後にリセット制御信号Ａ１がアクティブになれば、ＤＬＬカウンタ２４０は、出力クロックＯＣＬＫをカウントして、制御信号Ａ４をアクティブにして、コード比較器２５０に出力する。また、リセット制御信号Ａ１がアクティブになった後、一定時間後にリセット制御信号Ａ０がアクティブになれば、内部カウンタ２３０は、内部クロックＩＣＬＫをカウントして、制御信号Ａ３のコード値を「５」からアクティブにして、コード比較器２５０に出力する。一方、ＯＤＴ命令ＯＤＴＣＭＤがアクティブになれば、命令デコーダ２６０は、制御信号Ａ５＿１／２をアクティブにして、コード比較器２５０に出力する。これにより、制御信号Ａ５＿１／２がアクティブになった時の制御信号Ａ３のコードと同じ値（「８」）を制御信号Ａ４が有する時、コード信号Ａ６＿１／２がアクティブになり、ＯＤＴイネーブル信号発生部２７０は、前記アクティブになったコード信号Ａ６＿１／２に応じて、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮのアクティブ時点を制御することができる。
同様に、内部カウンタ２３０の初期値が「８」にセットされている場合には、リセット信号ＲＥが発生した後、一定時間後にリセット制御信号Ａ１がアクティブになれば、ＤＬＬカウンタ２４０は、出力クロックＯＣＬＫをカウントして、制御信号Ａ４をアクティブにして、コード比較器２５０に出力する。また、リセット制御信号Ａ１がアクティブになった後、一定時間後にリセット制御信号Ａ０がアクティブになれば、内部カウンタ２３０は、内部クロックＩＣＬＫをカウントして、制御信号Ａ３のコード値を「８」からアクティブにして、コード比較器２５０に出力する。一方、ＯＤＴ命令ＯＤＴＣＭＤがアクティブになれば、命令デコーダ２６０は、制御信号Ａ５＿１／２をアクティブにして、コード比較器２５０に出力する。これにより、制御信号Ａ５＿１／２がアクティブになった時の制御信号Ａ３のコードと同じ値（「１１」）を制御信号Ａ４が有する時、コード信号Ａ６＿１／２がアクティブになり、ＯＤＴイネーブル信号発生部２７０は、前記アクティブになったコード信号Ａ６＿１／２に応じて、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮのアクティブ時点を制御することができる。
上記のように、本発明では、これにより、オンダイターミネーションイネーブル信号ＯＤＴ＿ＥＮのアクティブの時点を制御して、ＯＤＴブロック３００の動作を制御する。
一方、本発明では、ＯＤＴ回路を動作させるための信号として、オンダイターミネーション制御信号ＯＤＴを使用することをその実施形態で説明したが、本発明は、これに限定されるものではなく、ＯＤＴ回路を動作させる信号として、書き込み命令信号を利用するか、ＯＤＴ回路の動作を中止させるための信号として、読み出し命令信号を利用することもできる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来のオンダイターミネーション制御装置に関する構成図である。 本発明に係るオンダイターミネーション制御装置に関する構成図である。 図２のＡＬレイテンシブロックに関する詳細構成図である。 図２のイネーブル信号発生部に関する構成図である。 図２のオンダイターミネーション及びターミネーション抵抗部に関する詳細回路図である。 本発明に係るオンダイターミネーション制御装置に関する動作タイミング図である。

Claims (18)

  1. オンダイターミネーション制御信号をバッファリングして出力された制御信号を順次遅延して、内部クロックに同期された互いに異なる遅延時間を有する複数個の制御信号を出力し、第１レイテンシ情報に応じて、前記複数個の制御信号のうち、いずれかを選択して、レイテンシ制御信号を出力するレイテンシブロックと、
    前記レイテンシ制御信号のアクティブの時、第２レイテンシ情報を初期値として前記内部クロックをカウントした第１制御信号と、出力クロックをカウントして発生した第２制御信号を比較して、その比較結果に応じて、オンダイターミネーションイネーブル信号のアクティブの時点を制御するイネーブル信号発生部と、
    前記オンダイターミネーションイネーブル信号に応じて、ターミネーションの抵抗値を制御するオンダイターミネーション部と
    を備えることを特徴とするオンダイターミネーション制御装置。
  2. 前記第１レイテンシ情報は、読み出しまたは書き込み動作時に、命令が何クロックぶりに認識されるかを定義するアディティブレイテンシ信号であることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  3. 前記第１レイテンシ情報は、書き込み命令信号であることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  4. 前記第１レイテンシ情報は、モードレジスタセット系を介して予め設定された信号であることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  5. 前記第２レイテンシ情報は、カラムアクセスストローブ信号の待ち時間を示すＣＡＳレイテンシ信号であることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  6. 前記第１制御信号と前記第２制御信号とは、バイナリコードであることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  7. 前記レイテンシブロックは、
    基準電圧に応じて、前記オンダイターミネーション制御信号をバッファリングして、第３制御信号を出力する入力バッファと、
    前記第３制御信号を内部クロックに同期されるように順次遅延させて、前記複数個の制御信号を出力するレイテンシ制御部と、
    前記第１レイテンシ情報に応じて、前記複数個の制御信号のうち、いずれかを選択して、前記レイテンシ制御信号を出力するレイテンシ選択部と
    を備えることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  8. 前記レイテンシ制御部は、Ｄフリップフロップを備えることを特徴とする請求項７に記載のオンダイターミネーション制御装置。
  9. 前記レイテンシ制御部は、シフトレジスタを備えることを特徴とする請求項７に記載のオンダイターミネーション制御装置。
  10. 前記レイテンシ制御部は、カウンタを備えることを特徴とする請求項７に記載のオンダイターミネーション制御装置。
  11. 前記レイテンシ選択部は、マルチプレクサを備えることを特徴とする請求項７に記載のオンダイターミネーション制御装置。
  12. 前記イネーブル信号発生部は、
    前記第２レイテンシ情報を初期値として、前記内部クロックをカウントして、前記第１制御信号を出力する内部カウンタと、
    前記出力クロックをカウントして、前記第２制御信号を出力するＤＬＬカウンタと、
    前記レイテンシ制御信号をデコードして、第４制御信号を出力する命令デコーダと、
    前記第４制御信号のアクティブの時、前記第１制御信号と前記第２制御信号とのバイナリコードを比較して、コード信号を出力するコード比較器と、
    前記コード信号に応じて、前記オンダイターミネーションイネーブル信号をアクティブにするオンダイターミネーションイネーブル信号発生部と
    を備えることを特徴とする請求項６に記載のオンダイターミネーション制御装置。
  13. 前記イネーブル信号発生部は、
    リセット信号に応じて、第１リセット制御信号を前記ＤＬＬカウンタに出力し、前記第１リセット制御信号を一定時間遅延した第２リセット制御信号を前記内部カウンタに出力するリセット発生部をさらに備えることを特徴とする請求項１２に記載のオンダイターミネーション制御装置。
  14. 前記コード比較器は、前記第４制御信号のアクティブの時、前記内部クロックのドメインを前記出力クロックのドメインに変更することを特徴とする請求項１２に記載のオンダイターミネーション制御装置。
  15. 前記オンダイターミネーション部は、
    複数のターミネーション抵抗と複数のスイッチとを備えて、並列接続した複数のスイッチのスイッチング動作に応じて、複数のターミネーション抵抗を電源電圧端と接地電圧端に選択的に接続して、ターミネーションの抵抗を調整する複数の単位ターミネーション抵抗部と、
    前記オンダイターミネーションイネーブル信号を遅延させて、前記複数のスイッチを調節する複数の単位遅延部と
    を備えることを特徴とする請求項１に記載のオンダイターミネーション制御装置。
  16. 前記複数のスイッチは、複数のｐＭＯＳトランジスタ及び複数のｎＭＯＳトランジスタを備えることを特徴とする請求項１５に記載のオンダイターミネーション制御装置。
  17. 前記単位遅延部は、
    前記オンダイターミネーションイネーブル信号を反転遅延させて、前記複数のｐＭＯＳトランジスタを調節するための第１単位遅延部と、
    前記オンダイターミネーションイネーブル信号を非反転遅延させて、前記複数のｎＭＯＳトランジスタを調節するための第２単位遅延部と
    を備えることを特徴とする請求項１５に記載のオンダイターミネーション制御装置。
  18. 前記第１単位遅延部及び第２単位遅延部は、複数のインバータからなることを特徴とする請求項１７に記載のオンダイターミネーション制御装置。
JP2006180500A 2005-09-29 2006-06-29 オンダイターミネーション制御装置 Expired - Fee Related JP4868359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0091520 2005-09-29
KR1020050091520A KR100625298B1 (ko) 2005-09-29 2005-09-29 온 다이 터미네이션 제어 장치

Publications (2)

Publication Number Publication Date
JP2007097134A JP2007097134A (ja) 2007-04-12
JP4868359B2 true JP4868359B2 (ja) 2012-02-01

Family

ID=37631721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180500A Expired - Fee Related JP4868359B2 (ja) 2005-09-29 2006-06-29 オンダイターミネーション制御装置

Country Status (5)

Country Link
US (1) US7342412B2 (ja)
JP (1) JP4868359B2 (ja)
KR (1) KR100625298B1 (ja)
CN (1) CN1941197B (ja)
TW (1) TWI305650B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100575006B1 (ko) * 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
KR100599215B1 (ko) * 2005-07-19 2006-07-12 삼성전자주식회사 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR100780962B1 (ko) 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100871704B1 (ko) 2007-02-27 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 온다이 터미네이션 회로, 그의 제어방법 및 ｏｄｔ 동기 버퍼
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100929846B1 (ko) * 2007-10-23 2009-12-04 주식회사 하이닉스반도체 온 다이 터미네이션 제어 회로
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
US7813217B2 (en) * 2007-11-05 2010-10-12 Hynix Semiconductor Inc. Semiconductor memory device and method for operating the same
KR100921832B1 (ko) * 2008-03-03 2009-10-16 주식회사 하이닉스반도체 반도체 메모리장치의 온 다이 터미네이션 제어회로
KR100929833B1 (ko) * 2008-04-02 2009-12-07 주식회사 하이닉스반도체 출력 인에이블 신호 생성 회로와 생성 방법
KR100936806B1 (ko) * 2008-07-03 2010-01-14 주식회사 하이닉스반도체 도메인 크로싱 회로 및 방법
JP2010056888A (ja) 2008-08-28 2010-03-11 Elpida Memory Inc 同期化制御回路、半導体装置及び制御方法
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
KR101003153B1 (ko) * 2009-05-15 2010-12-21 주식회사 하이닉스반도체 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
KR101110819B1 (ko) * 2009-11-30 2012-03-13 주식회사 하이닉스반도체 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
CN102215037B (zh) * 2010-04-06 2013-10-02 安凯(广州)微电子技术有限公司 一种延迟信号产生电路
KR101075496B1 (ko) 2010-07-06 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 장치
KR101095007B1 (ko) * 2010-09-30 2011-12-20 주식회사 하이닉스반도체 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
US8497706B2 (en) * 2011-08-15 2013-07-30 Micron Technology, Inc. Adjustable data drivers and methods for driving data signals
KR101853874B1 (ko) * 2011-09-21 2018-05-03 삼성전자주식회사 메모리 장치의 동작 방법 및 상기 방법을 수행하기 위한 장치들
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR102079630B1 (ko) 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
KR20160018229A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 반도체 장치
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
KR20170005328A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR102656206B1 (ko) * 2016-12-08 2024-04-11 에스케이하이닉스 주식회사 반도체 장치
US10566038B2 (en) 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
US10148269B1 (en) * 2017-07-24 2018-12-04 Micron Technology, Inc. Dynamic termination edge control
US10153014B1 (en) 2017-08-17 2018-12-11 Micron Technology, Inc. DQS-offset and read-RTT-disable edge control
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
KR102471523B1 (ko) * 2018-04-26 2022-11-28 에스케이하이닉스 주식회사 반도체 집적 회로 장치 및 이를 포함하는 반도체 메모리 시스템
US10897239B1 (en) 2019-09-06 2021-01-19 International Business Machines Corporation Granular variable impedance tuning
KR20210070140A (ko) * 2019-12-04 2021-06-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
JP3821678B2 (ja) * 2001-09-06 2006-09-13 エルピーダメモリ株式会社 メモリ装置
JP4317353B2 (ja) * 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
KR100446292B1 (ko) * 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
JP3810361B2 (ja) * 2002-11-01 2006-08-16 松下電器産業株式会社 半導体集積回路および半導体集積回路の割込み要求出力方法
KR100464437B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100729916B1 (ko) * 2004-04-08 2007-06-18 주식회사 하이닉스반도체 온 다이 터미네이션 회로
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination

Also Published As

Publication number Publication date
TW200721192A (en) 2007-06-01
CN1941197B (zh) 2010-07-07
US7342412B2 (en) 2008-03-11
TWI305650B (en) 2009-01-21
JP2007097134A (ja) 2007-04-12
US20070126468A1 (en) 2007-06-07
CN1941197A (zh) 2007-04-04
KR100625298B1 (ko) 2006-09-15

Similar Documents

Publication Publication Date Title
JP4868359B2 (ja) オンダイターミネーション制御装置
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
JP4007776B2 (ja) ポステッドｃａｓ機能を有する同期式半導体メモリ装置
US8503256B2 (en) Column command buffer and latency circuit including the same
US7498834B2 (en) Semiconductor memory device
US7460417B2 (en) Semiconductor device, semiconductor memory device and data strobe method
JP2011182378A (ja) 半導体装置及びこれを搭載する回路基板
JP2009064537A (ja) 半導体メモリ装置及びその動作方法
US8737145B2 (en) Semiconductor memory device for transferring data at high speed
US7230864B2 (en) Circuit for generating data strobe signal of semiconductor memory device
KR100638748B1 (ko) 반도체메모리소자
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
CN113223569B (zh) 抗亚稳锁存器
US7263013B2 (en) Synchronous memory device capable of controlling write recovery time
JP4121690B2 (ja) 半導体記憶装置
US10256795B1 (en) Pipelined latches to prevent metastability
KR100743634B1 (ko) 반도체 메모리 장치의 명령어 디코딩 회로
JP4751441B2 (ja) 半導体装置
KR20070016466A (ko) 데이터 출력 드라이버의 임피던스를 조정하는 반도체메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

R150 Certificate of patent or registration of utility model

Ref document number: 4868359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees