KR100596441B1 - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR100596441B1 KR100596441B1 KR1020030093702A KR20030093702A KR100596441B1 KR 100596441 B1 KR100596441 B1 KR 100596441B1 KR 1020030093702 A KR1020030093702 A KR 1020030093702A KR 20030093702 A KR20030093702 A KR 20030093702A KR 100596441 B1 KR100596441 B1 KR 100596441B1
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- signal
- slew rate
- driver
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Abstract
Description
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
Claims (10)
- 삭제
- 데이터 신호에 응답하여 풀업 구동신호 및 풀다운 구동신호를 발생시키기 위한 제1 및 제2 프리 드라이버;상기 풀업 구동신호 및 상기 풀다운 구동신호에 응답하여 데이터 출력단을 풀업/풀다운 구동하기 위한 최종 드라이버; 및외부로부터 인가되는 명령신호와 제어 코드에 응답하여 슬루율 변조신호를 생성하기 위한 슬루율 변조신호 발생부를 구비하며,상기 제1 프리 드라이버는,자신의 풀다운 경로에 제공되며, 상기 슬루율 변조신호에 응답하여 상기 풀업 구동신호의 기울기를 조절하기 위한 제1 슬루율 조절부를 구비하고,상기 제2 프리 드라이버는,자신의 풀업 경로에 제공되며, 상기 슬루율 변조신호에 응답하여 상기 풀다운 구동신호의 기울기를 조절하기 위한 제2 슬루율 조절부를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제2항에 있어서,상기 최종 드라이버는,상기 풀업 구동신호에 응답하여 상기 데이터 출력단을 풀업 구동하기 위한 풀업 PMOS 트랜지스터와,상기 풀다운 구동신호에 응답하여 상기 데이터 출력단을 풀다운 구동하기 위한 풀다운 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제2항 또는 제3항에 있어서,상기 제1 프리 드라이버는,그 소오스가 전원전압단에 접속되고 그 드레인이 제1 프리 드라이버 출력단에 접속되며 상기 데이터 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;그 드레인이 상기 제1 프리 드라이버 출력단에 접속되고 상기 데이터 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터;상기 제1 NMOS 트랜지스터의 소오스와 접지전압단 사이에 직렬 접속된 다수의 제1 로드 소자; 및각각의 제1 로드 소자와 상기 접지전압단 사이에 병렬 접속되며, 상기 슬루율 변조신호의 각 비트값에 제어받는 다수의 제1 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제4항에 있어서,상기 제2 프리 드라이버는,그 소오스가 상기 접지전압단에 접속되고 그 드레인이 제1 프리 드라이버 출력단에 접속되며 상기 데이터 신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터;그 드레인이 상기 제1 프리 드라이버 출력단에 접속되고 상기 데이터 신호를 게이트 입력으로 하는 제2 PMOS 트랜지스터;상기 제2 PMOS 트랜지스터의 소오스와 상기 전원전압단 사이에 직렬 접속된 다수의 제2 로드 소자; 및각각의 제2 로드 소자와 상기 전원전압단 사이에 병렬 접속되며, 상기 슬루율 변조신호의 각 비트값에 제어받는 다수의 제2 스위칭 소자를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제5항에 있어서,상기 다수의 제1 및 제2 로드 소자는 각각 저항인 것을 특징으로 하는 반도체 기억 장치.
- 제5항에 있어서,상기 다수의 제1 및 제2 스위칭 소자는 각각 NMOS 트랜지스터인 것을 특징으로 하는 반도체 기억 장치.
- 삭제
- 삭제
- 삭제
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
TW093138859A TWI267857B (en) | 2003-12-19 | 2004-12-15 | Apparatus for adjusting slew rate in semiconductor memory device and method therefor |
DE102004060571A DE102004060571A1 (de) | 2003-12-19 | 2004-12-16 | Vorrichtung zum Anpassen einer Anstiegsgeschwindigkeit in einer Halbleiterspeichervorrichtung und ein zugehöriges Verfahren |
CNB200410101326XA CN100543872C (zh) | 2003-12-19 | 2004-12-17 | 调节半导体存储器装置中转换速率的装置与方法 |
US11/016,528 US7224179B2 (en) | 2003-12-19 | 2004-12-17 | Apparatus for adjusting slew rate in semiconductor memory device and method therefor |
JP2004367807A JP2005182994A (ja) | 2003-12-19 | 2004-12-20 | 半導体記憶装置におけるスルーレート調節装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050062036A KR20050062036A (ko) | 2005-06-23 |
KR100596441B1 true KR100596441B1 (ko) | 2006-07-05 |
Family
ID=37254292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100596441B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640782B1 (ko) | 2004-04-16 | 2006-11-06 | 주식회사 하이닉스반도체 | 반도체 기억 장치 |
KR100688567B1 (ko) | 2005-08-25 | 2007-03-02 | 삼성전자주식회사 | 슬루 레이트 조절이 가능한 버퍼를 구비하는 프리 엠퍼시스회로 |
KR100668498B1 (ko) * | 2005-11-09 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력장치 및 방법 |
KR100951659B1 (ko) | 2007-12-11 | 2010-04-07 | 주식회사 하이닉스반도체 | 데이터 출력 드라이빙 회로 |
KR20090114630A (ko) | 2008-04-30 | 2009-11-04 | 주식회사 하이닉스반도체 | 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법 |
KR20120044668A (ko) | 2010-10-28 | 2012-05-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 |
-
2003
- 2003-12-19 KR KR1020030093702A patent/KR100596441B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050062036A (ko) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7598785B2 (en) | Apparatus and method for adjusting slew rate in semiconductor memory device | |
US6384674B2 (en) | Semiconductor device having hierarchical power supply line structure improved in operating speed | |
US7262637B2 (en) | Output buffer and method having a supply voltage insensitive slew rate | |
US10878854B2 (en) | Voltage generation circuit | |
US7224179B2 (en) | Apparatus for adjusting slew rate in semiconductor memory device and method therefor | |
US6154415A (en) | Internal clock generation circuit of semiconductor device and method for generating internal clock | |
US7280410B2 (en) | System and method for mode register control of data bus operating mode and impedance | |
KR100533384B1 (ko) | 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치 | |
KR100596441B1 (ko) | 반도체 기억 장치 | |
KR20220127907A (ko) | 전력 전압 선택 회로 | |
US9030888B2 (en) | Semiconductor device having output buffer circuit in which impedance thereof can be controlled | |
KR100890042B1 (ko) | 입력 버퍼 회로 | |
KR100206604B1 (ko) | 반도체 메모리 장치 | |
KR100599443B1 (ko) | 반도체 기억 장치 | |
US20050013178A1 (en) | Synchronous semiconductor memory device having stable data output timing | |
KR100323254B1 (ko) | 반도체 집적 회로 | |
US6163177A (en) | Semiconductor integrated circuit device having output buffer | |
KR100766374B1 (ko) | 반도체 메모리의 센스앰프 스트로브 신호 생성장치 및 방법 | |
US11699467B2 (en) | Data output buffer and semiconductor apparatus including the same | |
JP2001067875A (ja) | 出力回路 | |
KR20040095921A (ko) | 반도체장치의 풀-업 전치 드라이버와 풀-다운 전치 드라이버 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130523 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 9 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 14 |