KR20050062036A - 반도체 기억 장치에서의 슬루율 조절 장치 및 그 방법 - Google Patents
반도체 기억 장치에서의 슬루율 조절 장치 및 그 방법 Download PDFInfo
- Publication number
- KR20050062036A KR20050062036A KR1020030093702A KR20030093702A KR20050062036A KR 20050062036 A KR20050062036 A KR 20050062036A KR 1020030093702 A KR1020030093702 A KR 1020030093702A KR 20030093702 A KR20030093702 A KR 20030093702A KR 20050062036 A KR20050062036 A KR 20050062036A
- Authority
- KR
- South Korea
- Prior art keywords
- slew rate
- signal
- modulated signal
- adjusting device
- rate adjusting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Dram (AREA)
Abstract
Description
Claims (10)
- 반도체 기억 장치에 있어서,외부에서 인가되는 명령신호의 제어를 받아 외부에서 인가되는 제어 코드를 조합하여 슬루율 변조신호를 출력하기 위한 슬루율 변조신호 발생부; 및상기 슬루율 변조신호를 이용하여 입력되는 데이터 신호의 슬루율을 조절할 수 있는 데이터 출력 버퍼를 포함하는 것을 특징으로 하는 슬루율 조절 장치.
- 제1항에 있어서, 상기 데이터 출력 버퍼는,상기 입력되는 데이터 신호를 이용하여 구동신호를 발생시키기 위한 프리 드라이버;상기 구동신호를 이용하여 상기 데이터 신호를 최종적으로 출력시키기 위한 최종 드라이버; 및상기 프리 드라이버의 소스측과 전원측 사이에 연결되어 상기 데이터 신호의 기울기를 조절하기 위한 슬루율 조절부를 포함하는 것을 특징으로 하는 슬루율 조절 장치.
- 제2항에 있어서,상기 슬루율 조절부는 복수의 슬루율 조절 소자를 포함하는 것을 특징으로 하는 슬루율 조절 장치.
- 제3항에 있어서,상기 슬루율 조절 소자는 저항인 것을 특징으로 하는 슬루율 조절 장치.
- 제4항에 있어서, 상기 슬루율 조절부는,상기 프리 드라이버의 소스측과 전원측 사이에 직렬연결된 복수의 저항; 및상기 슬루율 변조신호에 제어받아 상기 복수의 저항 중 일부 혹은 전부를 전기적으로 연결하기 위한 병렬연결된 복수의 스위칭소자를 포함하는 것을 특징으로 하는 슬루율 조절 장치.
- 제5항에 있어서, 상기 슬루율 변조신호 발생부는,상기 커맨드신호에 제어받아 상기 어드레스신호를 디코딩할 수 있는 것을 특징으로 하는 슬루율 조절 장치.
- 제3항에 있어서,상기 슬루율 조절 소자는 스위칭 소자인 것을 특징으로 하는 슬루율 조절 장치.
- 제7항에 있어서, 상기 슬루율 조절부는,상기 프리 드라이버의 소스측과 전원측 사이에 병렬연결된 복수의 스위칭 소자를 포함하고,상기 슬루율 변조신호에 제어받아 상기 복수의 스위칭 소자 중 일부 혹은 전부를 전기적으로 연결하는 것을 특징으로 하는 슬루율 조절 장치
- 제8항에 있어서,상기 스위칭 소자는 모스 트랜지스터인 것을 특징으로 하는 슬루율 조절 장치.
- 반도체 기억 장치에 있어서,외부에서 인가되는 명령신호의 제어를 받아 외부에서 인가되는 제어 코드를 조합하여 슬루율 변조신호를 출력하는 단계; 및상기 슬루율 변조신호를 이용하여 입력되는 데이터 신호의 슬루율을 조절하는 단계를 포함하는 것을 특징으로 하는 슬루율 조절 방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
TW093138859A TWI267857B (en) | 2003-12-19 | 2004-12-15 | Apparatus for adjusting slew rate in semiconductor memory device and method therefor |
DE102004060571A DE102004060571A1 (de) | 2003-12-19 | 2004-12-16 | Vorrichtung zum Anpassen einer Anstiegsgeschwindigkeit in einer Halbleiterspeichervorrichtung und ein zugehöriges Verfahren |
CNB200410101326XA CN100543872C (zh) | 2003-12-19 | 2004-12-17 | 调节半导体存储器装置中转换速率的装置与方法 |
US11/016,528 US7224179B2 (en) | 2003-12-19 | 2004-12-17 | Apparatus for adjusting slew rate in semiconductor memory device and method therefor |
JP2004367807A JP2005182994A (ja) | 2003-12-19 | 2004-12-20 | 半導体記憶装置におけるスルーレート調節装置及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050062036A true KR20050062036A (ko) | 2005-06-23 |
KR100596441B1 KR100596441B1 (ko) | 2006-07-05 |
Family
ID=37254292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030093702A KR100596441B1 (ko) | 2003-12-19 | 2003-12-19 | 반도체 기억 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100596441B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100668498B1 (ko) * | 2005-11-09 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력장치 및 방법 |
KR100688567B1 (ko) * | 2005-08-25 | 2007-03-02 | 삼성전자주식회사 | 슬루 레이트 조절이 가능한 버퍼를 구비하는 프리 엠퍼시스회로 |
US7345516B2 (en) | 2004-04-16 | 2008-03-18 | Hynix Semiconductor, Inc. | Apparatus and method for adjusting slew rate in semiconductor memory device |
KR100951659B1 (ko) * | 2007-12-11 | 2010-04-07 | 주식회사 하이닉스반도체 | 데이터 출력 드라이빙 회로 |
US7786753B2 (en) | 2008-04-30 | 2010-08-31 | Hynix Semiconductor Inc. | Output driver circuit, semiconductor memory device including the output driver circuit, and method for operating the semiconductor memory device |
US8432757B2 (en) | 2010-10-28 | 2013-04-30 | Hynix Semiconductor Inc. | Semiconductor system and method for operating the same |
-
2003
- 2003-12-19 KR KR1020030093702A patent/KR100596441B1/ko active IP Right Grant
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7345516B2 (en) | 2004-04-16 | 2008-03-18 | Hynix Semiconductor, Inc. | Apparatus and method for adjusting slew rate in semiconductor memory device |
US7598785B2 (en) | 2004-04-16 | 2009-10-06 | Hynix Semiconductor, Inc. | Apparatus and method for adjusting slew rate in semiconductor memory device |
KR100688567B1 (ko) * | 2005-08-25 | 2007-03-02 | 삼성전자주식회사 | 슬루 레이트 조절이 가능한 버퍼를 구비하는 프리 엠퍼시스회로 |
US7557602B2 (en) | 2005-08-25 | 2009-07-07 | Samsung Electronics Co., Ltd. | Pre-emphasis circuit including slew rate controllable buffer |
KR100668498B1 (ko) * | 2005-11-09 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력장치 및 방법 |
US7728641B2 (en) | 2005-11-09 | 2010-06-01 | Hynix Semiconductor Inc. | Apparatus and method for outputting data of semiconductor memory apparatus |
KR100951659B1 (ko) * | 2007-12-11 | 2010-04-07 | 주식회사 하이닉스반도체 | 데이터 출력 드라이빙 회로 |
US7821289B2 (en) | 2007-12-11 | 2010-10-26 | Hynix Semiconductor Inc. | Data output driving circuit and method for controlling slew rate thereof |
US7786753B2 (en) | 2008-04-30 | 2010-08-31 | Hynix Semiconductor Inc. | Output driver circuit, semiconductor memory device including the output driver circuit, and method for operating the semiconductor memory device |
US8432757B2 (en) | 2010-10-28 | 2013-04-30 | Hynix Semiconductor Inc. | Semiconductor system and method for operating the same |
Also Published As
Publication number | Publication date |
---|---|
KR100596441B1 (ko) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514955B2 (en) | Semiconductor memory device with ability to effectively adjust operation time for on-die termination | |
US7598785B2 (en) | Apparatus and method for adjusting slew rate in semiconductor memory device | |
US7369445B2 (en) | Methods of operating memory systems including memory devices set to different operating modes and related systems | |
US6894547B2 (en) | Output buffer circuit and integrated semiconductor circuit device with such output buffer circuit | |
US7092299B2 (en) | Memory devices, systems and methods using selective on-die termination | |
KR100515068B1 (ko) | 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법 | |
US10878854B2 (en) | Voltage generation circuit | |
US20020000873A1 (en) | Semiconductor device having hierarchical power supply line structure improved in operating speed | |
US7224179B2 (en) | Apparatus for adjusting slew rate in semiconductor memory device and method therefor | |
US7280410B2 (en) | System and method for mode register control of data bus operating mode and impedance | |
US9030888B2 (en) | Semiconductor device having output buffer circuit in which impedance thereof can be controlled | |
KR100596441B1 (ko) | 반도체 기억 장치 | |
KR20220127907A (ko) | 전력 전압 선택 회로 | |
US7230857B2 (en) | Methods of modifying operational characteristic of memory devices using control bits received through data pins and related devices and systems | |
KR20080062714A (ko) | 입력 버퍼 회로 | |
KR100599443B1 (ko) | 반도체 기억 장치 | |
US20020085427A1 (en) | Semiconductor memory device for variably controlling drivability | |
KR100323254B1 (ko) | 반도체 집적 회로 | |
US11699467B2 (en) | Data output buffer and semiconductor apparatus including the same | |
US9130556B2 (en) | Semiconductor device having output buffer circuit in which impedance thereof can be controlled | |
JP2001067875A (ja) | 出力回路 | |
KR20060036512A (ko) | 입력 및 출력이 공유된 스택 메모리 장치 및 그 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130523 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 9 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 14 |