TWI359562B - Circuit and method for controlling termination imp - Google Patents

Circuit and method for controlling termination imp Download PDF

Info

Publication number
TWI359562B
TWI359562B TW097128168A TW97128168A TWI359562B TW I359562 B TWI359562 B TW I359562B TW 097128168 A TW097128168 A TW 097128168A TW 97128168 A TW97128168 A TW 97128168A TW I359562 B TWI359562 B TW I359562B
Authority
TW
Taiwan
Prior art keywords
code
dynamic
value
control circuit
terminal
Prior art date
Application number
TW097128168A
Other languages
English (en)
Other versions
TW200922124A (en
Inventor
Kyung-Whan Kim
Kyung-Hoon Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200922124A publication Critical patent/TW200922124A/zh
Application granted granted Critical
Publication of TWI359562B publication Critical patent/TWI359562B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Description

1359562 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種終端阻抗控制電路及其控制方法，且 更特定言之係關於-種支援用於雙””（ddr)3H 體記憶體設備之動態内嵌式終端（。心仏termina_ ; ODT)操作的ODT控制電路。 本申請案主張扇7年U月2日中請之韓國中請案第
-(m⑽號之優先權，㈣之全文⑼料方式併入 本文中。 【先前技術】 隨著逐漸需要增加半導體記憶體設備之容量/速度，開 發DDR SDRAM(同步動態隨機存取記憶體）且提議各種新 概念以增加半導體記憶體設備之資料傳輸速度。其中終 端電阻（亦即，阻抗匹配）為有助於設備之間的信號傳輸之 一極重要的因素。 若在將信號傳輸至彼此之設備之間未適當地達成阻抗匹 配，則傳輸信號可被反射，藉此在信號傳輸中引起誤差◊ 然而，當將固定電阻施加至設備之終端以使阻抗匹配時， 可能歸因於諸如積體電路老化、溫度變化及製造過程之各 種因素而未適當地達成阻抗匹配。為了解決此問題，最近 已建議採用藉由調整彼此並聯連接之接通電晶體的數目來 控制終知電阻以使得電阻值可與外部參考電阻值匹配的技 術0 為此概念提供之裝置中的一者為〇DT控制電路。習知 J33127.doc 1359562 ODT控制電路在名為”用於控制終端裝置之啟用/停用操作 的電路（Circuit for controlling enable/disable operation of termination apparatus)"之韓國專利登記第 10-0625298號中 予以揭示。 若半導體記憶體設備具有DDR3 SDRAM之級別，則根據 由JEDEC建立之規範必須在半導體記憶體設備中支援動態 ODT操作。術語"動態〇dt操作"指代用於控制提供於晶片 中之終端電阻器以使得該終端電阻器具有適合於在輸入一 寫入命令時之資料輸入之終端電阻值，而無需重新建立模 式暫存器組等的操作。 半導體記憶體設備之介面的終端方案及電阻值可根據資 料輸入及資料輸出而變化。在資料輸出之狀況下，相對於 輸入/輸出墊（DQ墊）而執行上拉或下拉端接以輸出”高位準„ 或”低位準”資料》在資料輸入之狀況下，以預定電阻值（其 不同於在資料輸出後之電阻值）上拉或下拉端接輸入/輸出 塾（DQ墊）以接收資料。在以動態〇DT操作支援之DDR3級 半導體記憶體設備的狀況下’可根據資料輸入（亦即，即 使僅將寫入命令輸入至半導體記憶體設備中）而穩定地執 行ODT操作。 習知ODT控制電路僅控制〇DT電路之啟用或停用操作。 然而，因為動態ODT操作必須針對DDR3級半導體記憶體 設備而被額外地支援’所以ODT控制電路必須根據資料輸 出而控制〇DT電路之動態〇DT操作的開始 式。 ^ 133127.doc 【發明内容】 憶施例針對提供一種能夠在ddr3級半導體記 工制動態0DT操作之ODT控制電路及其控制方 法0 ^據本發明之—態樣，提供—種終端阻抗控制電路，盆 包括一計數器單元，盆 ’、 /、，，，，且L以計數一外部時脈及一内部 時脈以分別輸出—第一代 » # 丨代碼及一第二代碼；及-動態㈣ σ /、、”里組態以藉由回廡於一.入Α人 土 與該第二代碼來啟用二：‘”、命“比較該第-代碼 操作後… 端操作及在啟用該動態終端 ::後已歷時根據一叢發長度所確定之一 該動態終端操作。 佼1 根據本發明之一離禕， ., 〜、樣k供一種内嵌式終端控制電路， :=一計數器單元’其經組態以計數-外部時脈及-内 部時脈以分別輸出-第—代碼及一第二代碼： 元，其經組態以回應於__耷 者存早 動態啟用單元，1經细能丨，,从， 八馬’ 一 元中經儲存之第；碼==於藉由比較該儲存單 作之信號卜加法單元二 啟用一動態終端操 八、.里組態以藉由將根據—叢 度所確定之預定值加至該經 最^長 .a H储存之第一代碼而輸出一所撂 值，及一動態停用單元，其經 侍 該所得值與該第二代碼、用，：用於藉由比較 根據本發明之一離様，捭徂 ^ #ϋ 作之方法，該方法台括M 士八， 、終、操 匕括藉由刀別計數外部時脈 而產生一第一代碼及—第- 久04時脈 第一代碼，It由回應於—寫入命令 133127.doc 1359562 而比較該第一代碼與該第二代碼來啟用一動態終端操作， 及在啟用該動態終端操作後已歷時根據一叢發長度所確定 之一預定時間後停用該動態終端操作。 根據本發明’提供於晶片中之終端電路（終端裝置）在資 料經輸入/輸出時精確地進入/退出動態〇Dt操作模式。另 外，藉由考慮根據叢發長度之預定值而調整動態〇D丁操作 之時間，藉此容易地調整動態0DT操作之邊限。本發明可 應用於執行ODT操作之各種產品。 【實施方式】 下文中，將參看隨附圖式詳細描述根據本發明之半導體 記憶體設備》 圖1為說明根據本發明之實施例之ODT控制電路的方塊 圖。 如圖1中所示，本發明之〇DT控制電路包括計數器單元 110及控制ODT電路之動態操作的動態控制器12〇。計數器 單元110計數外部時脈EXTCLK以輸出第一代碼 EXTCNT<2:0>j_計數内部時脈DLLCLK2以輸出第二代碼 DLLCNT<2:G>。動態控制器12G藉由回應於寫人命令信號 WT—STARTP比較第—代碼EXTCNT<2:〇>與第二代碼 DLLCNT<2:G4啟用動態終端操作且在自該動態終端操作 之啟用時間已歷時根據一BL(叢發長度）所確定之一預定時 脈後停用該動態終端操作。 〇DT控制電路進一步包括用於控制不同於ODT電路之動 匕'操作之正常操作的正常控制器13〇。提供時脈分割器ι〇ι I33127.doc 1359562 及複本延遲線102以為ODT控制電路供應内部時脈 DLLCLK2及外部時脈EXTCLK。 時脈分割器101經由延遲鎖定迴路（DLL)接收延遲鎖定内 部時脈DLLCLK1且輸出在釋放重設信號RST時觸發之内部 時脈DLLCLK2。時脈分割器101防止内部時脈DLLCLK2觸 發直至釋放重設信號RST。亦即，延遲鎖定内部時脈 DLLCLK1與内部時脈DLLCLK2之不同之處在於内部時脈 DLLCLK2在不被觸發之情況下維持一預定位準直至重設 信號被釋放。 複本延遲線102為表示内部時脈DLLCLK2與外部時脈 EXTCLK之間的時間差之區塊。複本延遲線1〇2回應於内 部時脈DLLCLK2基於該時間差來輸出外部時脈EXTCLK。 計數器單元110計數外部時脈EXTCLK以輸出第一代碼 EXTCNT<2:0>且計數内部時脈DLLCLK2以輸出第二代碼 DLLCNT<2:0>。第一代碼 EXTCNT<2:0>具有初始值 ”0”， 而第二代碼〇1_^0>11'<2:0>具有根據CAS(行位址選通）寫入 延時（CWL)所確定之一特定初始值^ CWL具有根據操作頻 率設定之標準值《因此，表述"根據CWL確定初始值"意謂 ”根據操作頻率確定初始值"。 動態控制器1 20回應於寫入命令信號WT_STARTP(其基 於一寫入命令而產生且稍後將描述其細節）而在特定時間 點儲存第一代碼EXTCNT<2:0>。另外，動態控制器120比 較第一代碼EXTCNT<2:0>(因為其儲存於動態控制器12〇 中，所以其值不改變）與第二代碼DLLCNT<2:0>(因為其被 I33l27.doc 1359562 連續地計數，所以其值增加）且在第一代碼EXTCNT<2:0> 之值與第二代碼DLLCNT<2:0>之值相同時啟用動態終端操 作。另外，動態控制器120將根據該BL所確定之一預定值 加至第一代碼EXTCNT<2:0>且在第一代碼之所得值（因為 其係藉由將該預定值加至該經儲存之第一代碼而獲得，所 以其不改變）與第二代碼DLLCNT<2:0>之值相同時停用動 態終端操作。動態控制器120在本發明中為極重要的且稍 後將參看隨附圖式描述其細節。 正常控制器130回應於基於自外部記憶體控制器輸入之 外部命令而產生的命令信號ODT_STARTP及ODT_ENDP來 控制正常終端操作。 圖2為說明圖1中所描述之動態控制器120之操作的信號 時序圖。 因為在釋放重設信號RST之前不觸發内部時脈DLLCLK2 及外部時脈EXTCLK，所以第一代碼EXTCNT<2:0>及第二 代碼DLLCNT<2:0>2值固定在其初始值而不進行計數。參 看圖2，第一代碼EXTCNT<2:0>具有初始值"0"，且第二代 碼DLLCNT<2:0>具有初始值”5"。如上文所描述，根據 CWL確定第二代碼之初始值。若重設信號RST被釋放，則 計數第一代碼EXTCNT<2:0>及第二代碼DLLCNT<2:0>。 此時，因為藉由延遲内部時脈DLLCLK而產生外部時脈 EXTCLK，所以第一代碼EXTCNT<2:0>開始被計數之時間 遲於第二代碼DLLCNT<2:0>。 在此狀態下，若自外部輸入寫入命令，則回應於該寫入 133127.doc 1359562 命令而啟用一寫入命令信號WT_STARTP。此時，第一代 碼EXTCNT<2:0>之值被儲存（在圖2之狀況下儲存1)。另 外，若第二代碼DLLCNT<2:0>之值變得與經儲存之第一代 石I EXTCNT<2:0>：^ 值相同，貝|J 將 WT_DLL_STARTBP信號 啟用為"低位準"。WT_DLL_STARTBP信號啟用可用於控 制動態終端操作之DYNAMIC_ODTEN信號，以使得動態終 端操作開始。 下文中，將相對於動態終端操作之結束進行描述。將根 據BL所確定之一預定值加至回應於該寫入命令而儲存之第 一代碼EXTCNT<2:0>的值"1"。若BL為8，則回應於時脈 之上升/下降邊緣而輸入8個資料，所以四個時脈必需用來 接收資料。根據本說明書，考慮到時序邊限而提供六個時 脈。另外’若BL為4 ’則提供四個時脈，其中兩個時脈用 以接收資料且考慮到時序邊限而提供剩餘兩個時脈。 因此’若BL為8 ’則將值"6”加至經儲存之第一代碼 EXTCNT<2:0>的值"1”（圖2說明BL = 8，所以第一代碼 EXTCNT<2:0>之值變為1+6 = 7)。若BL為4，貝'J將值"4"加至 經儲存之第一代碼EXTCNT<2:0>的值”1”（亦即，所加值為 (BL/2)+2)。另外’比較第一代蝎EXTCNT<2:0>之所得值 "7"與第二代碼DLLCNT<2:0>之值。若第二代碼 DLLCNT<2:0>之值變得與第一代碼EXTCNT<2:0>之值"7" 相同’則將WT_DLL_ENDBP信號啟用為"低位準"，藉此 停用DYNAMIC_ODTEN信號。亦即，動態終端操作結束。 以此方式，根據本發明之動態控制器120在自該寫入命 133127.doc 1359562 令之輸入已歷時一預定時間命令後啟用動態終端操作，且 在確保一預定邊限及一資料輸入時間後停用動態終端操 作0 圖3為產生圖2中所描述之寫入命令信號WT_STARTP的 信號時序圖。
基本上，回應於該寫入命令而啟用寫入命令信號 WT—STARTP。如圖3中所示，輸入對應於該寫入命令之外 部CAS命令且接著考慮到AL(習慣性延時（addictive latency))而在已歷時一預定時間後啟用寫入命令信號 WT_STARTP。
詳細地，若輸入對應於該寫入命令之外部CAS命令，則 一命令輸入缓衝器藉由使外部CAS命令與時脈CLK同步而 接收該外部CAS命令。接著，在經由一内部電路延遲經輸 入之CAS命令後，回應於該經延遲之CAS命令而啟用寫入 命令信號WT_STARTP。亦即，在輸入至命令輸入緩衝器 中之外部CAS命令延遲一預定時間後啟用寫入命令信號 WT—STARTP。僅供參考，可根據邊限等設定寫入命令信 號WT_STARTP之脈衝寬度。 圖4為用於說明圖1中所描述之正常控制器130之操作的 信號時序圖。 因為在釋放重設信號RST之前不觸發内部時脈DLLCLK2 及外部時脈EXTCLK，所以第一代碼EXTCNT<2:0>及第二 代碼DLLCNT<2:0>之值固定至其初始值而不進行計數。參 看圖4，第一代碼EXTCNT<2:0>具有初始值"0" ’且第二代 133127.doc 13 1359562 碼DLLCNT<2:0>具有初始值"5”。如上文所描述，根據 CWL確定第二代碼之初始值。若重設信號RST被釋放，則 計數第一代碼EXTCNT<2:0>及第二代碼DLLCNT<2:0>。 此時，因為藉由延遲内部時脈DLLCLK而產生外部時脈 EXTCLK，所以第一代碼EXTCNT<2:0>開始被計數之時間 遲於第二代碼DLLCNT<2:0>。 在此狀態下，啟用回應於來自外部記憶體控制器之一命令 而產生之ODT_STARTP信號。此時，第一代碼EXTCNT<2:0> 經儲存（在圖4之狀況下儲存1)。另外，若第二代碼 DLLCNT<2:0>：^值變得與經儲存之第一代碼EXTCNT<2:0> 之值相同，則將ODT_DLL_STARTBP信號啟用為''低位準"。 ODT_DLL_STARTBP信號啟用可用於控制正常終端操作 (其意謂不同於動態終端操作之習知終端操作）之ODTEN信 號以使得正常終端操作開始。 用於結束正常終端操作之程序類似於用於開始正常終 端操作之程序。亦即，啟用回應於來自外部記憶體控制 器之一命令而產生之ODT_ENDP信號。此時，第一代碼 EXTCNT<2:0>：^值經儲存（在圖4之狀況下儲存6)。另外， 若第二代碼DLLCNT<2:0>2值變得與經儲存之第一代碼 EXTCNT<2:0>之值相同，則將〇DT_DLL_ENDBP信號啟用 為”低位準”。〇DT_DLL_ENDBP信號停用可用於控制正常 終端操作之ODTEN信號，以使得正常終端操作結束。 亦即，基本上藉由外部記憶體控制器來控制正常終端操 作之開始及結束。 133i27.doc 14 1359562 圖5為產生圖4中所描述之ODT_STARTP信號及 ODT—ENDP信號的信號時序圖。 通常，ODT—STARTP信號及ODT—ENDP信號由自外部記 憶體控制器輸入（稱作晶片組）之與ODT操作相關的外部命 令ODT產生。考慮到設定保持條件及其類似物而自外部記 憶體控制器輸入外部命令ODT。該外部命令ODT經輸入而 與一内部時脈同步且考慮到習慣性延時使其延遲一預定時 間以產生ODT COM信號。另外，當啟用及停用〇DT_COM 信號時，分別啟用ODT_STARTP信號及〇DT_ENDP信號（兩 者為脈衝信號）。 圖6為說明圖1之動態控制器1 20的示意電路圖，動態控 制器1 20如圖2中所示地操作。 參看圖6，動態控制器1 20包括儲存單元61 0、動態啟用 單元620、加法單元630及動態停用單元640。儲存單元610 回應於根據一寫入命令產生之寫入命令信號WT_STARTP 而儲存第一代碼EXTCNT<2:0>。動態啟用單元620輸出信 號WT_DLL_STARTBP以用於藉由比較儲存單元610中經儲 存之第一代碼EXTCNTLATCH<2:0>與第二代碼 DLLCNT<2:0>而啟用動態終端操作。加法單元630藉由將 根據BL所確定之一預定值加至儲存單元610中經儲存之第 一代碼EXTCNTLATCH<2:0>之值而輸出所得值 EXTCHTLATCH_AD<2:0>。動態停用單元640輸出信號 WT_DLL_ENDBP以用於藉由比較自加法單元630輸出之所 得值 EXTCHTLATCH_AD<2:0>與第二代碼 DLLCNT<2:0> 133127.doc 15 1359562 OTF。若將BL設定為OTF，則不將BL預設為4或8，但在輸 入讀取或寫入命令時根據位址數12之值（1或0)而確定為4或 8。亦即，OTF為用於設定BL之方案中的一者。以寫入命 令信號WT_STARTP可用作一觸發信號之方式將寫入命令 信號WT—STARTP輸入至0TF控制電路650中，此係因為在 使用動態終端模式時使用OTF控制電路650。 不管由MRS直接設定或根據OTF模式確定之BL的值， OTF控制電路用以為加法單元提供BL資訊。 SR鎖存器660輸出動態終端位準信號DYNAMIC_ODTEN， 其係根據動態啟用單元620之輸出信號WT_DLL_STARTBP 予以設定且係根據動態停用單元640之輸出信號 WT_DLL_ENDBP予以重設。 動態控制器120具有圖6中所示之結構且其操作詳細展示 於圖2中，所以下文將不進一步描述動態控制器1 20之操 作。 正常控制器130根據由外部控制器產生之信號 ODT_STARTP及ODT_ENDP而啟用/停用正常終端操作。正 常控制器130之啟用/停用方案類似於用於動態終端操作之 動態控制器120的啟用方案。因此，正常控制器130可包括 具有與儲存單元6 1 0及動態啟用單元620之組態類似之組態 的兩對電路。本發明著重於不同於正常控制器130之動態 控制器1 20，且一般熟習此項技術者可容易地認識到正常 控制器1 30，所以將省略其描述。 下文中，將參看圖1至圖6描述控制根據本發明之ODT操 I33127.doc 17 1359562 作的方法。 根據本發明之控制ODT操作的方法包括以下步驟：藉由 計數外部時脈EXTCLK而產生第一代碼EXTCNT<2:0>及藉 由計數内部時脈DLLCLK2而產生第二代碼DLLCNT<2:0>， 藉由回應於一寫入命令（亦即，回應於由該寫入命令產生 之寫入命令信號WT_STARTP)比較第一代碼EXTCNT<2:0> 與第二代碼DLLCNT<2:0>來啟用一動態終端操作，及在啟 用該動態終端操作後已歷時一根據叢發長度所確定之預定 時間後停用該動態終端操作。 詳細地，啟用該動態終端操作之步驟包括以下步驟：回應 於寫入命令信號WT_STARTP而儲存第一代碼EXTCNT<2:0>， 及比較第二代碼DLLCNT<2:0>與經儲存之第一代碼 EXTCNTLATCH<2:0>。 另外，停用動態終端操作之步驟包括以下步驟：將根據 叢發長度所確定之一預定值（（BL/2) + 2)加至經儲存之第一 代碼 EXTCNTLATCH<2:0>，及比較第二代碼 DLLCNT<2:0> 與第一代碼之所得值EXTCNTLATCH—ADD<2:0>。 以此方式，根據本發明之ODT控制電路可精確地控制最 近添加至DDR3級半導體記憶體設備之動態終端操作的開 始及結束。另外，本發明可應用於執行動態終端操作之各 種產品。 儘管為說明之目的已揭示本發明之較佳實施例’但熟習 此項技術者將瞭解，在不脫離隨附申請專利範圍中所界定 之本發明之範疇及精神的情況下，各種修改、添加及替代 I33127.doc •18- 1359562 為可能的。 【圖式簡單說明】 圖1為說明根據本發明之實施例之〇1：)丁控制電路的方塊 fgl · 圚， 圖2為說明圖丨中所描述之動態控制器之操作的信號時序 圖； 圖3為產生圖2中所描述之WT—STARTp的信號時序圖； 圖4為用於說明圖1中所描述之正常控制器之操作的信鱿 時序圖； 圖5為產生圖4中所描述之〇DT—STARTp信號及 odt—endp信號的信號時序圖；及 圖6為說明圖1之動態控制器的示意電路圖。 【主要元件符號說明】 101 102 110 120 130 61〇 620 63〇 640 650 660 時脈分割器 複本延遲線 計數器單元 動態控制器 正常控制器 儲存單元 動態啟用單元 加法單元 動態停用單元 OTF控制電路 SR鎖存器 133127.doc 1359562 EXTCNT LATCH ADD<2:0>
CAS
CLK DLLCLK1 DLLCLK2 DLLCNT<2:0>
DYNAMIC_ODTEN
EXTCLK EXTCNT<2:0> EXTCNT LATCH<2:0>
ODT
ODT_COM
ODT_DLL_ENDBP
ODT_DLL_STARTBP
ODT_ENDP
ODTSTARTP
ODTEN
RST WT_DLL_ENDBP WTDLLSTARTBP WT STARTP 行位址選通 時脈 延遲鎖定内部時脈 内部時脈 第二代碼 動態終端位準信號 外部時脈 第一代碼 經儲存之第一代碼 加法單元630之輸出值 外部命令 信號 信號 信號 命令信號 命令信號 信號 重設信號 輸出信號 輸出信號 寫入命令信號 133127.doc •20-

Claims (1)

1359562 1 1 I抑年(丨月，修正替換頁第097128168號專利申請案 、申請專利-1中文申請專利範圍替換本⑽料月） 種終端阻抗控制電路，其包含： 十數$單几，其經組態以計數—外部時脈及一内部 時脈以分別輸出-第-代碼及-第二代碼；及 一動態控制器’其經組態以藉由回應於一寫入命令而 比較該第—代碼與該第：代碼來啟用-動態終端操作， 及在啟用該_終端㈣後已歷時—預㈣間後停用該 動態終端操作； 其中該内部時脈包括一延遲鎖定迴$之一輸出時 脈；及 其中該外部時脈係藉由透過—複本延遲線來延遲該内 部時脈而產生。 2. 如請求们之終端阻抗控制電路’其中該第一代碼及該 第二代碼係回應於一重設信號之釋放而被計數。 3. 如請求項2之終端阻抗控制電路，其中該第二代碼之一 初始值係根據一行位址選通寫入延時而加以確定。 4. 如請求項丨之終端阻抗控制電路’其中該預定時間係根 據一叢發長度而確定。 5. 如請求項4之終端阻抗控制電路，其中該動態控制器在 回應於該寫入命令而儲存之該第一代碼之一值變得與該 第二代碼之一值相同時啟用該動態終端操作，且在藉由 將根據該叢發長度所確定之一預定值加 至該經儲存之值 而獲得的該第一代碼之一值變得與該第二代碼之—值相 同時停用該動態終端操作。 133127-1001128.doc I3595j52^~ 6. 如請求項4之終端阻抗控制電路，其中該第一代碼經儲 存，同時同步於一在該寫入命令之一輸入後啟用之信 號。 7. 如請求項1之終端阻抗控制電路，其中該預定時間對應 於若干參考時脈且具有（（叢發長度/2) + 2)之一值。 8. —種内嵌式終端控制電路，其包含： 一儲存單元’其經組態以回應於一寫入命令而儲存一 第一代碼； 一動態啟用單元，其經組態以輸出一用於藉由比較該 儲存單元中之該經儲存之第一代碼與一第二代碼而啟用 —動態終端操作之信號； 一加法單元，其經組態以藉由將一預定值加至該經儲 存之第一代瑪而輸出一所得值；及 一動態停用單元，其經組態以輸出一用於藉由比較該 所得值與該第二代碼而停用該動態終端操作之信號； 其中該第二代碼係藉由計數一延遲鎖定迴路之一輸出 時脈而產生，且該第—代碼係藉由計數透過一複本延遲 線延遲之内部時脈而產生。 9·如請求項8之内嵌式終端控制電路，其中該第一代碼及 6亥第二代碼係回應於一重設信號之釋放而被計數。 10. 如請求項8之内嵌式終端控制電路，其中該第二代碼之 —初始值係根據一行位址選通寫入延時而加以確定。 11. 如請求項8之内嵌式終端控制電路，其中該儲存單元包 括正反器，該等正反器儲存該第一代碼，同時使該第一 133127-1001 ]28tdoc •2· 1359562 丨丨喻月对·正替換i 代碼同步於一在該寫入命令之 一〜 卩7之一輪入後啟用之信號。 12_如請求項8之内嵌式終端控制雪 利罨路，其中該動態啟用單 元包括： 互斥反或閘，其用於比較該έ 通^儲存之第一代碼與該第 —代碼；及 一反及閘，其用於對該等互斥反或閘之輸出值 邏輯運算。 13_如請求項8之内喪式終端控制電路，其中該加法單元包 括一全加法器’該全加法器將（(叢發長度/2)+2)之—值加 至該經儲存之第一代碼。 如請求項8之内叙式終端控制電路，其中該動態 元包括： 于 互斥反或閘，其用於比較該所得值與該第二代碼；及 一反及閑，其用於對該等互斥反或開之輸出值執行— 邏輯運算。 τ 15·如請求項8之内嵌式終端控制電路，其進一步包含 鎖存器，該SR鎖存器經組態以根據該動態啟用單元之— 輸出信號而予以設定及根據該動態停用單 號而予以重設。 ]出^ 16·如凊求項8之内嵌式終端控制電路，其進一牛勹人 常控制器，該正常控制器經組態以控制待回：：：：： 部記憶體控制器輸入之-命令而執 作。 止*终端操 17.如請求項8之内嵌式終端控制 八中預疋時間係根 133127-100H28.doc 1359562 ίΰ〇 Κ 2-Ζ .,, • ' . -·! ά 據叢發長度而確定。 -- ----- ·- 18. -種用於控制内嵌式終端操作之方法，該方法包含： 藉由分別計數外部時脈及内部時脈而產生第一代碼及 第二代碼； 藉由回應於一寫入命令而比較該第一代碼與該第二代 碼來啟用一動態終端操作；及 在啟用該動態終端操作後已歷時在一預定時間後停用 該動態終端操作； 其中啟用該動態終端操作包括： 回應於該寫入命令而儲存該第一代碼；及 比較該第二代碼與該經儲存之第一代碼； 其中根據一叢發長度而確定該預定時間；及 其中停用該動態終端操作包括： 將根據該叢發長度所確定之一預定值加至該經儲 存之第一代碼.；及 比較該第二代碼與該被加之第一代项。 133127-1001128.doc 4-
TW097128168A 2007-11-02 2008-07-24 Circuit and method for controlling termination imp TWI359562B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111350A KR100863536B1 (ko) 2007-11-02 2007-11-02 온 다이 터미네이션 제어회로 및 그 제어방법

Publications (2)

Publication Number Publication Date
TW200922124A TW200922124A (en) 2009-05-16
TWI359562B true TWI359562B (en) 2012-03-01

Family

ID=40153366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097128168A TWI359562B (en) 2007-11-02 2008-07-24 Circuit and method for controlling termination imp

Country Status (6)

Country Link
US (1) US7816941B2 (zh)
JP (1) JP2009118479A (zh)
KR (1) KR100863536B1 (zh)
CN (1) CN101425325B (zh)
DE (1) DE102008040538B4 (zh)
TW (1) TWI359562B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100921832B1 (ko) * 2008-03-03 2009-10-16 주식회사 하이닉스반도체 반도체 메모리장치의 온 다이 터미네이션 제어회로
KR100922882B1 (ko) 2008-09-08 2009-10-20 주식회사 하이닉스반도체 터미네이션 제어회로
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
JP2010192031A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
KR101606187B1 (ko) * 2009-02-20 2016-03-25 삼성전자주식회사 지연 동기 루프 회로 및 지연 동기 루프 회로의 동작 방법
KR101092995B1 (ko) * 2009-04-30 2011-12-12 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
US8207766B2 (en) * 2010-03-25 2012-06-26 Silicon Laboratories Inc. Method and apparatus for quantization noise reduction in fractional-N PLLs
US8793419B1 (en) * 2010-11-22 2014-07-29 Sk Hynix Memory Solutions Inc. Interface between multiple controllers
KR101878902B1 (ko) * 2011-10-04 2018-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
US9281816B2 (en) 2012-01-31 2016-03-08 Rambus Inc. Modulated on-die termination
KR101950319B1 (ko) 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
US8928349B2 (en) 2012-07-25 2015-01-06 Samsung Electronics Co., Ltd. On-die termination circuit, semiconductor memory device and memory system
JP2014102867A (ja) 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
US9948279B1 (en) * 2017-03-29 2018-04-17 Novatek Microelectronics Corp. Electronic device capable of bandwidth compensation and method thereof
KR102600000B1 (ko) * 2018-08-06 2023-11-08 삼성전자주식회사 출력 드라이버, 및 이를 구비하는 반도체 메모리 장치 및 메모리 시스템
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器
CN115602215A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2242596C (en) * 1996-01-11 2012-06-19 Mrj, Inc. System for controlling access and distribution of digital property
US6239619B1 (en) * 1996-12-11 2001-05-29 Sun Microsystems, Inc. Method and apparatus for dynamic termination logic of data buses
US6127840A (en) * 1998-03-17 2000-10-03 International Business Machines Corporation Dynamic line termination clamping circuit
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
US7276939B2 (en) * 2003-01-20 2007-10-02 Renesas Technology Corp. Semiconductor integrated circuit
KR100543925B1 (ko) * 2003-06-27 2006-01-23 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100578649B1 (ko) * 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
US7365564B2 (en) * 2005-09-29 2008-04-29 Hynix Semiconductor Inc. Apparatus and method for controlling on die termination
KR20070081881A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 반도체 기억 소자에서의 다이나믹 온다이터미네이션 회로및 그 방법
KR100977118B1 (ko) 2006-05-16 2010-08-23 주식회사 케이티 문맥광고/정보의 맵핑 적중률 향상을 위한 광고/정보 노출방법 및 그를 이용한 문맥광고/정보 추천 서비스 시스템
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100903366B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 듀티 보정 회로를 가진 반도체 메모리 장치
KR20090074969A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 레이턴시를 제어하는 반도체 메모리 장치
WO2009111397A2 (en) * 2008-03-04 2009-09-11 Denise Lynn Merkle Temperature sensing glove for automotive applications
JP5456275B2 (ja) * 2008-05-16 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル カウンタ回路、レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム

Also Published As

Publication number Publication date
KR100863536B1 (ko) 2008-10-15
CN101425325A (zh) 2009-05-06
US20090115450A1 (en) 2009-05-07
JP2009118479A (ja) 2009-05-28
CN101425325B (zh) 2012-05-30
US7816941B2 (en) 2010-10-19
DE102008040538B4 (de) 2015-07-30
TW200922124A (en) 2009-05-16
DE102008040538A1 (de) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI359562B (en) Circuit and method for controlling termination imp
US11062743B2 (en) System and method for providing a configurable timing control for a memory system
CN111418018B (zh) 写入电平仲裁者电路
US11347666B2 (en) Apparatuses and methods including memory commands for semiconductor memories
KR101733483B1 (ko) 메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법
TWI308341B (en) Semiconductor device for domain crossing
US7266022B2 (en) Memory interface control circuit
TWI305650B (en) Device for controlling on die termination
US8619492B2 (en) On-die termination circuit, memory device, memory module, and method of operating and training an on-die termination
TWI255465B (en) Semiconductor memory device capable of adjusting impedance of data output driver
TWI277095B (en) Semiconductor memory device with ability to adjust impedance of data output driver
US20100001762A1 (en) Domain crossing circuit and method
TW201142867A (en) Semiconductor memory device and method for operating the same
TW200845028A (en) ZQ calibration controller and method for ZQ calibration
US9196325B2 (en) Integrated circuit with on die termination and reference voltage generation and methods of using the same
TW577089B (en) Expanded operating frequency synchronous semiconductor memory device having wave pipeline structure and wave pipeline control method thereof
WO2019045785A1 (en) ADJUSTING TRAINING DELAYS TO THE LOCKING PATH IN A DRAM DDR5 MEMORY
KR100921832B1 (ko) 반도체 메모리장치의 온 다이 터미네이션 제어회로
US8050374B2 (en) Semiconductor memory device capable of controlling tAC timing and method for operating the same
US20150146477A1 (en) Semiconductor device
US10777242B2 (en) Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
KR100922882B1 (ko) 터미네이션 제어회로
KR100949276B1 (ko) 터미네이션 조절회로 및 이를 포함하는 반도체 메모리장치