JP2000123599A - 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 - Google Patents

不揮発性半導体メモリｉｃ及びそのバーンインテスト方法

Info

Publication number
JP2000123599A
JP2000123599A JP10288598A JP28859898A JP2000123599A JP 2000123599 A JP2000123599 A JP 2000123599A JP 10288598 A JP10288598 A JP 10288598A JP 28859898 A JP28859898 A JP 28859898A JP 2000123599 A JP2000123599 A JP 2000123599A
Authority
JP
Japan
Prior art keywords
test
semiconductor memory
nonvolatile semiconductor
burn
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10288598A
Other languages
English (en)
Other versions
JP3078530B2 (ja
Inventor
Noboru Takizawa
登 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10288598A priority Critical patent/JP3078530B2/ja
Priority to KR1019990018750A priority patent/KR100319733B1/ko
Priority to US09/361,904 priority patent/US6198663B1/en
Publication of JP2000123599A publication Critical patent/JP2000123599A/ja
Application granted granted Critical
Publication of JP3078530B2 publication Critical patent/JP3078530B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】バーンインテストに関連する作業や装置が簡素
なもので済むようにする。 【解決手段】フラッシュメモリ１１と共にＣＰＵ２１も
搭載した不揮発性半導体メモリＩＣ６０において、ＣＰ
Ｕ２１のプログラムコードを保持するマスクＲＯＭ６１
と、ＣＰＵ２１によって一時記憶に用いられるＳＲＡＭ
６２とを備え、ＣＰＵ２１は、フラッシュメモリ１１に
アクセスしてその良否テストを行う処理（６１ａ）と、
その結果のステータス６２ａをＳＲＡＭ６２に一時退避
させる処理（６１ａ）と、ステータス６２ａをＳＲＡＭ
６２からフラッシュメモリ１１へ転記する処理（６１
ａ）とを行う。これにより、一連の工程が迅速で正確に
而も手間無く処理される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フラッシュメモ
リ等の不揮発性半導体メモリを搭載したＩＣに関し、さ
らにはフラッシュメモリ等と共にＣＰＵも搭載した不揮
発性半導体メモリＩＣに関し、詳しくは、不揮発性半導
体メモリ部分を対象としたバーンインテストの結果を後
の使用に反映させる技術に関する。
【０００２】
【従来の技術】図４にブロック図を示したＩＣ１０は、
シンプルな構造の不揮発性半導体メモリＩＣであり、不
揮発性半導体メモリとしてフラッシュメモリ１１を搭載
している。フラッシュメモリ１１は、電気的に一括消去
および再書込の可能な多数のメモリセルがアレイ状に配
設されており、アドレスデコーダやセンスアンプ等から
なるアクセス回路１２が付加されている。そして、ＩＣ
１０は、外部から端子１３等を介してアクセス回路１２
に読み書き制御信号やアドレス信号Ａ等が入力される
と、これに応じてフラッシュメモリ１１内の該当アドレ
スにアクセスしてデータ信号Ｄを出力する等のことを行
う。
【０００３】また、図５にブロック図を示したＩＣ２０
は、フラッシュメモリ１１（不揮発性半導体メモリ）と
共にＣＰＵもワンチップ内に搭載したＣＰＵ内蔵フラッ
シュメモリＩＣである。これは、ＣＰＵ２１によるフラ
ッシュメモリ１１へのアクセスが可能なように両者をバ
ス結合させるバスライン２２を有し、さらに、アプリケ
ーション等に応じて必要であれば、アプリケーションプ
ログラム等を保持するためのＲＯＭ２３や、アプリケー
ションプログラムの実行に際して利用される作業メモリ
用のＤＲＡＭ２４なども、適宜導入され、バスライン２
２に接続される。
【０００４】さらに、ＩＣ２０には、フラッシュメモリ
１１へのアクセスをＣＰＵ２１経由で行うのか端子１３
経由で直接行うのかといった動作モードの選択切換のた
めに、ロジック回路２５も設けられ、外部から端子２６
等を介してロジック回路２５にモード信号Ｍやリセット
信号Ｒ等が入力されると、リセット時に指定されたモー
ドに応じて適宜の選択切換信号Ｓ１，Ｓ２等が生成さ
れ、通常モードでは選択切換信号Ｓ１に応じてＣＰＵ２
１がバスライン２２を介してフラッシュメモリ１１にア
クセスするよう作動する。これに対し、バーンインテス
ト等を想定したテストモードでは、選択切換信号Ｓ２に
応じてアクセス回路１２がフラッシュメモリ１１の接続
状態を切り換え、フラッシュメモリ１１がバスライン２
２から切り離されて端子１３の方に接続される。そし
て、テストモードでは、ＩＣ１０同様に、フラッシュメ
モリ１１に対し端子１３を介する直接的な外部アクセス
が有効となる。
【０００５】なお、これら（１０，２０）の中間的な機
能を持つメモリＩＣとして、特開平９−２１９０９９号
公報に記載のものも知られている。このＩＣでは、バー
ンインテストに対処するために、フラッシュメモリ１１
と共に内蔵する回路が、ＣＰＵではなく、セルフバーン
イン回路となっている。そして、ＩＣ１０と同様の機能
や使い方に加えて、バーンインテストに際しては、テス
トモードの信号入力が無くてもテストを行って、そのテ
スト結果をテスタ等へ送出する。
【０００６】何れにしても、このような従来の不揮発性
半導体メモリＩＣは、全数が、あるは抜き取られた一部
が、バーンインテストにかけられる。図６は、そのよう
な従来のバーンインテストの状況を示す模式図である。
バーンインテストの結果、フラッシュメモリ１１に不良
個所があっても、それが一部に止まり大部分が正常な状
態でその合計容量が必要容量に足りていれば、その不良
個所をアクセス対象から除外することでメモリＩＣの歩
留まりを上げることが可能なので、この場合、バーンイ
ンテストの工程（図６（ａ）参照）に加えて、テスト後
の不揮発性半導体メモリＩＣに必要なアクセス情報を書
き込む書込工程（図６（ｂ）参照）も行われる。
【０００７】テスト工程では（図６（ａ）参照）、ＩＣ
１０等を加熱器３０にセットして加熱しながら、加熱器
３０にケーブル３１を介して接続されたテスタ４０を用
いて、サイクルテストやバーンインテストを行うが、テ
ストの主体がテスタ４０なので、テスタ４０から加熱器
３０及びＩＣ１０等に対して温度の設定やテストデータ
の書き込み読み出し等のアクセスがなされる。また、そ
のテスト結果や、テスト結果に基づく良否判定によって
得られたアクセス情報などは、テスタ４０に付属したデ
ィスプレイ４１やプリンタ４２によって表示されたりプ
リント出力される。
【０００８】バーンインテストが済むと、ＩＣ１０等は
加熱器３０から外されて書込工程にまわされる（図６
（ｂ）参照）。そして、この書込工程では、ＩＣ１０等
をＲＯＭライタ５０にセットする。それから、先ほどの
プリンタ４２の出力等のうちからそのＩＣ１０等に該当
するものを抽出するとともに、そのフラッシュメモリ１
１内の不良個所を示すだけのデータ（テスト結果）をそ
のままマップ１１ａとして、あるいはその代替え領域の
アドレス等を示すフラグビットやアドレスリスト等から
なる利用し易い構造のデータ（アクセス情報）に変換す
ることでマップ１１ａを生成してから、そのマップ１１
ａをフラッシュメモリ１１の余剰領域に書き込む。この
工程は、作業者がプリンタ４２の出力等を参照しながら
ＲＯＭライタ５０を操作することで、行われる。
【０００９】マップ１１ａの書き込まれたＩＣ１０等の
使用に際しては、マップ１１ａを利用して不良個所への
書込や読出が回避される。こうして、バーンインテスト
の結果を後の使用に反映させることで、不揮発性半導体
メモリの一部に不良があっても、多くの不揮発性半導体
メモリＩＣは、不都合無く使用できるようになる。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の不揮発性半導体メモリＩＣでは、不揮発性半
導体メモリにアクセスして行うバーンインテストの工程
（図６（ａ）参照）と、そのテスト結果に基づくアクセ
ス情報をその不揮発性半導体メモリに書き込む書込工程
（図６（ｂ）参照）とが、人手の介在を要する別個の工
程になっていた。このため、多数のＩＣを処理する場
合、ＲＯＭライタ５０の操作などにも膨大な手間が掛か
るうえ、提示されたアクセス情報の出力（４１，４２）
と、各ＩＣ（１０，２０）とを正確に対応付けるのも厄
介であった。また、不揮発性半導体メモリの容量や構造
もアプリケーション等により多種に及ぶが、そのような
メモリを搭載したＩＣの種類ごとに、関連装置であるテ
スタも種々改変する必要があった。
【００１１】そこで、不揮発性半導体メモリＩＣの検査
工程に要する工数を削減するとともに、検査結果の確実
な利用を図るべく、ＩＣのバーンインテストに関連する
作業について、各工程を連続して自動処理しうるように
することや、その作業に要する装置を共用化したり更に
は不要にしたりすることが課題となる。なお、特開平９
−２１９０９９号公報に記載のものは、セルフバーンイ
ン回路を内蔵したことでテスタ共用化率の向上等に寄与
しているとも言えるが、専らバーンインテスト中にテス
タとやりとりする制御信号等を少なくすることで、一度
に多数のチップをテストできるようにしたものに過ぎな
い。このため、作業者の手間や、異種ＩＣに対するテス
タの広範な適合性などについては全く考慮されておら
ず、ましてや、テスト結果を後の使用に反映させるとい
う機能を前提とした解決など、微塵もなされていない。
【００１２】この発明は、このような課題を解決するた
めになされたものであり、バーンインテストに関連する
作業や装置が簡素なもので済む不揮発性半導体メモリＩ
Ｃを実現することを目的とする。
【００１３】
【課題を解決するための手段】このような課題を解決す
るために発明された第１乃至第３の解決手段について、
その構成および作用効果を以下に説明する。
【００１４】［第１の解決手段］第１の解決手段の不揮
発性半導体メモリＩＣは（、出願当初の請求項１に記載
の如く）、不揮発性半導体メモリＩＣにおいて、不揮発
性半導体メモリを搭載した不揮発性半導体メモリＩＣに
おいて、前記不揮発性半導体メモリにアクセスしてその
良否テストを行うテスト手段と、そのテスト結果または
それに基づいて生成したアクセス情報を前記不揮発性半
導体メモリに書き込む書込手段とを備えたものである。
【００１５】このような第１の解決手段の不揮発性半導
体メモリＩＣにあっては、テスト手段によって不揮発性
半導体メモリがアクセスされてその良否テストが行われ
るとともに、書込手段によってそのテスト結果またはそ
れに基づいて生成したアクセス情報が不揮発性半導体メ
モリに書き込まれることから、後の使用時に不揮発性半
導体メモリのテスト結果またはアクセス情報を参照する
ことが可能となるので、バーンインテスト結果を後の使
用に反映させることができる。しかも、テスト手段およ
び書込手段がＩＣの方に具わっているので、ＩＣ自身が
主体的に働いて、テスト工程および書込工程が共に自動
的に行われる。
【００１６】これにより、テスト工程と書込工程との間
に人手を介在させる必要が無くなるうえ、一連の工程が
迅速に且つ正確に行なわれる。また、処理の主体がテス
タ等からＩＣ自身に替わったことにより、テスタが簡素
化・共通化されるとともに、ＲＯＭライタ等の書込装置
が不要となる。したがって、この発明によれば、バーン
インテストに関連する作業や装置が簡素なもので済む不
揮発性半導体メモリＩＣを、テスト結果を後の使用に反
映させる機能を損なうことなく、実現することができ
る。
【００１７】［第２の解決手段］第２の解決手段の不揮
発性半導体メモリＩＣは（、出願当初の請求項２に記載
の如く）、上記の第１の解決手段の不揮発性半導体メモ
リＩＣであって、前記の書き込みに先だって前記テスト
結果または前記アクセス情報を一時退避させておく一時
退避手段も備えたものである。
【００１８】このような第２の解決手段の不揮発性半導
体メモリＩＣにあっては、バーンインテストに際して得
られたテスト結果またはアクセス情報は、バーンインテ
ストが終わるまで一時退避手段によって一時退避させら
れ、その後に不揮発性半導体メモリへ書き込まれる。こ
れにより、バーンインテスト中の不安定な不揮発性半導
体メモリへの書込が回避され、不揮発性半導体メモリが
安定状態になってから不揮発性半導体メモリへの書込が
行われるので、不揮発性半導体メモリに書き込まれたテ
スト結果またはアクセス情報がその後も正確に保存され
ることとなる。したがって、この発明によれば、バーン
インテストに関連する作業や装置が簡素なもので済む不
揮発性半導体メモリＩＣであって、テスト結果を確実に
利用できるものを実現することができる。
【００１９】［第３の解決手段］第３の解決手段の不揮
発性半導体メモリＩＣは（、出願当初の請求項３に記載
の如く）、不揮発性半導体メモリと共にＣＰＵも搭載し
た不揮発性半導体メモリＩＣにおいて、前記ＣＰＵのプ
ログラムコードを保持するＲＯＭと、前記ＣＰＵによっ
て一時記憶に用いられる記憶手段とを備え、前記ＣＰＵ
が、前記不揮発性半導体メモリにアクセスしてその良否
テストを行うテスト処理と、そのテスト結果またはそれ
に基づいて生成したアクセス情報を前記記憶手段に一時
退避させる一時退避処理と、前記テスト結果または前記
アクセス情報を前記記憶手段から前記不揮発性半導体メ
モリへ転記する転記処理とを行うものである。
【００２０】このような第３の解決手段の不揮発性半導
体メモリＩＣにあっては、ＣＰＵのプログラム処理によ
って、テスト工程および書込工程が共にＩＣ主体で自動
的に行われる。また、テスト結果またはアクセス情報の
一時退避もＣＰＵのプログラム処理によって行われる
が、その退避場所には不揮発性半導体メモリと別の記憶
手段が用いられる。しかも、その記憶手段は、小容量で
足りるので、不揮発性半導体メモリより安定したメモリ
構造が採用される。さらに、ＣＰＵや、それ用のＲＯＭ
も、一般に論理回路やマスクＲＯＭ等で具現化され、高
温環境下で不揮発性半導体メモリより安定しているの
で、テストおよび書込の処理が確実に行われる。
【００２１】このように、不揮発性半導体メモリと並置
されている既存のＣＰＵを利用してテスト工程および書
込工程が進められるようにしたことにより、多少のＲＯ
Ｍと一時退避用記憶手段とを追加するだけで済むので、
ＩＣの回路規模やチップサイズの増大を極力抑えること
ができる。したがって、この発明によれば、バーンイン
テストに関連する作業や装置が簡素なもので済む不揮発
性半導体メモリＩＣであって、テスト結果を確実に利用
できるものを、チップ収量をほとんど落とすことなく、
実現することができる。
【００２２】
【発明の実施の形態】このような解決手段で達成された
本発明の不揮発性半導体メモリＩＣについて、これを実
施するための形態を説明する。図面を引用してその具体
的な構成を説明するが、図１は、その内部構造を示すブ
ロック図であり、従来例の図５に対応している。なお、
従来と同様の構成要素には同一の符号を付して示したの
で、再度の重複する説明はこれを割愛して、以下、従来
との相違点を中心に述べる。
【００２３】このＩＣ６０（不揮発性半導体メモリＩ
Ｃ）が従来のＩＣ２０と相違するのは、ＣＰＵ２１によ
って実行されるテストルーチン６１ａのプログラムコー
ドを保持するマスクＲＯＭ６１（テストルーチン保持用
のＲＯＭ）と、そのテスト中にＣＰＵ２１によってステ
ータス６２ａの一時記憶に用いられるＳＲＡＭ６２（一
時退避用の記憶手段）とが、追加して内蔵された点であ
る。また、これに伴ってロジック回路２５はロジック回
路６３に改造され、ロジック回路６３は、テストモード
であってもバーンインテストのときには、ＣＰＵ２１を
作動させてテストルーチン６１ａを実行させるととも
に、外部から端子２６等を介して転記指示信号Ｃも入力
しこれに応じてテストルーチン６１ａの転記処理を実行
させるようになっている。
【００２４】マスクＲＯＭ６１は、バスライン２２に接
続された小容量のメモリで足り、ＩＣの構造が同じであ
る限りテストルーチン６１ａも共通するので、記憶内容
が固定していて、高温下でも安定なメモリとなってい
る。また、ＳＲＡＭ６２は、テスト結果のデータである
ステータス６２ａを記憶できれば良いことから、これも
バスライン２２に接続された小容量のメモリで足りるの
で、例えば６トランジスタからなり双安定状態を静的に
維持しうるようなセル構造を持ち、高温下でも安定なメ
モリとなっている。
【００２５】ＣＰＵ２１によって実行されるテストルー
チン６１ａは、高温下で不良の発現しやすいフラッシュ
メモリ１１（不揮発性半導体メモリ）に加温しながらア
クセスしてその良否テストを行うテスト工程と、バーン
インテストの結果またはそれに基づいて生成したアクセ
ス情報すなわちステータス６２ａを最終的にはフラッシ
ュメモリ１１（不揮発性半導体メモリ）に書き込む書込
工程とを、連続して自動的に行うようになっている。し
かも、その際、ステータス６２ａのフラッシュメモリ１
１への書き込みに先だってフラッシュメモリ１１が不安
定な状態のうちはそれを一時退避させておき、その後に
フラッシュメモリ１１が安定な状態になってからステー
タス６２ａをマップ１１ａとしてフラッシュメモリ１１
に書き込むために、バーンインテストの最中にはステー
タス６２ａをＳＲＡＭ６２に書き込むとともに、バーン
インテストの最後またはその後に転記指示信号Ｃを受け
るとそのとき、ステータス６２ａをＳＲＡＭ６２からフ
ラッシュメモリ１１の余剰領域に転記するようになって
いる。
【００２６】この実施例の不揮発性半導体メモリＩＣに
ついて、その使用態様及び動作を、図面を引用して説明
する。図２は、それにバーンインテストを行っていると
ころの状況図である。また、図３は、そのときの動作説
明図であり、（ａ）が時間の経過に伴う加熱温度の変化
を示し、（ｂ）〜（ｄ）がメモリへのアクセス状態を示
している。
【００２７】このようなメモリＩＣ６０に対するバーン
インテストも、ＩＣ６０を加熱器３０にセットして加熱
しながら行われるが（図２参照）、この場合に用いられ
るテスタ７０は、従来のテスタ４０より簡素化されてい
る。すなわち、加熱器３０に対して温度の設定を指示す
る温度設定ルーチン７１等は従来同様に残るが、テスト
の具体的な処理や良否判定の処理がテストルーチン６１
ａの機能としてＩＣ６０に取り込まれたことに対応し
て、テストデータの書込や読出のルーチンさらには良否
判定のルーチンは省略され、ディスプレイ４１やプリン
タ４２は有っても良いが必須で無いものとなっている。
そして、適宜のタイミングでケーブル３１を介してＩＣ
６０に対しモード信号Ｍやリセット信号Ｒを送出するだ
けのテストモード設定ルーチン７２と、同様に転記指示
信号Ｃを送出するだけの転記指示ルーチン７３とが、導
入されている。
【００２８】かかるテスタ７０及び加熱器３０が作動し
て、ＩＣ６０のバーンインテストが開始すると（図３参
照）、温度設定ルーチン７１が加熱器３０に指示して、
当初は２５゜Ｃ等の室温になっていたＩＣ６０の雰囲気
温度が（図３（ａ）のｔ１参照）、先ず一定時間（図３
（ａ）のｔ１〜ｔ２参照）は約７０゜Ｃ程度になり、次
に続く暫くの間（図３（ａ）のｔ２〜ｔ３参照）はそれ
より高い約１２５゜Ｃになり、その後に所定の降温時間
（図３（ａ）のｔ３〜ｔ４参照）を経て室温に戻る。
【００２９】また、それと並行して、テストモード設定
ルーチン７２及び転記指示ルーチン７３の処理によっ
て、テストの開始時（図３（ａ）のｔ１参照）又はその
直後に、サイクルテストを指示するモード信号Ｍ及びリ
セット信号ＲがＩＣ６０に送出される。これを受けて、
ＩＣ６０では、テストルーチン６１ａによる内部処理に
よって、サイクルテストが繰り返される（図３（ａ）の
ｔ１〜ｔ２参照）。このとき、フラッシュメモリ１１に
は、全領域に亘って、所定のテストデータの書き込みと
読み出しチェックとが行われる（図３（ｂ）参照）。こ
うして、仕様上の限界状態でも消去や読み書きの動作が
正しくなされるか否かが確認される。
【００３０】さらに、次の昇温時（図３（ａ）のｔ２参
照）又はその直後には、バーンインテストを指示するモ
ード信号Ｍ及びリセット信号Ｒがテスタ７０からＩＣ６
０に送出される。これを受けて、ＩＣ６０では、やはり
テストルーチン６１ａによる内部処理によって、サイク
ルテストで書き込まれたデータを対象として読出チェッ
クが繰り返される（図３（ｃ）参照）。このとき、フラ
ッシュメモリ１１は、高温のため、書き込みや消去は不
確実な状態となっていても、読み出しは可能な状態であ
り、多くのデータが正しく読み出されるが、室温状態等
では正常であっても過酷な環境や長期間経過後に誤動作
するであろう不安定な領域に書き込まれたデータについ
ては誤読が発生し易くなっている。
【００３１】そして、テストルーチン６１ａによって、
フラッシュメモリ１１のうちバーンインテスト中（図３
（ａ）のｔ２〜ｔ３参照）に一度でも正しく読み出せな
かった箇所については、その局所領域を含むセクタやブ
ロック等の所定範囲領域単位で、ＳＲＡＭ６２のステー
タス６２ａにおける不良フラグがセットされる（図３
（ｃ）参照）。こうして、不揮発性半導体メモリ１１に
アクセスしてその良否テストを行うテスト工程が行われ
るとともに、そのテストの結果得られたアクセス情報６
２ａが記憶手段６２に一時退避させられた状態で作成さ
れる。
【００３２】それから、所定の降温時間を経てＩＣ６０
が室温に戻った頃に（図３（ａ）のｔ４参照）、転記指
示ルーチン７３の処理によって、転記指示信号Ｃがテス
タ７０からＩＣ６０に送出される。これを受けて、ＩＣ
６０では、やはりテストルーチン６１ａによる内部処理
によって、ＳＲＡＭ６２のステータス６２ａが読み出さ
れてフラッシュメモリ１１のマップ１１ａのところに書
き込まれる。こうして、退避していたアクセス情報６２
ａが記憶手段６２から不揮発性半導体メモリ１１へ転記
される。
【００３３】その後、バーンインテストの済んだメモリ
ＩＣ６０は、加熱器３０から外されるが、その時点で、
フラッシュメモリ１１の中に、テスト結果を反映したマ
ップ１１ａが書き込まれているので、良品であれば直ち
に、その後の使用に供されることとなる。こうして、こ
の実施例のＩＣ６０は、作業者がＲＯＭライタ５０等を
用いて書き込むまでも無く、自力でアクセス情報を作り
上げるので、テスト工程および書込工程の作業が楽にな
るばかりか短時間で済む。また、テスタは、簡素なもの
で済むうえ、指令を出すだけなので各種の不揮発性半導
体メモリＩＣのテスタに同じものを用いることができ
る。さらに、ＲＯＭライタ５０も必要無い。
【００３４】なお、上記実施例では、一時退避用記憶手
段としてＳＲＡＭ６２を挙げたが、これは一例であり、
ＳＲＡＭ６２やＣＰＵ２１等と同様に、フラッシュメモ
リ１１よりも高温下で安定しているものであれば良く、
例えばレジスタファイルでも良い。また、加熱器３０に
ＩＣ６０を一個ずつ載せ替えてテストする場合について
述べたが、加熱器３０にＩＣ６０を多数個載せてテスト
する場合にも、本発明は、適用可能であり、有効であ
る。
【００３５】さらに、上記実施例では、マップ１１ａを
フラッシュメモリ１１内の既定領域に書き込むようにし
たが、マップ１１ａがフラッシュメモリ１１内の何処に
あっても利用できるように、マップ１１ａを書き込む前
に一旦全領域のデータを消去しておいてから書き込むこ
とにしても良い。その際、不良個所を避けるとともに、
マップ１１ａの先頭などに検知しやすい所定パターンを
付加しておくのも良い。
【００３６】
【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の不揮発性半導体メモリＩＣにあって
は、ＩＣ自身が主体的に働いてテスト工程および書込工
程が行われるようにしたことにより、一連の工程が迅速
で正確に而も手間無く処理され、その結果、バーンイン
テストに関連する作業や装置が簡素なもので済む不揮発
性半導体メモリＩＣを実現することができたという有利
な効果が有る。
【００３７】また、本発明の第２の解決手段の不揮発性
半導体メモリＩＣにあっては、バーンインテスト中の不
安定な不揮発性半導体メモリへの書込が回避されるよう
にしたことにより、テスト結果またはアクセス情報が正
確に保存されることとなり、その結果、バーンインテス
トに関連する作業や装置が簡素なもので済む不揮発性半
導体メモリＩＣであってテスト結果を確実に利用できる
ものを実現することができたという有利な効果を奏す
る。
【００３８】さらに、本発明の第３の解決手段の不揮発
性半導体メモリＩＣにあっては、内蔵のＣＰＵを利用し
てテスト及び書込が行われるようにしたことにより、Ｉ
Ｃの回路規模やチップサイズの増大が抑えられ、その結
果、バーンインテストに関連する作業や装置が簡素なも
ので済む不揮発性半導体メモリＩＣであってテスト結果
を確実に利用できるものをチップ収量の低下無しで実現
することができたという有利な効果が有る。
【図面の簡単な説明】
【図１】 本発明の不揮発性半導体メモリＩＣの一実施
例について、その内部構造を示すブロック図である。
【図２】 そのバーンインテストを行うときの状況図
である。
【図３】 その動作説明図であり、（ａ）が加温状
態、（ｂ）〜（ｄ）がメモリへのアクセス状態を示して
いる。
【図４】 従来のフラッシュメモリＩＣである。
【図５】 従来のＣＰＵ内蔵フラッシュメモリＩＣであ
る。
【図６】 従来のバーンインテストの状況である。
【符号の説明】
１０ ＩＣ（不揮発性半導体メモリＩＣ） １１ フラッシュメモリ（記憶素子部、不揮発性半
導体メモリ） １１ａ マップ（良否分布図、代替リスト、アク
セス情報） １２ アクセス回路（駆動増幅回路、読書制御回
路） １３ 端子（ＩＣピン、リード、外部配線接続端
子） ２０ ＩＣ（不揮発性半導体メモリＩＣ） ２１ ＣＰＵ（マイクロプロセッサ演算部） ２２ バスライン ２３ ＲＯＭ（アプリケーションプログラム保持用
メモリ） ２４ ＤＲＡＭ（アプリケーションプログラム用作
業メモリ） ２５ ロジック回路（論理回路、周辺回路、Ｉ／Ｆ
回路、制御回路） ２６ 端子（ＩＣピン、リード、外部配線接続端
子） ３０ 加熱器 ３１ ケーブル ４０ テスタ ４１ ディスプレイ（表示装置、提示装置、出力装
置） ４２ プリンタ（印刷装置、提示装置、出力装置） ５０ ＲＯＭライタ ６０ ＩＣ（不揮発性半導体メモリＩＣ） ６１ マスクＲＯＭ（テストルーチン保持用メモ
リ） ６１ａ テストルーチン（書込，一時退避，転記
等の処理・手段） ６２ ＳＲＡＭ（一時退避用の記憶手段） ６２ａ ステータス（テスト結果、一時退避中の
アクセス情報） ６３ ロジック回路（論理回路、周辺回路、Ｉ／Ｆ
回路、制御回路） ７０ テスタ ７１ 温度設定ルーチン ７２ テストモード設定ルーチン ７３ 転記指示ルーチン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１１日（１９９９．１１．
１１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 不揮発性半導体メモリＩＣ及びそのバ
ーンインテスト方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】不揮発性半導体メモリを搭載した不揮発性
    半導体メモリＩＣにおいて、前記不揮発性半導体メモリ
    にアクセスしてその良否テストを行うテスト手段と、そ
    のテスト結果またはそれに基づいて生成したアクセス情
    報を前記不揮発性半導体メモリに書き込む書込手段とを
    備えたことを特徴とする不揮発性半導体メモリＩＣ。
  2. 【請求項２】前記の書き込みに先だって前記テスト結果
    または前記アクセス情報を一時退避させておく一時退避
    手段を備えたことを特徴とする請求項１記載の不揮発性
    半導体メモリＩＣ。
  3. 【請求項３】不揮発性半導体メモリと共にＣＰＵも搭載
    した不揮発性半導体メモリＩＣにおいて、前記ＣＰＵの
    プログラムコードを保持するＲＯＭと、前記ＣＰＵによ
    って一時記憶に用いられる記憶手段とを備え、前記ＣＰ
    Ｕは、前記不揮発性半導体メモリにアクセスしてその良
    否テストを行うテスト処理と、そのテスト結果またはそ
    れに基づいて生成したアクセス情報を前記記憶手段に一
    時退避させる一時退避処理と、前記テスト結果または前
    記アクセス情報を前記記憶手段から前記不揮発性半導体
    メモリへ転記する転記処理とを行うものであることを特
    徴とする不揮発性半導体メモリＩＣ。
JP10288598A 1998-10-12 1998-10-12 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 Expired - Lifetime JP3078530B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10288598A JP3078530B2 (ja) 1998-10-12 1998-10-12 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
KR1019990018750A KR100319733B1 (ko) 1998-10-12 1999-05-25 불휘발성 반도체 메모리ｉｃ 및 그 번인 테스트 방법
US09/361,904 US6198663B1 (en) 1998-10-12 1999-07-27 Non-volatile semiconductor memory IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10288598A JP3078530B2 (ja) 1998-10-12 1998-10-12 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法

Publications (2)

Publication Number Publication Date
JP2000123599A true JP2000123599A (ja) 2000-04-28
JP3078530B2 JP3078530B2 (ja) 2000-08-21

Family

ID=17732327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10288598A Expired - Lifetime JP3078530B2 (ja) 1998-10-12 1998-10-12 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法

Country Status (3)

Country Link
US (1) US6198663B1 (ja)
JP (1) JP3078530B2 (ja)
KR (1) KR100319733B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037503A1 (fr) * 2000-11-02 2002-05-10 Hitachi, Ltd. Memoire a semi-conducteur, procede pour tester une memoire a semi-conducteur et procede de fabrication de memoires a semi-conducteur
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
JP2012247435A (ja) * 2012-08-21 2012-12-13 Renesas Electronics Corp 半導体装置のテスト方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
DE60043651D1 (de) * 1999-02-01 2010-02-25 Renesas Tech Corp Integrierte halbleiterschaltung und nichtflüchtiges speicherelement
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP3509001B2 (ja) * 1999-12-07 2004-03-22 松下電器産業株式会社 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法
DE10040890C1 (de) * 2000-08-18 2002-01-31 Trw Automotive Electron & Comp System und Verfahren zum sicheren Hochtemperaturbetrieb eines Flash-Speichers
US6421283B1 (en) * 2000-09-27 2002-07-16 Conexant Systems, Inc. Trap and patch system for virtual replacement of defective volatile memory cells
JP2002323993A (ja) * 2001-04-25 2002-11-08 Nec Corp シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
JP2003158243A (ja) * 2001-11-21 2003-05-30 Mitsubishi Electric Corp 半導体装置及び半導体装置の動作頻度の記録方法
KR20040066553A (ko) * 2003-01-20 2004-07-27 삼성전자주식회사 멀티칩 패키지의 통합 번인 검사 방법
US7730368B2 (en) 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US7424659B2 (en) * 2003-10-31 2008-09-09 Sandisk Il Ltd. System-in-package and method of testing thereof
JP4889961B2 (ja) * 2005-05-06 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路及びそのバーインテスト方法
FR2890468A1 (fr) * 2005-09-08 2007-03-09 St Microelectronics Sa Procede de verification de l'effacement par bloc d'une memoire
US7167405B1 (en) * 2005-09-19 2007-01-23 Lattice Semiconductor Corporation Data transfer verification systems and methods
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
CN102129403A (zh) * 2010-01-14 2011-07-20 鸿富锦精密工业（深圳）有限公司 嵌入式设备烧机测试方法
CN103578546A (zh) * 2012-07-30 2014-02-12 美的集团股份有限公司 一种用于空调器存储芯片的数据烧录方法及系统
CN103561051A (zh) * 2013-09-27 2014-02-05 深圳市芯海科技有限公司 一种烧录芯片数据的远程保护系统及方法
CN103778964B (zh) * 2013-12-30 2016-08-17 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统
US9659137B2 (en) * 2014-02-18 2017-05-23 Samsung Electronics Co., Ltd. Method of verifying layout of mask ROM
US9865360B2 (en) * 2015-10-22 2018-01-09 Sandisk Technologies Llc Burn-in memory testing
TWI717952B (zh) * 2019-12-26 2021-02-01 慧榮科技股份有限公司 獨立橋接測試方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556975A (en) * 1983-02-07 1985-12-03 Westinghouse Electric Corp. Programmable redundancy circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037503A1 (fr) * 2000-11-02 2002-05-10 Hitachi, Ltd. Memoire a semi-conducteur, procede pour tester une memoire a semi-conducteur et procede de fabrication de memoires a semi-conducteur
US6829181B1 (en) 2000-11-02 2004-12-07 Renesas Technology Corp. Semiconductor memory, method of testing semiconductor memory, and method of manufacturing semiconductor memory
US6940781B2 (en) 2000-11-02 2005-09-06 Renesas Technology Corp. Semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
JP2012247435A (ja) * 2012-08-21 2012-12-13 Renesas Electronics Corp 半導体装置のテスト方法

Also Published As

Publication number Publication date
KR20000028580A (ko) 2000-05-25
JP3078530B2 (ja) 2000-08-21
US6198663B1 (en) 2001-03-06
KR100319733B1 (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
JP3078530B2 (ja) 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
US7930592B2 (en) Enabling memory redundancy during testing
US20060095650A1 (en) Flash memory device with a low pin count (LPC) communication interface
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
US8015448B2 (en) System and method for conducting BIST operations
US20080155309A1 (en) Memory card and debugging method employed by the same
US5751641A (en) Microprocessor memory test circuit and method
KR20060110359A (ko) 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법
US8055936B2 (en) System and method for data recovery in a disabled integrated circuit
JP2005276317A (ja) 試験装置及び試験方法
US6735514B2 (en) Control device for a vehicle engine
US5712822A (en) Microprocessor memory test circuit and method
CN111179996B (zh) 数据校准装置及其校准数据存写方法
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
JP2008021396A (ja) コントローラ及びメモリシステム
JP2001243121A (ja) メモリを搭載したボードにおける回路の不良発見方法
US20110202803A1 (en) Method for testing an address bus in a logic module
JP2000099370A (ja) 信号処理装置
JPH09160802A (ja) テスト装置
JPS6011953A (ja) メモリ装置
JPH1125006A (ja) メモリテスト装置
JP2006277133A (ja) 半導体集積回路及びメモリデータチェック方法
JPH08125024A (ja) オンチップｒａｍ試験システム
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JPH0370055A (ja) 半導体集積回路装置