KR20040066553A - 멀티칩 패키지의 통합 번인 검사 방법 - Google Patents
멀티칩 패키지의 통합 번인 검사 방법 Download PDFInfo
- Publication number
- KR20040066553A KR20040066553A KR1020030003648A KR20030003648A KR20040066553A KR 20040066553 A KR20040066553 A KR 20040066553A KR 1020030003648 A KR1020030003648 A KR 1020030003648A KR 20030003648 A KR20030003648 A KR 20030003648A KR 20040066553 A KR20040066553 A KR 20040066553A
- Authority
- KR
- South Korea
- Prior art keywords
- burn
- integrated
- test
- program
- chip package
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 44
- 238000010998 test method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 238000012360 testing method Methods 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 46
- 238000007689 inspection Methods 0.000 claims description 44
- 230000006870 function Effects 0.000 claims description 27
- 230000000873 masking effect Effects 0.000 claims description 9
- 230000006386 memory function Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
공정진행시간(throughput time)을 줄이고, 작업자에 의한 에러 확률을 줄이고, 작업량을 줄일 수 있는 멀티칩 패키지의 통합 번인 검사 방법에 관해 개시한다. 이를 위해 본 발명은 여러 종류의 반도체 소자가 하나로 통합된 멀티칩 패키지에 대하여, 스캔 제어 신호가 2개 이상 복수개인 번인 장비에서, 1회의 번인 프로그램 로딩, 1회의 접촉검사, 1회의 분류만을 수행하는 통합 번인 프로그램을 사용한 번인 검사 방법을 제공한다.
Description
본 발명은 반도체 패키지의 전기적 검사에 관한 것으로, 더욱 상세하게는 멀티칩 패키지(멀티칩: Multi Chip Package)의 모니터링 번인 검사(MBT: Monitoring Burn-in Test)에 관한 것이다.
멀티칩 패키지란, 내부에 복수개의 반도체 칩 혹은 반도체 패키지가 포함되어 조립된 반도체 패키지를 가리킨다. 일반적인 멀티칩 패키지는 동일한 종류의 반도체 패키지 혹은 반도체 칩들이 하나의 멀티칩 패키지 내부에 집적화 된다. 그러나 최근들어 이동전화, 개인휴대단말기(PDA) 및 디지털 카메라에는 다른 종류의 반도체 칩 혹은 반도체 패키지가 하나의 멀티칩 패키지로 통합되어 사용된다. 이러한 멀티칩 패키지를 퓨전 메모리라 한다.
일반적으로 퓨전메모리 기능을 수행하는 멀티칩 패키지에는 디램(DRAM), 에스램(SRAM) 및 플래쉬 메모리(Flash Memory) 등이 집적화되어 있다. 상기 퓨전 메모리 기능을 수행하는 멀티칩 패키지에서 에스램은 버퍼(buffer) 및 워킹(working) 메모리 용도로 사용되고, 디램이나 낸드 플래쉬 메모리는 데이터를 저장하는 저장용도로 사용된다. 이렇게 하나의 멀티칩 패키지 내에 에스램, 디램 및 플래쉬 메모리가 하나로 통합되어 있는 경우, 반도체 패키지의 크기는 개별적으로 사용할 때보다 약 40%의 실장면적이 줄어든다. 따라서 소형화가 필요한 휴대용 전화, 개인 휴대용 단말기 및 디지털 카메라와 같은 소형 가전 제품에 적용이 유리하다.
도 1은 일반적인 반도체 제품의 불량 발생률을 설명하기 위해 도시한 그래프이다. 도 1을 참조하면, 일반적으로 반도체 제품의 불량 발생률은, 사용가능 시간(life time)을 기준으로 살펴보면, 초기 사용 1000시간 이내와 약 25년이 지나 수명완료 시점이 종료되면 불량이 집중적으로 발생한다. 따라서, 번인 검사란, 초기 1000시간 이내에 발생하는 불량을 생산자 측에서 적극적으로 제거하기 위해 수행하는 검사이다. 번인 검사는 반도체 소자에 온도, 전압, 클럭 및 시간의 가혹한 조건을 인가하여 초기 불량(infant Mortality)의 반도체 소자를 사용자에게 출하하기 이전에 스크린 하는 검사를 말한다.
상기 번인 검사는 반도체 소자의 형태에 따라 웨이퍼 번인(WLBI: Wafer Level Burn In) 검사와 반도체 패키지 상태의 번인 검사(PBI: Package Burn In)로 구분되고, 전원을 인가하는 방식에 따라, 스태틱 번인(Static Burn In), 다이나믹 번인(Dynamic Burn In) 및 모니터링 번인(Monitoring Burn In)으로 구분된다.
상기 스태틱 번인은 일정 직류 전압만을 인가한 상태로 번인 검사를 진행하는 방식이며, 다이나믹 번인은 일정 전압이 클락(clock)의 형태로 인가된 상태로 번인 검사를 진행하는 방식이며, 모니터링 번인은 읽기/쓰기(read/write)가 가능하고 부분적인 테스터(tester)의 기능이 있는 장비를 사용하여 번인 검사를 수행하는방식이다.
도 2는 종래 기술에 따른 멀티칩 패키지의 대한 모니터링 번인 검사의 공정 흐름도이다.
도 2a 및 도 2b를 참조하면, 먼저 멀티칩 패키지를 번인 보오드에 탑재한다. 본 발명에서는 멀티칩 패키지 내부에 낸드 플레쉬(NAND Flash) 소자, 에스램(SRAM) 소자 및 디램(DRAM) 소자가 포함된 형태의 멀티칩 패키지를 중심으로 발명을 설명한다. 이어서 번인 장비에서 멀티칩 패키지에 포함된 낸드 플래쉬 소자에 대하여 번인 검사를 진행할 수 있는 프로그램을 로딩(loading, S10)한다. 상기 번인 보오드를 번인 장비의 챔버로 로딩한 후, 번인 보오드가 번인 장비의 챔버와 전기적으로 정확하게 연결되었는지 여부를 접촉검사(S11)를 통해 확인하다.
상기 접촉검사는 작업자가 번인 장비의 모니터를 보면서 수동으로 실시하고, 접촉불량이 발생하면 이를 확인하여 조치한다. 상기 조치란 접촉불량이 발생한 번인 보오드에 대한 전원을 차단시키고, 번인 검사가 종료되면 접촉불량이 발생한 번인 보오드에 대한 수리를 의뢰하는 일련의 행위일 수 있다.
계속해서 번인 장비의 챔버 온도를 멀티칩 패키지에 포함된 낸드 플래쉬 소자의 번인 검사온도까지 올려서 조정(S12)한다. 상기 낸드 플래쉬 소자의 번인 검사온도에 도달하면 멀티칩 패키지 내부의 낸드 플래쉬 소자에 대한 번인 검사를 수행(S13)한다. 상기 낸드 플래쉬 소자에 대한 번인 검사가 종료(S14)되면, 다시 온도를 약 50℃까지 하강(S15)한다. 이렇게 온도를 50℃까지 하강시키는 이유는, 불량이 발생한 멀티칩 패키지를 분류하여 제거하기 위함이다. 통상적으로 번인 장비의 챔버는 고온에서 챔버의 문(door)이 열릴 경우 작업자에 안전사고가 발생할 수 있다. 따라서 작업자에게 발생할 수 있는 안전사고를 방지하기 위하여 50℃ 이하에서 챔버 문이 열리지 않도록 설계되어 있기 때문에 챔버온도를 하강시키는 것이 필요하다.
이어서 낸드 플레쉬 소자의 번인 검사에서 불량이 발생된 멀티칩 패키지를 분류(S16)하여 제거한다. 그 후, 작업자가 번인 장비로 멀티칩 패키지 내부의 에스램(SRAM) 소자용 번인 프로그램을 로딩(S17)한다. 이어서 검사를 시작하기 전에 다시 한번 접촉검사를 수행(S11)한다. 상기 챔버 온도를 에스램 소자의 번인 검사 온도까지 조정(S12)한다. 상기 챔버의 온도가 에스램 소자의 번인 검사 온도에 도달하면 멀티칩 패키지 내부의 에스램 소자에 대한 번인 검사를 수행(S18)한다. 그 후, 상기 에스램 소자에 대한 번인 검사가 종료(S19)되면, 이전과 동일한 방식으로 챔버의 온도를 50℃ 이하로 하강(S15)한다. 상기 온도 하강이 완료되면 에스램 소자에 불량이 있는 멀티칩 패키지를 상기 에스램 번인 검사의 결과에 따라 분류(S20)하여 제거한다.
마지막으로 상기 번인 장비로 멀티칩 패키지의 디램 소자용 번인 프로그램을 로딩(S21)한다. 상기 디램 소자용 번인 프로그램을 로딩한 후, 다시 한번 번인 보오드에 대한 접촉검사(S11)를 실시하고, 챔버의 온도를 디램 소자의 번인 검사 온도로 조정(S12)한다. 상기 챔버의 온도가 디램 소자의 번인 검사 온도에 도달하면, 디램 소자에 대한 번인 검사를 수행(S22)한다. 상기 디램 소자에 대한 번인 검사가 종료(S23)되면, 챔버 온도를 다시 50℃ 이하로 하강시켜 상기 디램 소자의번인 검사의 결과에 따라 디램 소자에 불량이 있는 멀티칩 패키지를 분류(S24)하여 제거한다.
이렇게 멀티칩 패키지에 대하여 내부에 포함된 반도체 소자를 위한 개별 프로그램을 로딩하여 검사하는 것은, 모니터링 번인 검사를 위한 번인 설비에서 스캔 제어 신호(scan control clock)가 2개인 것이 원인이었다.
일반적으로 번인 장비는 스캔 제어 신호를 이용하여 번인 보오드 내부에서 데이터 신호선을 공유하는 반도체 패키지, 예컨대 멀티칩 패키지를 분류하여 지정한다. 일 예로 번인 보오드에 100개의 멀티칩 패키지가 탑재되어 모니터링 번인 검사를 진행한다고 가정하면, 번인 장비 내에서 사용 가능한 데이터 입출력 핀 수는 대부분 100개 미만이다. 그러나 번인 보오드에 탑재된 100개의 멀티칩 패키지에서 필요로 하는 데이터 입출력 핀 수는 수백~수천개에 이른다. 이러한 문제를 해결하기 위해 번인 장비는 데이터 입출력 핀을 공유하게 된다. 이를 위해 번인 장비는 스캔 제어 신호를 이용하여 번인 보오드에 탑재된 반도체 패키지를 그룹으로 묶어서 분류하고 이를 지정하여 검사하게 된다.
따라서 종래 기술에서는 멀티칩 패키지에 대한 동시 모니터링 번인 검사가 불가능하였다. 이에 따라 각각의 멀티칩 패키지에 대한 번인 보오드를 추가로 구성하여 모니터링 번인 검사를 진행한다. 이 경우, 필요한 번인 보오드가 증가하고, 동일 멀티칩 패키지에 대하여 2회 이상의 모니터링 번인 검사를 실시하여 생산성이 저하된다.
상술한 종래 기술에 대한 멀티칩 패키지의 번인 검사방법은 다음과 같은 문제점을 있다.
첫째, 하나의 멀티칩 패키지에 대하여 3회에 걸쳐 번인 검사용 프로그램을 번인 장비로 로딩하기 때문에 작업자가 프로그램을 잘못 로딩할 확률이 높다.
둘째, 멀티칩 패키지에 포함된 개별 반도체 소자에 대한 번인 검사가 종료될 때마다 챔버 온도를 하강시켜 불량 멀티칩 패키지를 제거해야 되기 때문에 번인 시간이 길어지고, 작업량이 많아진다.
셋째, 새로운 번인 검사용 프로그램을 로딩할 때마다 접촉검사를 수행해야 하기 때문에 작업자의 업무량이 많아진다.
본 발명이 이루고자 하는 기술적 과제는 스캔 제어 신호를 2개 이상 복수개로 인가할 수 있는 번인 장비에서 하나의 통합된 번인 프로그램을 사용하여 멀티칩 패키지에 대한 번인 검사를 수행함으로써 상술한 종래 기술의 문제점을 해결할 수 있는 멀티칩 패키지의 통합 번인 검사 방법을 제공하는데 있다.
도 1은 일반적인 반도체 제품의 불량 발생률을 설명하기 위해 도시한 그래프이다.
도 2는 종래 기술에 따른 멀티칩 패키지의 대한 모니터링 번인 검사의 공정 흐름도이다.
도 3은 일반적인 멀티칩 패키지를 설명하기 위해 도시한 단면도이다.
도 4는 본 발명에 의한 멀티칩 패키지에 대한 모니터링 번인 검사 공정에 사용되는 번인 장비를 설명하기 위한 블록도(block diagram)이다.
도 5는 본 발명에 따른 멀티칩 패키지의 대한 모니터링 번인 검사의 공정 흐름도이다.
도 6은 종래 기술에 따른 모니터링 번인 검사의 공정진행 시간을 설명하기 위한 그래프이다.
도 7은 본 발명에 따른 모니터링 번인 검사의 공정진행 시간을 설명하기 위한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 멀티칩 패키지, 110: 기판(substrate),
112: 솔더볼, 114: 와이어,
116: 접착수단, 118: 봉합수지,
120: 제1 칩, 122: 제2 칩,
124: 제3 칩.
상기 기술적 과제를 달성하기 위하여 본 발명은, 여러 종류의 반도체 소자가 하나로 통합된 멀티칩 패키지를 스캔 제어 신호를 2개 이상 복수개로 인가할 수 있는 번인 장비의 챔버(chamber)로 로딩하는 단계와, 상기 멀티칩 패키지를 검사할 수 있는 통합 번인 프로그램을 상기 번인 장비로 로딩하는 단계와, 상기 통합 번인 프로그램을 사용하여 상기 멀티칩 패키지의 번인 검사를 수행하는 단계를 구비하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 소자는 반도체 패키지 혹은 반도체 칩으로 메모리 기능을 수행하는 반도체 소자로서 번인 검사온도 및 검사방법이 서로 다른 것이 적절하며, 상기 멀티칩 패키지는 TBGA(Thin Ball Grid Array)형인 것이 적합하다.
상기 통합 번인 프로그램은 상기 여러 종류의 반도체 소자에 적합한 번인 검사 조건을 멀티플렉서(multiplexor)의 선택 기능을 사용하여 설정하도록 만들어진 것이 적절하며, 내부에 포함된 개별 반도체 소자의 특정 입출력 단자의 입출력을 마스킹(I/O masking) 할 수 있는 기능이 설정된 프로그램인 것이 적합하며, 여러 종류의 반도체 소자에 대한 번인 온도 조건을 설정할 수 있는 기능이 포함된 프로그램인 것이 적합하다.
바람직하게는, 상기 멀티칩 패키지를 번인 장비의 챔버로 로딩한 후, 상기 멀티칩 패키지가 탑재된 번인 보오드가 전기적으로 정확하게 연결되었는지를 확인하는 접촉검사를 수행하는 단계를 더 진행하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 번인 검사는 모니터링 번인 검사인 것이 적합하고, 상기 통합 번인 프로그램은 번인 검사 결과를 이용하여 분류(bin sorting)를 1회만 실시하는 프로그램인 것이 바람직하다.
본 발명에 따르면, 멀티칩 패키지에 대한 공정진행 시간을 단축하고, 작업자에 의한 에러 발생을 최소화할 수 있고, 작업자의 작업량을 줄여서 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 명세서에서 말하는 멀티칩 패키지는 가장 넓은 의미로 사용하고 있으며 아래의 실시예에 도시된 특정 형태의 멀티칩 패키지만을 한정하는 것이 아니다.
본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 낸드 플래쉬 소자, 에스램 소자 및 디램 소자가 하나로 통합된 멀티칩 패키지이지만, 이는 낸드 플래쉬 소자 에스램 소자가 하나로 통합된 형태의 멀티칩 패키지여도 무방하다. 혹은 다른 종류의 메모리 기능을 수행하는 반도체 소자가 하나로 통합된 것일 수도 있다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 3은 일반적인 멀티칩 패키지를 설명하기 위해 도시한 단면도이다.
도 3을 참조하면, 낸드 플래쉬 소자, 에스램 소자 및 디램 소자의 기능을 수행하는 반도체 칩(120, 122, 124)이 하나의 멀티칩 패키지(100) 내부에 통합된 형태로 조립되어 있다. 접착수단(116), 예컨대 접착제 혹은 접착 테이프를 사용하여 반도체 칩(120, 122, 124) 사이 혹은 반도체 칩(120)과 기판(110) 사이를 접착시킨다. 또한 각각의 반도체 칩(120, 122, 124)은 와이어(114)를 통하여 기판(110)과 상호 연결되고, 기판(110)은 외부연결단자(112)인 솔더볼을 통하여 상기 반도체칩(120, 122, 124)의 기능을 외부로 확장시킨다. 이렇게 3개의 반도체 칩(120, 122, 124)이 하나로 통합된 멀티칩 패키지(100)는 봉합수지(118)에 밀봉되어 외부의 충격으로부터 보호된다.
도면에서는 2개의 반도체 칩 하나로 통합된 형태를 예로 설명하였으나, 이는 2개 혹은 4개의 반도체 칩이 하나로 연결된 형태로 치환해도 본 발명의 사상을 적용시킬 수 있으며, 반도체 칩 대신에 반도체 패키지를 하나로 통합시켜도 본 발명의 사상을 적용시킬 수 있다. 또한 메모리 기능을 수행하는 반도체 소자를 통합하는 멀티칩 패키지를 일 예로 설명하였지만, 이는 메모리 기능 외에 다른 기능을 수행하는 반도체 소자를 하나 통합하여 멀티칩 패키지를 만들어도 본 발명의 사상을 적용시킬 수 있다.
도 4는 본 발명에 의한 멀티칩 패키지에 대한 모니터링 번인 검사 공정에 사용되는 번인 장비를 설명하기 위한 블록도(block diagram)이다.
도 4를 참조하면, 일반적으로 모니터링 번인 검사에 있어서, 번인 장비(150)와 번인 보오드(152) 사이에는 일반적으로 3 종류의 신호선이 사용된다. 첫째가 반도체 패키지에 있는 데이터를 입력하고 출력하는 데이터 입출력 신호선(154)이고, 둘째가 번인 보오드에 탑재된 반도체 패키지를 그룹화시켜 지정하는데 사용되는 스캔 제어 신호(156)이고, 마지막이 번인 보오드(152)에 탑재된 반도체 소자의 번지를 지정하고 컨트롤 신호를 인가할 수 있는 번지/제어 신호선(158)이다. 본 발명에서는 상기 스캔 제어 신호(156)를 2개 이상 복수개, 예컨대 4개가 사용된다. 따라서, 번인 보오드(152)에 탑재된 멀티칩 패키지가 2개 이상일지라도, 통합 모니터링 번인 검사가 가능하게 된다. 또한 번인 보오드(152)에 탑재되는 멀티칩 패키지의 개수를 늘리는 것도 가능하게 된다. 본 발명에서는 상기 스캔 제어 신호(156)를 4개로 한정하였으나 이는 2개 이상 복수개의 범위 내에서 더 늘리는 것이 얼마든지 가능하다.
도 5는 본 발명에 따른 멀티칩 패키지의 대한 모니터링 번인 검사의 공정 흐름도이다.
종래 기술에서는 멀티칩 패키지 내에 포함된 개별 반도체 소자에 대하여 각각 개별적으로 모니터링 번인 검사를 수행하였으나 본 발명에서는 하나로 통합된 모니터링 번인 프로그램을 사용하여 한번에 모든 개별 반도체 소자에 대한 모니터링 번인 검사를 수행하는 것이 본 발명의 주요 사상이다.
도 5를 참조하면, 멀티칩 패키지, 예컨대 낸드 플래쉬 소자, 에스램 소자 및 디램 소자가 하나로 통합된 멀티칩 패키지를 통상의 방법에 따라 번인 보오드에 탑재(P100)한다. 상기 번인 보오드는 단위 멀티칩 패키지에 대한 모니터링 번인 검사를 수행할 수 있도록 만들어진 인쇄회로기판(PCB: Print Circuit Board)으로서 상기 단위 멀티칩 패키지와 연결되는 복수개의 소켓들이 인쇄회로기판(PCB) 위에 장착되어 있는 것을 말한다.
이어서 멀티칩 패키지가 탑재된 복수매의 번인 보오드를 번인 장비의 챔버로 로딩(P102)한다. 상기 번인 장비의 챔버는 상기 복수매의 번인 보오드가 전기적으로 연결될 수 있는 구조로서 온도, 전압, 쓰기/읽기 등의 가혹한 조건이 멀티칩 패키지에 인가되는 장소이다. 이어서 작업자는 번인 장비로 통합 번인 프로그램을로딩(S104)하여 번인 검사를 준비한다. 상기 프로그램의 로딩이 끝난 후, 작업자는 번인 보오드가 번인 장비의 챔버와 전기적으로 정확하게 연결되었는지 여부를 접촉검사를 통해 확인(P106)한다.
이어서 상기 통합 번인 프로그램이 번인 장비의 하드웨어를 제어하여 챔버 온도를 낸드 플래쉬 소자의 번인 검사온도로 조정(P110)한다. 상기 챔버 온도가 멀티칩 패키지에 포함된 낸드 플래쉬 소자의 번인 검사온도에 도달하면, 낸드 플래쉬 소자에 대한 번인 검사를 수행(P108)한다. 이때 통합 번인 프로그램은 멀티플렉서의 선택기능과 입출력 단자 마스킹(I/O masking) 기능을 프로그램 내부에서 사용하여 낸드 플래쉬 소자에 대한 번인 검사를 수행한다.
상기 멀티플렉서의 선택기능이란, 낸드 플래쉬 소자, 에스램 소자 및 디램 소자의 모니터링 번인 검사 방식이 각각 다른 것을 해결하기 위한 수단이다. 예를 들면, 낸드 플래쉬 소자의 경우 모니터링 번인 검사를 수행할 때에 AX, AY 번지(address) 및 데이터(Data) 단자에 대하여 멀티플렉서 기능을 사용하면서 모니터링 번인 검사를 수행한다. 반면 에스램 소자의 경우 이러한 멀티플렉서 기능을 사용하지 않고 모니터링 번인 검사를 수행한다. 그리고 디램 소자는 오직 AX, AY 번지(address)에 대해서만 멀티플렉서 기능을 사용하면서 모니터링 번인 기능을 수행하도록 되어 있다. 이렇게 상이한 검사조건을 하나로 통합하기 위해서 상기 통합 번인 프로그램은 상기 3개의 검사 조건을 모두 포함하도록 작성되었으며, 특정 반도체 소자, 예컨대 낸드 플래쉬 소자를 검사할 때에는 3개의 검사조건 중에서 하나의 검사조건을 서브루틴(Subroutine)으로 불러서 사용한다. 이러한 기능을 멀티플렉서 선택 기능이라 한다.
또한 입출력 단자 마스킹(I/O masking) 기능이란, 멀티칩 패키지 내부에 포함된 개별 반도체 소자의 입출력 단자 개수는 모두 동일하지 않다. 예컨대 낸드 플래쉬 소자의 출력핀이 8개이고, 에스램 소자의 출력핀이 16이고, 디램 소자의 출력핀이 16개라면, 통상적으로 번인 보오드에서는 16개의 출력단자를 사용하도록 소켓이 설계된다.
이 경우 낸드 플래쉬 소자의 모니터링 번인 검사를 수행할 때에는 출력단자로 할당된 16개의 단자에서 8개의 단자는 사용하지 말아야 한다. 왜냐하면 사용하지 않은 8개의 단자에서 임의의 출력이 나오면, 원하지 않은 8개의 임의 출력 때문에 모니터링 번인 검사를 할 수 없기 때문이다. 따라서, 통합 모니터링 번인 프로그램에서는 개별 반도체 소자에 대한 모니터링 번인 검사를 수행할 때에 개별 반도체 소자의 입출력 핀에 적합하도록 사용하지 않은 단자의 입력/출력을 차단한다. 이러한 기능을 입출력 단자 마스킹(I/O masking) 기능이라 한다.
상기 멀티플렉서 선택기능과 입출력 단자 마스킹(I/O masking) 기능을 사용하여 낸드 플래쉬 소자에 대한 모니터링 번인 검사를 종료하면, 상기 통합 번인 프로그램은 번인 장비 챔버의 온도를 다른 종류의 반도체 소자, 예컨대 에스램 소자의 번인 검사 온도로 조정(P110)한다.
종래 기술에서는 개별 반도체 소자용 번인 프로그램을 로딩하고, 불량을 제거하기 위하여 온도를 50℃ 이하로 떨어뜨렸다. 그러나 본 발명에서는 통합 모니터링 번인 프로그램을 사용하기 때문에 곧바로 2번째 반도체 소자의 번인 검사온도로 곧바로 올릴 수 있기 때문에 번인 검사 시간이 단축된다. 또한 번인 장비로 프로그램을 로딩하는 작업도 종래 기술에서는 3회에 걸쳐 수행되었다. 이 과정에서 작업자는 잘못된 프로그램을 번인 장비로 로딩할 확률이 높았다. 그러나 본 발명에서는 오직 1회의 프로그램 로딩으로 번인 검사가 이루어지기 때문에 작업자에 의한 에러 발생을 최소화시킬 수 있다. 그리고, 종래 기술에서는 접촉 검사가 3회에 걸쳐서 수행되어 작업자의 작업량이 많았으나, 본 발명에서는 통합 번인 프로그램을 시작하기 전에 오직 1회에 걸쳐서만 접촉 검사를 수행하기 때문에 작업자의 작업량이 1/3배로 줄어든다.
상기 챔버의 온도가 에스램 소자의 번인 검사 온도에 도달하면 상술한 멀티플렉서 선택기능과 입출력 단자 마스킹(I/O masking) 기능을 사용하여 에스램 소자에 대한 모니터링 번인 검사를 수행(P112)한다. 상기 에스램 소자의 모니터링 번인 검사가 종료되면, 상기 통합 번인 프로그램은 다시 챔버 온도를 다른 반도체 소자, 예컨대 디램 소자의 번인 검사온도로 조정(P110)한다.
그 후, 챔버의 온도가 디램 소자의 번인 검사온도에 도달하면, 상술한 멀티플렉서 선택기능과 입출력 단자 마스킹(I/O masking) 기능을 사용하여 디램 소자에 대한 모니터링 번인 검사를 수행(P114)한다. 상기 디램 소자의 모니터링 번인 검사가 종료되면, 멀티칩 패키지의 통합 모니터링 번인 검사가 종료(P118)된다. 그 후, 다시 챔버 온도를 약 50℃ 이하, 즉 챔버의 문이 개방될 수 있는 온도까지 떨어뜨린다. 그 상태에서 통합 모니터링 번인 검사 결과에 따라서 멀티칩 패키지를 분류하는 작업을 수행한다.
도 6은 종래 기술에 따른 모니터링 번인 검사의 공정진행 시간을 설명하기 위한 그래프이다.
도 6을 참조하면, 도 4에서 설명된 멀티칩 패키지에서 낸드 플래쉬 소자의 번인 검사온도가 80℃이고, 에스램 소자의 번인 검사 온도가 125℃이고, 디램 소자의 번인 검사 온도가 70℃이면, 시간의 경과에 따른 챔버의 온도 변화는 그래프의 선과 같이 움직인다. 여기서 ① 구간은 낸드 플래쉬 소자의 번인 검사를 위해 챔버 온도를 80℃로 올리는 구간이다. ② 구간은 낸드 플래쉬 소자의 번인 검사를 수행하는 구간이다. ③구간은 챔버의 문이 개방될 수 있는 온도, 예컨대 50℃로 챔버 온도를 낮추는 구간이다. ④구간은 검사결과에 따라서 멀티칩 패키지를 분류(sorting)하는 구간이다. ⑤구간은 에스램 소자의 번인 검사를 위해 챔버 온도를 125℃로 올리는 구간이다. ⑥구간은 에스램 소자에 대한 번인 검사를 수행하는 구간이다. ⑦구간은 챔버의 온도를 문이 개방되는 50℃ 이하로 낮춘 후에 다시 디램 소자의 번인 검사를 위해 챔버 온도를 70℃로 높이는 구간이다. ⑧구간은 디램 소자에 대한 번인 검사를 수행하는 구간이다.
따라서, 상기 ③, ④구간에서는 챔버의 온도를 낮추어 3회의 분류를 수행해야 하고, 다른 종류의 번인 프로그램을 로딩해야 하고, 다시 접촉검사를 해야 하기 때문에 시간이 더 많이 소요되었다.
도 7은 본 발명에 따른 모니터링 번인 검사의 공정진행 시간을 설명하기 위한 그래프이다.
도 7을 참조하면, 공정 진행 도중에 챔버의 온도를 50℃ 이하로 낮추는 ③구간, 분류 및 다른 번인 프로그램을 로딩하는 시간인 ④ 구간이 생략되었기 때문에 번인 검사기간이 종래 기술과 비교하여 현저하게 줄어든 것을 확인할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 멀티칩 패키지 내부에 포함된 반도체 소자에 대하여 개별적으로 번인 검사하는 방식에서 통합적으로 검사하는 방식으로 전환함으로써 첫째, 번인 검사기간을 단축할 수 있다. 둘째, 작업자에 의한 에러 발생 확률을 줄일 수 있다. 셋째, 작업자의 작업량을 줄여서 생산성을 향상할 수 있다.
Claims (20)
- 여러 종류의 반도체 소자가 하나로 통합된 멀티칩 패키지를 스캔 제어 신호를 2개 이상 복수개로 인가할 수 있는 번인 장비의 챔버(chamber)로 로딩하는 단계;상기 멀티칩 패키지를 검사할 수 있는 통합 번인 프로그램을 상기 번인 장비로 로딩하는 단계; 및상기 통합 번인 프로그램을 사용하여 상기 멀티칩 패키지의 번인 검사를 수행하는 단계를 구비하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 반도체 소자는 반도체 패키지인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 반도체 소자는 반도체 칩인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 멀티칩 패키지는 메모리 기능을 수행하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 멀티칩 패키지 내에 포함된 여러 종류의 반도체 소자는 번인 검사를 수행하는 온도가 서로 다른 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 여러 종류의 반도체 소자가 하나로 통합된 멀티칩 패키지는,번인 보오드에 탑재된 상태로 상기 번인 장비의 챔버로 로딩(loading)되는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 멀티칩 패키지는 TBGA(Thin Ball Grid Array)형인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 통합 번인 프로그램은 상기 여러 종류의 반도체 소자에 적합한 번인 검사 조건을 멀티플렉서(multiplexor)의 선택 기능을 사용하여 설정하도록 만들어진 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 통합 번인 프로그램은 특정 입출력 단자의 입출력을 마스킹(I/O masking) 할 수 있는 기능이 설정된 프로그램인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 통합 번인 프로그램은 여러 종류의 반도체 소자에 대한 번인 온도 조건을 설정할 수 있는 기능이 포함된 프로그램인 것을 특징으로 하는 멀티칩 패키지의통합 번인 검사 방법.
- 제6항에 있어서,상기 멀티칩 패키지를 번인 장비의 챔버로 로딩한 후, 상기 멀티칩 패키지가 탑재된 번인 보오드가 전기적으로 정확하게 연결되었는지를 확인하는 접촉검사를 수행하는 단계를 더 진행하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 번인 검사는 모니터링 번인 검사인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제1항에 있어서,상기 통합 번인 프로그램은 번인 검사 결과를 이용하여 분류(bin sorting)를 1회만 실시하는 프로그램인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 여러 종류의 반도체 소자가 하나로 통합된 멀티칩 패키지를 번인 보오드에 탑재하는 단계;상기 번인 보오드를 스캔 제어 신호를 2개 이상 복수개로 인가할 수 있는 번인 장비의 챔버로 로딩하는 단계;상기 번인 장비에 여러 종류의 반도체 소자를 모두 검사할 수 있는 통합 번인 프로그램을 로딩하는 단계;상기 번인 보오드에 대한 전기적 연결을 확인하기 위한 접촉검사를 수행하는 단계;상기 번인 장비로 로딩된 통합 번인 프로그램에서 멀티플렉서 선택 기능을 이용하여 상기 여려 종류의 반도체 소자에 대한 번인 검사를 순차적으로 수행하는 단계;상기 여러 종류의 반도체 소자에 대한 번인 검사를 종료하는 단계;상기 번인 검사 결과를 이용하여 상기 멀티칩 반도체 패키지를 분류하는 단계를 구비하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제14항에 있어서,상기 여러 종류의 반도체 소자에 대한 번인 검사를 순차적으로 수행할 때에 상기 통합 번인 프로그램은 상기 챔버의 온도를 각각의 반도체 소자의 번인 검사 온도에 맞게 소프트웨어적으로 변화시키는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제14항에 있어서,상기 반도체 소자는 메모리 기능을 수행하는 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제14항에 있어서,상기 통합 번인 프로그램은 특정 입출력 단자를 마스킹(I/O masking)할 수 있는 기능이 설정된 프로그램인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제17항에 있어서,상기 멀티칩 패키지에 포함된 여러 종류의 반도체 소자는 입출력 핀의 개수가 서로 다른 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제14항에 있어서,상기 멀티칩 패키지는 TBGA형인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
- 제14항에 있어서,상기 번인 검사는 모니터링 번인 검사인 것을 특징으로 하는 멀티칩 패키지의 통합 번인 검사 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030003648A KR20040066553A (ko) | 2003-01-20 | 2003-01-20 | 멀티칩 패키지의 통합 번인 검사 방법 |
| US10/759,267 US20040145387A1 (en) | 2003-01-20 | 2004-01-20 | Integrated monitoring burn-in test method for multi-chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030003648A KR20040066553A (ko) | 2003-01-20 | 2003-01-20 | 멀티칩 패키지의 통합 번인 검사 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040066553A true KR20040066553A (ko) | 2004-07-27 |
Family
ID=32733087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030003648A KR20040066553A (ko) | 2003-01-20 | 2003-01-20 | 멀티칩 패키지의 통합 번인 검사 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040145387A1 (ko) |
| KR (1) | KR20040066553A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100875294B1 (ko) * | 2007-03-16 | 2008-12-23 | 삼성전자주식회사 | 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법 |
| US8427891B2 (en) * | 2007-04-17 | 2013-04-23 | Rambus Inc. | Hybrid volatile and non-volatile memory device with a shared interface circuit |
| CN101414482B (zh) * | 2007-10-16 | 2011-03-23 | 京元电子股份有限公司 | 刻录检错的方法与系统 |
| CN116125182B (zh) * | 2023-04-17 | 2023-06-27 | 深圳市鼎泰佳创科技有限公司 | 一种用于提高mcu老化柜老化监控效率的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301155A (en) * | 1990-03-20 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Multiblock semiconduction storage device including simultaneous operation of a plurality of block defect determination circuits |
| US5461544A (en) * | 1993-03-05 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Structure and method for connecting leads from multiple chips |
| JP3293334B2 (ja) * | 1993-08-25 | 2002-06-17 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
| US5807762A (en) * | 1996-03-12 | 1998-09-15 | Micron Technology, Inc. | Multi-chip module system and method of fabrication |
| US5667077A (en) * | 1996-04-26 | 1997-09-16 | Micron Electronics, Inc. | Module handling apparatus and method with rapid switchover capability |
| US5723907A (en) * | 1996-06-25 | 1998-03-03 | Micron Technology, Inc. | Loc simm |
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| US5998860A (en) * | 1997-12-19 | 1999-12-07 | Texas Instruments Incorporated | Double sided single inline memory module |
| US6207474B1 (en) * | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
| JP3078530B2 (ja) * | 1998-10-12 | 2000-08-21 | ローム株式会社 | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 |
| US6697978B1 (en) * | 1999-10-25 | 2004-02-24 | Bae Systems Information And Electronic Systems Integration Inc. | Method for testing of known good die |
| JP2002014875A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP4570809B2 (ja) * | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | 積層型半導体装置及びその製造方法 |
| US20030122236A1 (en) * | 2002-01-02 | 2003-07-03 | Shibaek Nam | Semiconductor device having multi-chip package structure |
| US6576998B1 (en) * | 2002-02-28 | 2003-06-10 | Amkor Technology, Inc. | Thin semiconductor package with semiconductor chip and electronic discrete device |
| US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
-
2003
- 2003-01-20 KR KR1020030003648A patent/KR20040066553A/ko not_active Application Discontinuation
-
2004
- 2004-01-20 US US10/759,267 patent/US20040145387A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040145387A1 (en) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7237158B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US5965902A (en) | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device | |
| US20060242497A1 (en) | Circuit and method for test and repair | |
| KR19990051869A (ko) | 반도체 장치의 병렬 테스트 회로 | |
| US6287878B1 (en) | Method of fabricating chip scale package | |
| JP2004184415A (ja) | 半導体パッケージの検査装置及びこれを利用した検査方法 | |
| KR20040066553A (ko) | 멀티칩 패키지의 통합 번인 검사 방법 | |
| CN117648892A (zh) | 一种利用ai动态调节老化测试参数的方法及系统 | |
| KR100392316B1 (ko) | 웨이퍼 레벨에서 반도체 소자에 대한 번인 프로세싱을 실행하는 장치 | |
| US6352868B1 (en) | Method and apparatus for wafer level burn-in | |
| CN112630621B (zh) | 一种引脚短路检测电路及检测方法 | |
| US20220157397A1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| WO2022179031A1 (zh) | 复合测试机及其使用方法 | |
| KR20070069415A (ko) | 반도체 테스트장치 및 그 테스트방법 | |
| KR20040054904A (ko) | 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 | |
| TW202013544A (zh) | 晶圓級測試方法及系統 | |
| US20060123294A1 (en) | Method and test apparatus for testing integrated circuits using both valid and invalid test data | |
| KR100331262B1 (ko) | Bga패키지의 접속상태 테스트회로 | |
| TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
| Băjenescu | Environmental Stress Screening and Burn-in | |
| KR19980043645A (ko) | 반도체 디바이스용 테스트 장치 | |
| KR20000033496A (ko) | 소켓을 갖는 메모리 모듈 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| KR19990016650A (ko) | 반도체 웨이퍼의 동시 검사 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |