KR19990016650A - 반도체 웨이퍼의 동시 검사 장치 - Google Patents

Abstract

본 발명은 반도체 웨이퍼의 동시 검사 장치에 관한 것으로서, 적어도 2 개 이상의 다이를 동시에 프로빙할 수 있도록 다수의 팁을 갖는 프로브 카드와, 상기 프로브 카드 주변에 다접접 릴레이를 장착할 수 있는 다수의 릴레이 장착공을 형성한 본체를 포함하는 것을 특징으로 한다.

따라서, 본 발명에 의하면 웨이퍼 소팅(Wafer Sorting)시 한 번에 2 이상의 칩을 동시에 프로빙(Probing)할 수 있으므로 검사 시간을 단축시킬 뿐만 아니라 겁사 비용을 절감시켜 생산성을 향상시킬 수 있다.

Description

반도체 웨이퍼의 동시 검사 장치

본 발명은 반도체 웨이퍼의 동시 검사 장치에 관한 것으로서, 보다 상세하게는 반도체 웨이퍼(Wafer)의 기능 검사시 한 번에 2 개 또는 그 이상의 칩(Chip)을 동시에 프로빙(Probing)하여 테스트할 수 있는 반도체 웨이퍼의 동시 검사 장치에 관한 것이다.

일반적으로 반도체 웨이퍼의 기능 검사는 전 제조 공정이 끝난 뒤 웨이퍼 상태로 각 칩의 기능이 양호한지 불량한지 여부를 전기적인 규격에 따라 선별하는 작업으로서, 웨이퍼 소팅(Wafer Sorting)이라고 한다.

종래에는, 이 웨이퍼 소팅시 테스터(Tester)에 프로브(Probe Card)를 접속하여 웨이퍼 각 하나의 다이(Die)프로빙하여 한 번에 하나씩 테스트를 해 왔다.

그러나, 근래에는 반도체용 테스터의 채널(Channel) 수가 주로 128, 256 핀(Pin)으로 구성되어 있고, 512 채널까지 제공하고 있으므로 적은 수의 핀, 예를 들어 64 핀이나 128 핀 이하의 제품의 경우에는 다수의 채널이 사용되지 않아 사장되어 테스터 장치의 활용도가 저하되는 문제점이 있었다.

따라서, 본 발명은 상술한 문제점을 해소하기 위하여 창작된 것으로서, 본 발명의 목적은 웨이퍼 소팅(Wafer Sorting)시 한 번에 2 개 또는 그 이상의 칩을 동시에 프로빙할 수 있는 반도체 웨이퍼의 동시 검사 장치를 제공하는 데 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼의 동시 검사 장치는, 적어도 2 개 이상의 다이를 동시에 프로빙할 수 있도록 다수의 팁을 갖는 프로브 카드와, 상기 프로브 카드 주변에 다접접 릴레이를 장착할 수 있는 다수의 릴레이 장착공을 형성한 본체를 포함하는 것을 특징으로 한다.

도 1 은 본 발명에 따른 반도체 웨이퍼의 동시 검사 장치를 개략적으로 나타낸 도면.

도 2 및 도 3 은 본 발명 장치의 릴레이와 장치 채널과의 연결 방법을 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명

10 : 본체, 12 : 릴레이 장착공,

20 : 프로브 카드, 22 : 팁.

이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명한다.

도 1 은 본 발명에 따른 반도체 웨이퍼의 동시 검사 장치를 개략적으로 나타낸 도면이다.

도 1 에서, 본 발명 테스터 장치의 본체(10)에 2 개의 다이(Die)를 동시에 프로빙(Probing)할 수 있도록 다수의 팁(Tip)(22)을 갖는 프로브 카드(Probe Card)(20)를 접속한다.

여기서, 상기 프로브 카드(20) 주변에 5 접접 릴레이를 장착할 수 있는 릴레이 장착공(12)을 다수개 형성한다.

이와 같은 구성을 포함하는 본 발명에 따른 반도체 웨이퍼의 동시 검사 장치의 작용을 살펴보기로 한다.

먼저, 동시 검사를 위하여 검토해야 할 사항은 다음과 같다.

반도체는 그 기능에 관계없이 공통적으로 주요 특성인 동작 전류를 평가한다. 웨이퍼의 경우에 동시 검사를 적용하게 되면 2 개의 칩에 공통적으로 전원이 인가되므로 동작 전류의 측정치가 2 칩의 합이 되므로 이 때에는 각 칩의 분리가 필요하다.

이는 웨이퍼 섭스트레이트(Wafer Substrate)가 각 칩에 함께 묶여 있기 때문에 발생하며, N-SUB 인 경우에만 문제가 되는 데, 그 이유는 CMOS LOGIC의 경우 N-SUB 전위와 장치 전원의 전압이 같기 때문이다.

다음으로, 본 발명의 해결 방안을 살펴보기로 한다.

도 2 및 도 3 은 본 발명 장치의 릴레이와 장치 채널과의 연결 방법을 나타낸 도면이다.

상기 도면에서, 동시 검사시 DUT1 과 DUT2의 전력단, 즉, 드레인 전압(VDD)과 소오스 전압(VSS)을 릴레이로 제어하면 각 칩의 드레인 전류(IDD) 측정시 나머지 칩의 전력의 온/ 오프(On/ Off) 조절이 가능하다.

즉, 릴레이의 제어를 위하여 릴레이 채널 핀(Relay Channel Pin)을 테스트 채널(Test Channel)에 각 각 연결하고, DUT1 과 DUT2 의 드레인 전압(VDD) 및 소오스 전압(VSS) 핀을 테스트 채널의 해당 채널과 연결한다.

릴레이 그라운드(Relay Ground)를 테스터 그라운드(Tester Ground)에 연결하고, 릴레이 전압 VS1, VS2, 그라운드 핀을 장치의 각 전원 공급부와 접지부에 연결한다.

이렇게 하여 동시 검사를 할 수 있도록 하드웨어적인 준비는 완료되었다.

그리고, 테스트 프로그램 작성시 릴레이 컨트롤을 위한 벡터(Vecter) 추가와 DUT1,2 의 전력 포싱(Power Forcing) 부분을 추가하면 프로그랩 부분도 완성한다.

동시 검사가 정확하게 셋업되었나를 확인하기 위해서는 장치의 동작 전류를 측정해 봄으로써 검증할 수 있게 된다.

상술한 본 발명에 의하면, 웨이퍼 소팅(Wafer Sorting)시 한 번에 2 이상의 칩을 동시에 프로빙(Probing)할 수 있으므로 검사 시간을 단축시킬 뿐만 아니라 겁사 비용을 절감시켜 생산성을 향상시킬 수 있다.

Claims (1)

1. 적어도 2 개 이상의 다이를 동시에 프로빙할 수 있도록 다수의 팁을 갖는 프로브 카드와,

   상기 프로브 카드 주변에 다접접 릴레이를 장착할 수 있는 다수의 릴레이 장착공을 형성한 본체를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 동시 검사 장치.