CN114152858A - 切割道器件的电性测试装置及测试方法 - Google Patents

切割道器件的电性测试装置及测试方法 Download PDF

Info

Publication number
CN114152858A
CN114152858A CN202210117020.1A CN202210117020A CN114152858A CN 114152858 A CN114152858 A CN 114152858A CN 202210117020 A CN202210117020 A CN 202210117020A CN 114152858 A CN114152858 A CN 114152858A
Authority
CN
China
Prior art keywords
test
devices
electrical
testing
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210117020.1A
Other languages
English (en)
Inventor
吴哲佳
王正钦
欧阳世豪
吴序伟
高沛雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Yuexin Semiconductor Technology Co Ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210117020.1A priority Critical patent/CN114152858A/zh
Publication of CN114152858A publication Critical patent/CN114152858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种切割道器件的电性测试装置及测试方法,用于监控切割道上的器件的电性参数是否达标,装置包括:探针卡,包括多个探针,其中一个探针与一个器件电连接,用于对器件的电性进行测试,多个探针同时与多个器件电连接,用于同时对多个器件的电性进行测试;测试机,与探针卡连接,用于测试算法和编写测试程式,以分别控制多个探针对多个器件的电性测试,获得多个器件的电性参数。通过程式控制多个探针同时对多个切割道上的器件进行电性测试,获得器件的电性参数,可以减少测试时间,同时,减少扎针次数,从而减少探针的磨损程度,增加探针的寿命。

Description

切割道器件的电性测试装置及测试方法
技术领域
本发明涉及半导体器件测试领域,尤其是涉及一种切割道器件的电性测试装置及测试方法。
背景技术
WAT 测试过程中,通过监测切割道上的器件,达到监控芯片内部有源器件与无源器件的电性特性的目的。请参照图1,同一切割道上会设置有多种尺寸的器件,切割道上设置有与器件112连通的pad111,例如,pad111通过VIA与CONT连接到各类器件112,器件112的位置位于pad111之间的区域,如放置多个不同尺寸但电性厚度TOX相同的PMOS管、PGOI或PBJT以及P/N型无源器件。
现有技术中,使用测试机和与测试机连接的测试头140和探针卡120对器件112进行电性测试,以监控器件的电性,将探针卡120上的探针121扎在器件112两端的pad111上,输入电流或电压后可以得到器件112的电性,例如,如果器件112是电阻,可以获得器件112的阻值,接着将阻值通过测试头140传到测试机。但是,现有技术是采用依次对每个器件进行电性测试的方法,即,通过测试机140的pin141连接与第一个器件的pad111连接的探针121,获得第一个器件112电性参数后,再通过pin141连接与下一个器件的pad111连接的探针121获得下一个器件112的电性参数,依次进行,直到所有器件的电性测试完成。
然而,每测试一个器件,每一器件的电性测试方法可能不同,多个器件就需要多个测试项目,导致测试时间较长。同时,探针的针头材质是特殊的铼钨等金属,某些测试项目为减少探针卡针尖残留电荷的影响,会进行二次探针卡针头放电,即二次扎针,磨针次数增加,探针卡会慢慢磨短,针卡长度将变短,针头变大,导致探针卡寿命会缩短,如果一个一个器件测试,更会加速缩短探针卡的寿命。
发明内容
本发明的目的在于提供一种切割道器件的电性测试装置及测试方法,可以减少测试时间,同时,还可以减少探针的磨损程度,增加探针的寿命。
为了达到上述目的,本发明提供了一种切割道器件的电性测试装置,用于监控切割道上的器件的电性参数是否达标,包括:
探针卡,包括多个探针,其中一个所述探针与一个器件电连接,用于对所述器件的电性进行测试,多个所述探针同时与多个所述器件电连接,用于同时对多个所述器件的电性进行测试;以及
测试机,与所述探针卡连接,用于编写测试算法和测试程式,以分别控制多个探针对多个所述器件的电性测试,获得多个所述器件的电性参数。
可选的,在所述的测试装置中,所述器件上设置有pad,所述探针与所述pad接触,以使得所述探针与所述器件电连接。
可选的,在所述的测试装置中,所述测试机内还包括多个测试工具,用于对器件输入测试电流或测试电压,以对所述器件进行电性测试。
可选的,在所述的测试装置中,所述测试机上有串口通讯并行设计,以使得输入到所述器件的电流或电压同时地并行地从测试机到达所述器件上,以及使得获得的电性参数同时地并行地从测试机到达所述测试机。
可选的,在所述的测试装置中,所述测试机上有串口通讯串行设计,输入到所述器件的电流或电压依次到达所述器件上,以及获得的电性参数依次到达所述测试机。
可选的,在所述的测试装置中,多个所述器件的尺寸相同或者不同。
可选的,在所述的测试装置中,多个所述器件的工作电压相同。
可选的,在所述的测试装置中,所述探针卡包括一排探针或至少两排探针,每排探针测试一条切割道上的器件,至少两排探针用于同时测试至少两条切割到上的器件。
本发明还提供了一种切割道器件的电性测试方法,包括:
将探针卡的探针与器件电连接;以及
将电性测试直接得到的值与多个器件共用的衬底电路产生的干扰进行抵消,将抵消后的值作为所述器件的测试参数。
可选的,在所述的测试方法中,将抵消后的值作为所述器件的测试参数之前,其特征在于,还包括:
将抵消后的值与参考值进行比较,如果抵消后的值与参考值的差值在设定值内,则认为所述器件的测试参数达标。
可选的,在所述的测试方法中,编写测试算法和测试程式包括:
建立调用多通道输入输出算法;以及
设置器件的电性测试程式。
在本发明提供的切割道器件的电性测试装置及测试方法中,通过程式控制多个探针同时对多个切割道上的器件进行电性测试,获得器件的电性参数,可以减少测试时间,同时,减少扎针次数,从而减少探针的磨损程度,增加探针的寿命。
附图说明
图1是现有技术的切割道器件的电性测试装置对器件进行测试的示意图;
图2是本发明实施例的切割道器件的电性测试装置对器件进行测试的示意图;
图3是本发明实施例的切割道器件的电性测试装置的示意图;
图4是单排探针的探针卡的示意图;
图5是双排探针的探针卡的示意图;
图中:111-pad、112-器件、120-探针卡、121-探针、140-测试头、141-pin 、211-pad、212-器件、220-探针卡、221-探针、230-测试机、240-测试头、241-pin、300-晶圆。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图2和图3,本发明提供了一种切割道器件的电性测试装置,用于监控切割道上的器件的电性参数是否达标,包括:
探针卡220,包括多个探针221,其中一个探针221与一个器件212电连接,用于对器件212的电性进行测试,多个探针221同时与多个器件212电连接,用于同时对多个器件212的电性进行测试;以及
测试机230,与探针卡220连接,用于编写测试算法和测试程式,以分别控制多个探针221对多个器件212的电性测试,获得多个器件212的电性参数。
优选的,器件212上设置有pad211,探针与pad211接触,以使得探针221与器件212电连接。器件212位于晶圆300上,晶圆300上还具有多个芯片,芯片的周围设置有切割道,切割道上有器件,通过测试切割道上的器件的电性参数来判断芯片的质量。而pad211下方通过VIA与CONT连接到各类器件,器件放置于pad之间的区域。一条切割道可以同时放置多个同类型器件,例如不同尺寸的MOS管或者BJT,这样方便设计同PIN脚数量的探针卡,每次测试一个器件,测试机与探针卡配合,调用测试机的测量单元,通过探针卡与外接pad以及测试机形成回路。
优选的,测试机内还包括多个测试工具,用于对器件输入测试电流或测试电压,以对器件进行电性测试。例如,SMU和ADC。
探针卡220上还有与探针221连通的输入端口和输出端口,输入端口为输入器件的电流或电压,输出端口得到经过器件(例如电阻)的电流或电压,可以计算得到电阻。探针卡包括一排探针或至少两排探针,每排探针测试一条切割道上的器件,至少两排探针用于同时测试至少两条切割到上的器件。一般使用单排探针221的探针卡,例如,图4,在本发明的其他实施例中,也可以是双排探针221的探针卡,例如图5。单排探针221的探针卡适用于一条切割道器件的测试,双排使用两条切割道器件同时测试,两排探针221的针脚水平对应,每排探针221的长度相等,针头材质和直径相等,纵向的探针221的针头之间的间距等于晶圆上两个切割道的距离。使用双排探针时,可以对测试机和测试电路重新分配,重新建立多通道输入与输出的程序编写与编译,实现一次测试过程中完成多个器件的测量。无论在单排探针还是双排探针中,如果器件之间有部分连接,在同时测试时,需要排除连接的其他器件的影响,这个影响,可以根据现有技术测试得到的电性参数来计算得到,得到这个影响的值,后续量测时直接减去影响即可。
在本发明一实施例中,测试机230上有串口通讯并行设计,以使得输入到器件的电流或电压同时地并行地从测试机到达器件上,以及使得获得的电性参数同时地并行地从测试机到达测试机。即在同一时间,输入输出信号可以通过多个并行的测试回路,进行多路量测,监控不同I/O口的信号。
在本发明另一实施例中,测试机230上有串口通讯串行设计,输入到器件的电流或电压依次到达器件上,以及获得的电性参数依次到达测试机。通过在同一测试算法中按照时序先后测试,同样可以达到缩减初始赋值的时间,以及减少敏感器件为排除测试干扰需要多次探针卡针头放电以及二次扎针的动作,也在一定程度,提高测试的效率。
优选的,多个器件的尺寸相同或者不同,多个器件的工作电压相同。这里的器件可能是有源器件,如,MOS管、BJT管和DIO管。也可能是无源器件,例如电阻,如果是有源器件,电性测试的电性参数可能为阈值电压、饱和电流、衬底漏电、击穿电压等特性,如果为无源器件,电性参数可能为电阻。
进一步的,测试装置还包括:测试头240,连接在探针卡220与测试机230之间,测试头240包括多个端口,每个端口和一个pin241连接,每个pin241又和探针卡220上的探针221连接。
相应地,本发明还提供了一种切割道器件的电性测试方法,包括:
将探针卡的探针与器件电连接;以及
将电性测试直接得到的值与多个器件共用的衬底电路产生的干扰进行抵消,将抵消后的值作为所述器件的测试参数。
进一步的,将抵消后的值作为所述器件的测试参数之前,还包括:将抵消后的值与参考值进行比较,如果抵消后的值与参考值的差值在设定值内,则认为所述器件的测试参数达标。多个器件如果共用衬底电路,还需要抵消衬底电路的影响,才是自身器件的最终测试结果,具体的,衬底电路的干扰影响可以通过实验或现有技术的测试中求得。量产测试中,有很多晶圆都是一样的,因此切割道以及切割道内的芯片也均是一致的,首先选出一定比例的晶圆使用现有技术的方法测试得到器件的电性参数,这些电性参数作为参考值。在同样的测试平台,同样的探针卡情况下,剩余的晶圆使用本发明实施例测试切割道器件的电性参数,如果本发明实施例的设定值是0.5%,计算本发明实施例的器件的电性参数与参考值的差值,差值与参考值的比例在0.5%内,则认为测试参数与参考值的差值在设定值内,即认为测试得到的器件的电性参数是达标的。
本发明实施例中,编写测试算法和测试程式包括:建立调用多通道输入输出算法;设置器件的电性测试程式。具体的,通过程式编写新的算法如下:
INTEGER H1,L1,H2,L2,H3,L3,H4,L4,H5,L5,Stat
H1=Pins(1)
L1=Pins(2)
H2=Pins(3)
L2=Pins(4)
H3=Pins(5)
L3=Pins(6)
H4=Pins(7)
L4=Pins(8)
H5=Pins(9)
L5=Pins(10)
!Connect
Connect(FNGnd,H1,L1,H2,L2,H3,L3,H4,L4,H5,L5)
Wait_th(Wait_th)
Connect(FNPort(0.1)H1)
Connect(FNPort(0,2),H2)
Connect(FNPort(0,3)H3)
Connect(FNPort(04)H4)
Connect(FNPort(05)H5)
!ADC mode
Set_smu_ch(H1,Adc,0)
可以从图中看出,首先对每一个测试头的pin脚进行赋值,测试头的每个pin又对应到探针,探针又对应到pad,pad又对应到器件,所以可以通过对pin脚的赋值控制器件两端的pad连接的输入值,例如,H代表提前设置的high端,L代表提前设置的low端,high端和low端也设置在测试电路板上;接着,调用端口(port)将其与high端和low端连接,此处的端口为测试机上的I/O输入输出端口,每个端口一个pin每个pin对应一个探针。建立一种可多端口输入输出的调用与设置程式,测试程式具有input、output、Device和Terminal四个界面,点击选择每一个界面均有相应的信息,例如,Terminal界面可以看到各个端口的赋值,output界面可以看到各个器件(例如电阻)的名称和电性参数,例如阻值,input界面可以看到输入给器件的相关信息,例如输入的电压或电流等。根据各器件端口连线排布,将各量测电性电路板连接到对应的PIN脚端口,通过探针卡将电压Vdd施加到器件所连接的TopMetal上,对于器件施加电性信号值相同的探针卡上的接口,例如对于器件输入电压相同的探针卡上的接口,合理分配短接到同一电路板,相对于每块电路板给相同信号。输入和输出多个器件的电性参数,并可自动识别器件的数量,向下兼容较少器件的测试。
使用本发明实施例的测试结果和使用现有技术的测试结果对比如表1,可以看出数据对比,使用本发明实施例计算得到的电性参数与使用现有技术计算得到的电性参数的相似度达到99.99%和99.95%,可以得出本发明实施例的同时测试器件电性参数的方法测试的结果是准确的。
表1
Figure DEST_PATH_IMAGE002
综上,在本发明实施例提供的切割道器件的电性测试装置及测试方法中,通过程式控制多个探针同时对多个切割道上的器件进行电性测试,获得器件的电性参数,可以减少测试时间,同时,减少扎针次数,从而减少探针的磨损程度,增加探针的寿命。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (11)

1.一种切割道器件的电性测试装置,用于监控切割道上的器件的电性参数是否达标,其特征在于,包括:
探针卡,包括多个探针,其中一个所述探针与一个器件电连接,用于对所述器件的电性进行测试,多个所述探针同时与多个所述器件电连接,用于同时对多个所述器件的电性进行测试;
测试机,与所述探针卡连接,用于编写测试算法与测试程式,以分别控制多个探针对多个所述器件的电性测试,获得多个所述器件的电性参数;以及
测试头,连接在所述探针卡与所述测试机之间,所述测试头包括多个端口,每个所述端口和一个pin连接,每个pin又和所述探针卡上的探针连接。
2.如权利要求1所述的测试装置,其特征在于,所述器件上设置有pad,所述探针与所述pad接触,以使得所述探针与所述器件电连接。
3.如权利要求1所述的测试装置,其特征在于,所述测试机内还包括多个测试工具,用于对器件输入测试电流或测试电压,以对所述器件进行电性测试。
4.如权利要求3所述的测试装置,其特征在于,所述测试机上有串口通讯并行设计,以使得输入到所述器件的电流或电压同时地并行地从测试机到达所述器件上,以及使得获得的电性参数同时地并行地从测试机到达所述测试机。
5.如权利要求3所述的测试装置,其特征在于,所述测试机上有串口通讯串行设计,输入到所述器件的电流或电压依次到达所述器件上,以及获得的电性参数依次到达所述测试机。
6.如权利要求1所述的测试装置,其特征在于,多个所述器件的尺寸相同或者不同。
7.如权利要求1所述的测试装置,其特征在于,多个所述器件的工作电压相同。
8.如权利要求1所述的测试装置,其特征在于,所述探针卡包括一排探针或至少两排探针,每排探针测试一条切割道上的器件,至少两排探针用于同时测试至少两条切割到上的器件。
9.一种使用权利要求1~8任一项所述的切割道器件的电性测试装置的电性测试方法,其特征在于,包括:
将探针卡的探针与器件电连接;以及
编写测试算法和测试程式,控制探针向所述器件输入测试参数,对所述器件进行电性测试,并且多个所述器件同时进行电性测试;
将电性测试直接得到的值与多个器件共用的衬底电路产生的干扰进行抵消,将抵消后的值作为所述器件的测试参数。
10.如权利要求9所述的测试方法,将抵消后的值作为所述器件的测试参数之前,其特征在于,还包括:
将抵消后的值与参考值进行比较,如果抵消后的值与参考值的差值在设定值内,则认为所述器件的测试参数达标。
11.如权利要求9所述的测试方法,其特征在于,编写测试算法和测试程式包括:
建立调用多通道输入输出算法;以及
设置器件的电性测试程式。
CN202210117020.1A 2022-02-08 2022-02-08 切割道器件的电性测试装置及测试方法 Pending CN114152858A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210117020.1A CN114152858A (zh) 2022-02-08 2022-02-08 切割道器件的电性测试装置及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210117020.1A CN114152858A (zh) 2022-02-08 2022-02-08 切割道器件的电性测试装置及测试方法

Publications (1)

Publication Number Publication Date
CN114152858A true CN114152858A (zh) 2022-03-08

Family

ID=80450226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210117020.1A Pending CN114152858A (zh) 2022-02-08 2022-02-08 切割道器件的电性测试装置及测试方法

Country Status (1)

Country Link
CN (1) CN114152858A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196554A (zh) * 2006-12-04 2008-06-11 上海华虹Nec电子有限公司 晶圆多测试对象并行测试系统
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN102782839A (zh) * 2010-02-16 2012-11-14 意法半导体股份有限公司 用于硅通孔(tsv)的电测试的系统和方法
CN104280651A (zh) * 2013-07-10 2015-01-14 晶豪科技股份有限公司 测试系统以及半导体元件
CN105353000A (zh) * 2015-10-14 2016-02-24 深圳市共进电子股份有限公司 半导体器件及其检测方法
CN105988026A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 探针头、使用该探针头的探针卡组件及其制造方法
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试系统及方法
CN109727882A (zh) * 2018-10-24 2019-05-07 深圳赛意法微电子有限公司 半导体功率器件的并行测试设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196554A (zh) * 2006-12-04 2008-06-11 上海华虹Nec电子有限公司 晶圆多测试对象并行测试系统
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN102782839A (zh) * 2010-02-16 2012-11-14 意法半导体股份有限公司 用于硅通孔(tsv)的电测试的系统和方法
CN104280651A (zh) * 2013-07-10 2015-01-14 晶豪科技股份有限公司 测试系统以及半导体元件
CN105988026A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 探针头、使用该探针头的探针卡组件及其制造方法
CN105353000A (zh) * 2015-10-14 2016-02-24 深圳市共进电子股份有限公司 半导体器件及其检测方法
CN106019125A (zh) * 2016-07-18 2016-10-12 南通大学 32通道低频rfid晶圆测试系统及方法
CN109727882A (zh) * 2018-10-24 2019-05-07 深圳赛意法微电子有限公司 半导体功率器件的并行测试设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘晓辉 等: "《网络硬件设备完全技术宝典 第3版》", 31 January 2013 *

Similar Documents

Publication Publication Date Title
US7782073B2 (en) High accuracy and universal on-chip switch matrix testline
US8125235B2 (en) Apparatus for mass die testing
US7649376B2 (en) Semiconductor device including test element group and method for testing therefor
US7126359B2 (en) Device monitor for RF and DC measurement
US20230273258A1 (en) Array of Through-Silicon Via Contact Points on a Semiconductor Die
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
JP2016035957A (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
CN109411380B (zh) 一种存储介质及晶圆级集成电路电学参数的测试方法
US6939727B1 (en) Method for performing statistical post processing in semiconductor manufacturing using ID cells
JP2002181893A (ja) 半導体装置の検査方法および検査装置
CN109633417B (zh) 多芯片同测结构及方法
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
CN114152858A (zh) 切割道器件的电性测试装置及测试方法
CN111077428A (zh) 晶圆的测试方法
US7106083B2 (en) Testing system and testing method for DUTs
KR0154731B1 (ko) 병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치
US11555828B2 (en) Testing probe system for testing semiconductor die, multi-channel die having shared pads, and related systems and methods
EP1328016A2 (en) Wafer-level test of integrated circuits
JP4137082B2 (ja) 半導体装置の試験装置
KR19990016650A (ko) 반도체 웨이퍼의 동시 검사 장치
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
CN102110626A (zh) 确定晶圆中蛇形金属线的最小可测长度的方法
CN110888031A (zh) 与面向受测装置侧的光源整合的晶片探针卡及制造方法
JPH0353171A (ja) 半導体集積回路試験装置
JPH01211935A (ja) ウエーハのプロービング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220308