JP2000099370A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JP2000099370A
JP2000099370A JP10283268A JP28326898A JP2000099370A JP 2000099370 A JP2000099370 A JP 2000099370A JP 10283268 A JP10283268 A JP 10283268A JP 28326898 A JP28326898 A JP 28326898A JP 2000099370 A JP2000099370 A JP 2000099370A
Authority
JP
Japan
Prior art keywords
memory
block
arbitration
access
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10283268A
Other languages
English (en)
Other versions
JP3202696B2 (ja
Inventor
Yasushi Ueda
泰志 上田
Takahiro Watabe
隆弘 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28326898A priority Critical patent/JP3202696B2/ja
Priority to PCT/JP1999/005067 priority patent/WO2000017756A1/ja
Priority to CNB998015431A priority patent/CN1146793C/zh
Priority to US09/554,220 priority patent/US6484243B1/en
Priority to TW088116097A priority patent/TW448362B/zh
Priority to KR1020007005018A priority patent/KR100340295B1/ko
Publication of JP2000099370A publication Critical patent/JP2000099370A/ja
Application granted granted Critical
Publication of JP3202696B2 publication Critical patent/JP3202696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 ＬＳＩ内部にメモリと複数のメモリをアクセ
スするブロックを保有する信号処理装置において、障害
発生時に原因解析が容易にできることを目的とする。 【解決手段】 トレース制御ブロック１７０を設け、マ
イクロコンピュータ１１０からの設定により必要なメモ
リアクセスブロックからのアクセス履歴をメモリの特定
領域にトレースする。また、調停ブロック１５０内に疑
似調停ブロック１８０を設け、アクセス履歴のトレース
実行中の他のメモリアクセスブロックからのメモリ使用
要求信号を受け付け、実際に内蔵メモリ１６０にアクセ
スすることなくメモリ使用承認信号を返送する。障害発
生時に外部から内蔵メモリ１６０内の特定のトレース領
域を読み出すことにより原因解析を容易に行うことがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ内にメモリ
を内蔵する信号処理装置に関するものである。
【０００２】
【従来の技術】従来の信号処理装置は、システムに障害
が発生した際、システム動作にともないバスに出現する
データやアドレス等のバス情報を、障害の解析データと
して利用するためにロジックアナライザ等の解析装置を
用いて格納したり、特開平６−１８７２５６号公報に記
載されているようなトレース機構をシステムに付加して
いる。
【０００３】
【発明が解決しようとする課題】しかしながら近年の半
導体技術の発展により様々な機能ブロックとメモリが１
つのチップに大規模に集積されたＬＳＩが開発されてお
り、上記従来の信号処理装置の構成ではＬＳＩ外部にメ
モリインターフェース信号が出力されていないため、解
析装置を接続することは不可能であり、障害発生時に動
作解析に必要な情報を得ることができないという問題点
がある。また、トレース機構をＬＳＩ内部に付加するこ
とは、障害解析専用の制御回路や専用のトレースメモリ
が必要となり、ＬＳＩの面積の増大、コストの増大を招
くという問題点がある。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明の信号処理装置は、ＬＳＩ内部にメモリと複
数のメモリをアクセスするブロックを保有する信号処理
装置において、前記メモリアクセスブロックから出力さ
れる各メモリ使用要求信号を入力してメモリの使用権を
調停し、メモリをアクセスする調停ブロックと、前記調
停結果をもとにメモリのアクセス履歴を前記メモリ内に
格納するためのメモリ要求信号を出力するトレース制御
ブロックとを備え、前記調停ブロック内においてアクセ
ス履歴を書き込むためのメモリ要求信号を承認している
期間、他のメモリアクセスブロックからのメモリ使用要
求信号をアクセス履歴を書き込むためのメモリ要求信号
が承認されていないものとして調停を行い、承認信号を
返送する疑似調停機能を持つものであり、障害解析専用
の制御回路や専用のトレースメモリを必要とせず、ＬＳ
Ｉの面積の増大、コストの増大を防ぐことができるもの
である。本発明によれば、障害発生時に原因解析が容易
にできる信号処理装置を提供できる。
【０００５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ＬＳＩ内部にメモリと複数のメモリをアクセスする
ブロックを保有する信号処理装置において、前記メモリ
アクセスブロックから出力される各メモリ使用要求信号
を入力してメモリの使用権を調停し、メモリをアクセス
する調停ブロックと、前記調停結果をもとにメモリのア
クセス履歴を前記メモリ内に格納するためのメモリ要求
信号を出力するトレース制御ブロックを備え、前記調停
ブロック内においてアクセス履歴を書き込むためのメモ
リ要求信号を承認している期間、他のメモリアクセスブ
ロックからのメモリ使用要求信号をアクセス履歴を書き
込むためのメモリ要求信号が承認されていないものとし
て調停を行い、承認信号を返送する疑似調停機能を持つ
信号処理装置であり、調停ブロックによる調停結果をも
とにトレース制御ブロックがメモリのアクセス履歴を前
記メモリ内にトレースするという作用を有する。
【０００６】以下、本発明の信号処理装置の実施の形態
について図面を用いて説明する。 （実施の形態）図１は本発明の信号処理装置の実施の形
態における電気的ブロック図であり、１００は信号処理
装置、１１０は信号処理装置１００を外部から制御する
マイクロコンピュータ（以下マイコンと記す）、１２０
は信号処理装置１００内において、内蔵メモリ１６０を
リードまたはライトするメモリアクセスブロックＡ、１
３０は同じくメモリアクセスブロックＢ、１４０は同じ
くメモリアクセスブロックＣ、１５０は信号処理装置１
００内において、メモリアクセスブロックＡ１２０、メ
モリアクセスブロックＢ１３０、メモリアクセスブロッ
クＣ１４０からの各メモリアクセス要求をもとにメモリ
の使用権を調停し、内蔵メモリ１６０にアクセスする調
停ブロック、１８０は調停ブロック１５０内の疑似調停
ブロック、１７０は信号処理装置１００内において、調
停ブロック１５０の調停結果をもとにメモリアクセス履
歴を内蔵メモリ１６０に格納するための制御を行うトレ
ース制御ブロックである。
【０００７】以下、本実施の形態の動作説明をより具体
的にするために、メモリアクセスブロックＣ１４０のア
クセス履歴を格納する場合でメモリアクセスブロックＣ
１４０以外のアクセスが受け付けられた場合と、メモリ
アクセスブロックＣ１４０のアクセスが受け付けられて
トレース機能が実行された場合と、メモリアクセスブロ
ックＣ１４０のアクセスが受け付けられてトレース機能
が実行されている間に疑似調停ブロックが動作する場合
の３つの場合に分けて記す。ここで言うアクセス履歴と
は、アクセスブロック名、アクセスの種類、メモリアド
レス、メモリデータのことであり、また、上記の各場合
において、調停ブロック１５０における各メモリ使用要
求信号の受付優先順位はトレース制御ブロック１７０＞
メモリアクセスブロックＡ１２０＞メモリアクセスブロ
ックＢ１３０＞メモリアクセスブロックＣ１４０とし、
マイコン１１０よりマイクロコンピュータアドレスバス
１１１、マイクロコンピュータデータバス１１２を用い
て、トレース制御ブロック１７０にメモリアクセスブロ
ックＣ１４０のアクセス履歴を格納するように初期設定
が行われているものとする。
【０００８】まず、メモリアクセスブロックＣ１４０の
アクセス履歴を格納する場合でメモリアクセスブロック
Ｃ１４０以外のアクセスが受け付けられた場合の動作に
ついて記す。メモリアクセスブロックＡ１２０がメモリ
使用要求信号（属性情報も含む）１２１を、メモリアク
セスブロックＢ１３０がメモリ使用要求信号（属性情報
も含む）１３１をそれぞれ調停ブロック１５０に送出し
ている時、調停ブロック１５０はメモリ使用要求信号の
受付優先順位を判断して順位の高いメモリアクセスブロ
ックに対してメモリ使用要求信号が受け付けられたこと
を意味するメモリ使用承認信号を当該メモリアクセスブ
ロックに返送する。この場合、調停ブロック１５０はメ
モリ使用要求信号の受付優先順位の高いメモリアクセス
ブロックＡ１２０に対してメモリ使用承認信号１２２を
返送し、トレース制御ブロック１７０に対して調停結果
信号（属性情報も含む）１７３、調停結果アドレスバス
１７４、調停結果データバス１７５を出力する。
【０００９】トレース制御ブロック１７０においては、
これらの調停結果に基づく情報がアクセス履歴を格納す
るように設定されているデータと一致しているかの確認
を行い、ここでは、トレース制御ブロック１７０にメモ
リアクセスブロックＣ１４０のアクセス履歴を格納する
ように初期設定が行われているので、一致は見られず、
トレース処理は実行されない。
【００１０】また、調停ブロック１５０は、メモリコン
トロール信号１５１、メモリアドレスバス１５２、メモ
リデータバス１５３を用いてメモリアクセスブロックＡ
１２０の要求アクセスを内蔵メモリ１６０に対して実行
する。メモリ使用要求が承認されたメモリアクセスブロ
ックＡ１２０がメモリ使用要求信号１２１を取り下げた
後、調停ブロック１５０は、次に受付優先順位の高いメ
モリアクセスブロックＢ１３０の要求を受け付け同様の
処理を実行する。
【００１１】次に、メモリアクセスブロックＣ１４０の
アクセスが受け付けられてトレース機能が実行された場
合の動作について記す。メモリアクセスブロックＣ１４
０がメモリ使用要求信号１４１を調停ブロック１５０に
送出している時、調停ブロック１５０は、メモリアクセ
スブロックＣ１４０の要求を受け付け、メモリ使用承認
信号１４２を返送し、メモリコントロール信号１５１、
メモリアドレスバス１５２、メモリデータバス１５３を
用いてメモリアクセスブロックＣ１４０の要求アクセス
を内蔵メモリ１６０に対して実行する。この時も前記同
様、調停ブロック１５０はトレース制御ブロック１７０
に調停結果信号１７３、調停結果アドレスバス１７４、
調停結果データバス１７５を出力し、メモリコントロー
ル信号１５１、メモリアドレスバス１５２、メモリデー
タバス１５３を用いてメモリアクセスブロックＣ１４０
の要求アクセスを内蔵メモリ１６０に対して実行する。
【００１２】トレース制御ブロック１７０においては、
調停結果信号１７３、調停結果アドレスバス１７４、調
停結果データバス１７５がアクセス履歴を格納するよう
に設定されているデータと一致しているかの確認を行
い、ここでは、設定がメモリアクセスブロックＣ１４０
のため一致が検出され、一致を検出したトレース制御ブ
ロック１７０は、調停結果信号１７３、調停結果アドレ
スバス１７４、調停結果データバス１７５よりアクセス
履歴データを生成し、アクセス履歴をトレースするため
にトレース用メモリ使用要求信号１７１と調停用データ
バス１０２を送出する。メモリ使用要求が承認されたメ
モリアクセスブロックＣ１４０がメモリ使用要求信号
（属性情報も含む）１４１を取り下げた後、調停ブロッ
ク１５０には、トレース用メモリ使用要求信号１７１が
入力されている。調停ブロック１５０において、トレー
ス制御ブロック１７０のトレース用メモリ使用要求を受
け付けると、トレース制御ブロック１７０に対してトレ
ース用メモリ使用承認信号１７２を返送し、メモリコン
トロール信号１５１、メモリアドレスバス１５２、メモ
リデータバス１５３を用いてトレース制御ブロック１７
０の要求アクセスを内蔵メモリ１６０に対して実行す
る。
【００１３】最後に、メモリアクセスブロックＣ１４０
のアクセスが受け付けられてトレース機能が実行されて
いる間に疑似調停ブロックが動作する場合の動作につい
て記す。メモリアクセスブロックＣ１４０がメモリ使用
要求信号１４１を調停ブロック１５０に送出している
時、調停ブロック１５０は、メモリアクセスブロックＣ
１４０の要求を受け付け、メモリ使用承認信号１４２を
返送する。この時も前記同様、調停ブロック１５０はト
レース制御ブロック１７０に調停結果信号１７３、調停
結果アドレスバス１７４、調停結果データバス１７５を
出力し、メモリコントロール信号１５１、メモリアドレ
スバス１５２、メモリデータバス１５３を用いてメモリ
アクセスブロックＣ１４０の要求アクセスを内蔵メモリ
１６０に対して実行する。
【００１４】トレース制御ブロック１７０においては、
調停結果信号１７３、調停結果アドレスバス１７４、調
停結果データバス１７５がアクセス履歴を格納するよう
に設定されているデータと一致しているかの確認を行
い、ここでは、設定がメモリアクセスブロックＣ１４０
のため一致が検出され、一致を検出したトレース制御ブ
ロック１７０は、調停結果信号１７３、調停結果アドレ
スバス１７４、調停結果データバス１７５よりアクセス
履歴データを生成し、アクセス履歴をトレースするため
にトレース用メモリ使用要求信号１７１と調停用データ
バス１０２を送出する。
【００１５】メモリ使用要求が承認されたメモリアクセ
スブロックＣ１４０がメモリ使用要求信号１４１を取り
下げた後、調停ブロック１５０には、トレース用メモリ
使用要求信号１７１と新たなメモリ使用要求信号１２１
が入力されている。調停ブロック１５０において、受付
優先順位の高いトレース制御ブロック１７０の要求を受
け付け、トレース用メモリ使用承認信号１７２を返送す
る。この時、疑似調停ブロック１８０は、アクセス履歴
データをトレース中のシステム動作を、アクセス履歴デ
ータをトレースしていない時のシステム動作と同様にす
るために、調停ブロック１５０にかわってメモリ使用要
求信号１２１を受け付け、メモリ使用承認信号１２２を
メモリアクセスブロックＡ１２０に返送する。この時、
調停ブロック１５０は、メモリコントロール信号１５
１、メモリアドレスバス１５２、メモリデータバス１５
３を用いてアクセス履歴データを内蔵メモリ１６０に書
き込み、メモリアクセスブロックＡ１２０の内蔵メモリ
１６０に対する要求動作は行わない。
【００１６】上記動作を繰り返しながら、以降、メモリ
アクセスブロックＣ１４０のアクセスが行われるたびに
アクセス履歴データのトレースが行われていくが、トレ
ース処理中に発生するメモリ使用要求信号に対しては、
疑似調停ブロック１８０によりメモリ使用承認信号を返
送するだけで、内蔵メモリ１６０に対する動作は行わな
い。
【００１７】以上のように、本実施の形態の信号処理装
置によれば、トレース制御ブロック１７０により、メモ
リアクセスブロックＡ１２０、メモリアクセスブロック
Ｂ１３０、メモリアクセスブロックＣ１４０等のメモリ
アクセスブロックがアクセスする内蔵メモリ１６０に必
要なメモリアクセスブロックのアクセス履歴データをト
レースすることにより、障害発生時の動作解析に必要な
情報を得ることができ、障害発生の再現も容易で、原因
解析がスムーズにできる。
【００１８】なお、以上の説明では、１個のメモリアク
セスブロックのアクセス履歴データのトレース例で説明
したが、複数個のメモリアクセスブロックの同時トレー
スも可能である。
【００１９】
【発明の効果】以上のように本発明のＬＳＩにメモリが
内蔵された信号処理装置によれば、システム中にアクセ
ス履歴データ専用のトレースメモリを持つことなく、ト
レース制御ブロックのような小規模な制御回路の追加
で、障害発生時の動作解析に必要な情報をメモリバスの
負荷を高めることなく、トレース処理を行っていない時
と同じ条件で得ることができるため、障害発生の再現も
容易で、原因解析がスムーズにできるという有利な効果
が得られる。
【図面の簡単な説明】
【図１】本発明の信号処理装置の実施の形態における電
気的ブロック図
【符号の説明】
１００ 信号処理装置 １０１ 調停用アドレスバス １０２ 調停用データバス １１０ マイクロコンピュータ（マイコン） １１１ マイクロコンピュータアドレスバス １１２ マイクロコンピュータデータバス １２０ メモリアクセスブロックＡ １２１，１３１，１４１ メモリ使用要求信号（属性情
報も含む） １２２，１３２，１４２ メモリ使用承認信号 １３０ メモリアクセスブロックＢ １４０ メモリアクセスブロックＣ １５０ 調停ブロック １５１ メモリコントロール信号 １５２ メモリアドレスバス １５３ メモリデータバス １６０ 内蔵メモリ １７０ トレース制御ブロック １７１ トレース用メモリ使用要求信号 １７２ トレース用メモリ使用承認信号 １７３ 調停結果信号（属性情報も含む） １７４ 調停結果アドレスバス １７５ 調停結果データバス １８０ 疑似調停ブロック
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１６日（１９９９．１１．
１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】メモリ使用要求が承認されたメモリアクセ
スブロックＣ１４０がメモリ使用要求信号１４１を取り
下げた後、調停ブロック１５０には、トレース用メモリ
使用要求信号１７１と新たなメモリ使用要求信号１２１
が入力されている。調停ブロック１５０において、受付
優先順位の高いトレース制御ブロック１７０の要求を受
け付け、トレース用メモリ使用承認信号１７２を返送す
る。一般に、メモリの障害は複数のブロックが複雑にか
らみあって動作している時に発生することが多いため、
障害解析時に特定のブロックのみを動作させても障害を
再現させることができず、従って、障害を再現させるた
めには、他のブロックを含めて、メモリに対して通常動
作と同じ動作を行う必要がある。そのため、この場合、
擬似調停ブロック１８０は、アクセス履歴データをトレ
ースしている時のシステム動作を、アクセス履歴データ
をトレースしていない時のシステム動作と同様にするた
めに、調停ブロック１５０にかわってメモリ使用要求信
号１２１を受け付け、メモリ使用承認信号１２２をメモ
リアクセスブロックＡ１２０に返送する。この時、調停
ブロック１５０は、メモリコントロール信号１５１、メ
モリアドレスバス１５２、メモリデータバス１５３を用
いて、アクセス履歴データを内蔵メモリ１６０に書き込
み、メモリアクセスブロックＡ１２０の内蔵メモリ１６
０に対する要求動作は行わない。以上のように、擬似調
停ブロック１８０が擬似調停を行い、メモリ使用承認信
号１２２をメモリアクセスブロックＡ１２０に返送する
ことにより、アクセス履歴を残しながらメモリに対して
その他のブロックは通常動作と同じ動作をすることにな
り、データの整合性は取れないが、障害発生時のデータ
がどうなっているかは障害発生時に既にわかっており、
その時と全く同じ動作をした時のアクセス履歴を格納で
きているわけであるから、それを解析すれば、どのブロ
ックがいつ障害を発生しているかを解析できることにな
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】上記動作を繰り返しながら、以降、メモリ
アクセスブロックＣ１４０のアクセスが行われるたびに
アクセス履歴データのトレースが行われていくが、トレ
ース処理中に発生するメモリ使用要求信号に対しては、
擬似調停ブロック１８０によりメモリ使用承認信号を返
送するだけで、内蔵メモリ１６０に対する動作は行わな
い。なお、この時、調停ブロック１５０は、メモリコン
トロール信号１５１、メモリアドレスバス１５２、メモ
リデータバス１５３を用いてアクセス履歴データを内蔵
メモリ１６０に書き込んでいる。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＬＳＩ内部にメモリと複数のメモリをア
    クセスするブロックを保有する信号処理装置において、
    前記メモリアクセスブロックから出力される各メモリ使
    用要求信号を入力してメモリの使用権を調停し、メモリ
    をアクセスする調停ブロックと、前記調停結果をもとに
    メモリのアクセス履歴を前記メモリ内に格納するための
    メモリ要求信号を出力するトレース制御ブロックを備
    え、前記調停ブロック内においてアクセス履歴を書き込
    むためのメモリ要求信号を承認している期間、他のメモ
    リアクセスブロックからのメモリ使用要求信号をアクセ
    ス履歴を書き込むためのメモリ要求信号が承認されてい
    ないものとして調停を行い、承認信号を返送する疑似調
    停機能を持つ信号処理装置。
JP28326898A 1998-09-18 1998-09-18 信号処理装置 Expired - Fee Related JP3202696B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28326898A JP3202696B2 (ja) 1998-09-18 1998-09-18 信号処理装置
PCT/JP1999/005067 WO2000017756A1 (fr) 1998-09-18 1999-09-17 Processeur de signaux
CNB998015431A CN1146793C (zh) 1998-09-18 1999-09-17 信号处理装置
US09/554,220 US6484243B1 (en) 1998-09-18 1999-09-17 Shared memory tracing apparatus
TW088116097A TW448362B (en) 1998-09-18 1999-09-17 Signal processing apparatus
KR1020007005018A KR100340295B1 (ko) 1998-09-18 1999-09-17 신호처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28326898A JP3202696B2 (ja) 1998-09-18 1998-09-18 信号処理装置

Publications (2)

Publication Number Publication Date
JP2000099370A true JP2000099370A (ja) 2000-04-07
JP3202696B2 JP3202696B2 (ja) 2001-08-27

Family

ID=17663265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28326898A Expired - Fee Related JP3202696B2 (ja) 1998-09-18 1998-09-18 信号処理装置

Country Status (6)

Country Link
US (1) US6484243B1 (ja)
JP (1) JP3202696B2 (ja)
KR (1) KR100340295B1 (ja)
CN (1) CN1146793C (ja)
TW (1) TW448362B (ja)
WO (1) WO2000017756A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2992284B1 (ja) * 1998-10-20 1999-12-20 松下電器産業株式会社 信号処理装置
US8116845B2 (en) 2005-08-04 2012-02-14 Dune Medical Devices Ltd. Tissue-characterization probe with effective sensor-to-tissue contact
GB2395578A (en) * 2002-11-22 2004-05-26 Ibm Fault tracing in systems with virtualization layers
KR200453820Y1 (ko) * 2008-04-28 2011-05-30 김태윤 120°의 원호부를 갖는 태극형상의 조립식 천장모서리마감대
KR200453821Y1 (ko) * 2008-04-28 2011-05-30 김태윤 태극형상의 조립식 천장모서리 마감대의 체결구조

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674089A (en) * 1985-04-16 1987-06-16 Intel Corporation In-circuit emulator
JPS6325742A (ja) 1986-07-18 1988-02-03 Nec Corp トレ−ス機能付マイクロプロセツサ
JPH0282344A (ja) 1988-09-20 1990-03-22 Fujitsu Ltd マルチプロセッサシステムにおけるプログラムのデバッギングの方法
JPH0750452B2 (ja) 1992-12-18 1995-05-31 日本電気株式会社 バストレース機構
JPH0713943A (ja) * 1993-06-28 1995-01-17 Toshiba Corp 並列計算機
US5758106A (en) * 1994-06-30 1998-05-26 Digital Equipment Corporation Arbitration unit which requests control of the system bus prior to determining whether such control is required
JPH0863374A (ja) 1994-08-22 1996-03-08 Toshiba Corp トレース機能内蔵型ｌｓｉ
US5781927A (en) * 1996-01-30 1998-07-14 United Microelectronics Corporation Main memory arbitration with priority scheduling capability including multiple priorty signal connections
JP3202700B2 (ja) 1998-10-20 2001-08-27 松下電器産業株式会社 信号処理装置
JP2992284B1 (ja) 1998-10-20 1999-12-20 松下電器産業株式会社 信号処理装置

Also Published As

Publication number Publication date
KR20010031916A (ko) 2001-04-16
WO2000017756A1 (fr) 2000-03-30
TW448362B (en) 2001-08-01
CN1277688A (zh) 2000-12-20
KR100340295B1 (ko) 2002-06-14
JP3202696B2 (ja) 2001-08-27
US6484243B1 (en) 2002-11-19
CN1146793C (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
KR100344132B1 (ko) 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법
US9798679B2 (en) Information processing device and processor
JP3202700B2 (ja) 信号処理装置
EP0348240A2 (en) Microprocessor equipped with parity control unit on same chip
JP3202696B2 (ja) 信号処理装置
JP2992284B1 (ja) 信号処理装置
US7350109B2 (en) System and method for testing a memory using DMA
US6917991B2 (en) Method of and system for efficiently tracking memory access by direct memory access controller
JP4257358B2 (ja) バス制御方法および装置
JP3525771B2 (ja) バス・スヌープ制御回路
JPH0581087A (ja) プロセサのモニタ方式
JPS626498A (ja) メモリ評価装置
JPH02281341A (ja) デバッグ時のライトデータ確認方法
JPS59191656A (ja) メモリｉｃシミュレ−タ
JP3079366B2 (ja) 低速バスからの周辺装置・素子の高速動作試験法
JPH0652013A (ja) トレース回路
JPH0764856A (ja) メモリアクセス制御回路
JPH1021182A (ja) 割り込み処理方式および制御装置
JPH02188856A (ja) メモリアクセス回路
JPS62274443A (ja) アドレス変換方式
JPH10222479A (ja) マルチプロセッサ・キャッシュ診断方法
JPH05151020A (ja) デイジタル信号処理装置
JPH0315948A (ja) アドレスバス試験方式
JPH0926918A (ja) メモリシステム及びそのメモリ制御装置
JPH02309436A (ja) メモリ制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees