JPH05151020A - デイジタル信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ホストコンピュータ上のデバッグ用プログラ
ムを簡略化する。 【構成】 ホストコンピュータ１０６から出力される書
き込み／読み出し要求信号１１２を受け取って外部デー
タメモリ１０７に対するアドレス計算を所定のタイミン
グで実行するよう指示するとともに、ホストコンピュー
タ１０６と外部データメモリ１０７間のデータ１０９，
１１１のやり取りを制御するデバッグ機能部１０５と、
このデバッグ機能部１０５からの指示によって外部デー
タメモリ１０７に対するアドレス計算を所定のタイミン
グで実行し、外部データメモリ１０７へアドレス１１０
及びデータ書き込み／読み出し要求信号１１３を出力す
るアドレス発生部１０３と、このアドレス発生部１０３
においてアドレス計算する際の初期値を保持する初期設
定レジスタ１１４とから構成されている。 【効果】 ホストコンピュータのアドレス計算プログラ
ムを複雑にすることなく、外部データメモリのアクセス
を要するデバッグを効率よく行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデバッグ機能を持つデ
ィジタル信号処理装置に関する。

【０００２】

【従来の技術】近年、積和演算などのような信号処理で
多く使われる演算を高速に実行できるディジタル信号処
理装置が開発されている。ディジタル信号処理装置の内
部構成としては一般的にデータ処理部、アドレス発生
部、制御部から構成されている。特に画像信号処理では
扱うアドレス空間が非常に大きいためアドレス計算が非
常に多く、アドレス発生部が強化されている。

【０００３】そのディジタル信号処理装置のプログラム
は一般的に複雑で開発は非常に難しいと言われている。
そのため、プログラム開発の手助けとなるような機能
（以下、デバッグ機能とする）を付加したディジタル信
号処理装置が増えてきている。

【０００４】デバッグ機能としては一般的にディジタル
信号処理装置内のレジスタやフラグを外部から読み出し
／書き込みできること、プログラムの実行／停止を外部
から制御できることなどがある。外部から読み出し／書
き込みするためにレジスタやフラグをすべてＬＳＩ（デ
ィジタル信号処理装置）の入出力ピンに割り当てていた
のではＬＳＩのパッケージの大きさや実装面での問題が
多く、実用的ではない。そのため、ディジタル信号処理
装置の多くはレジスタやフラグをアドレス上にマッピン
グして、外部のホストコンピュータから指定されたアド
レスにより希望のレジスタなどの読み出し／書き込みを
行なっている。

【０００５】また、ディジタル信号処理装置は外部にあ
る外部データメモリへもアクセスしてデータの読み出し
／書き込みを行なっている。データに依存しているプロ
グラムなどの時には外部データメモリのデータ内容も確
認することでデバッグを行っている。

【０００６】従来のディジタル信号処理装置の構成とデ
バッグ機能の関係を図２に示す。図２において、このデ
ィジタル信号処理装置２０１は制御部２０２、アドレス
発生部２０３、データ処理部２０４、デバッグ機能部２
０５から構成されている。また、ディジタル信号処理装
置２０１はホストコンピュータ２０６と外部データメモ
リ２０７に接続されている。

【０００７】デバッグを行う際、ホストコンピュータ２
０６は内部レジスタ選択信号２０８によりディジタル信
号処理装置２０１の内部に備えられている各種レジス
タ、フラグ（図示せず）を選択してデータの読み出し／
書き込みを行なう。読み出し時は、デバッグ機能部２０
５の制御により、内部レジスタ選択信号２０８で指定さ
れたレジスタのデータ２０９をホストコンピュータ２０
６へ出力し、書き込み時はホストコンピュータ２０６か
ら出力されたデータ２０９をデバッグ機能部２０５が取
り込み、内部レジスタ選択信号２０８で指定されたレジ
スタを書き換える。

【０００８】しかし、デバッグ時において外部データメ
モリ２０７をアクセスする際は、ホストコンピュータ２
０６が直接外部データメモリ２０７のアドレスを指定
し、ディジタル信号処理装置２０１の場合と同じくデー
タ信号線２１１を用いて読み出し／書き込みを行なう。
このような構成となっていると外部データメモリ２０７
をアクセスするめのアドレスはホストコンピュータ２０
６が計算しなければならない。

【０００９】簡単なアドレス発生なら問題はないが画像
データのようにアドレス空間が広く、ＦＦＴのようにい
くつかのデータメモリを利用したり、論理アドレスから
実アドレスの計算や連続したアドレス発生が必要な場合
にはホストコンピュータ上でのプログラムが難しくなっ
てしまう。

【００１０】

【発明が解決しようとする課題】以上のように、従来の
一般的なデバッグ機能では、外部データメモリへアクセ
スする際に多大な時間が費やされたり、ホストコンピュ
ータ上のプログラムが複雑になるという欠点があった。

【００１１】そこで、この発明は、上記事情を考慮して
なされたもので、その目的とするところは、ディジタル
信号処理装置内部のアドレス発生部のデバッグ時におけ
る実行／停止をホストコンピュータから制御することに
より、ホストコンピュータのアドレス計算プログラムを
簡略化し、かつ外部データメモリのアクセスを要するデ
バッグを効率よく行なうことができるディジタル信号処
理装置を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、ホストコンピュータから出力される書
き込み／読み出し要求信号を受け取って外部データメモ
リに対するアドレス計算を所定のタイミングで実行する
よう指示するとともに、前記ホストコンピュータと外部
データメモリ間のデータのやり取りを制御するデバッグ
制御手段と、このデバッグ制御手段からの指示によって
前記外部データメモリに対するアドレス計算を前記所定
のタイミングで実行し、外部データメモリへアドレス及
びデータ書き込み／読み出し要求信号を出力するアドレ
ス発生手段と、このアドレス発生手段においてアドレス
計算する際の初期値を保持する初期値保持手段とから構
成されている。

【００１３】

【作用】以上の構成によってこの発明は、予めホストコ
ンピュータが、ディジタル信号処理装置内部のアドレス
発生手段がアドレス計算する際の初期値を初期値保持手
段に書き込んでおく。ホストコンピュータが出力する外
部データメモリへの読み出し／書き込み要求信号によ
り、アドレス発生手段によるアドレス計算を順次行な
う。読み出し要求の時はアドレス発生手段で計算された
アドレスは外部データメモリに出力され、そのアドレス
に格納されているデータをデバッグ制御手段に取り込
み、ホストコンピュータにデータを出力する。また、書
き込み要求の時はアドレス発生手段で計算されたアドレ
スとデバッグ制御手段に与えられたホストコンピュータ
からのデータを同時に外部データメモリに出力する。

【００１４】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１は、この発明のディジタル信号処理装置に
係わる一実施例の構成を示すブロック図である。

【００１５】図１において、このディジタル信号処理装
置１０１は制御部１０２、アドレス発生手段に相当する
アドレス発生部１０３、データ処理部１０４、デバッグ
制御手段に相当するデバッグ機能１０５、及び初期値保
持手段に相当する初期設定レジスタ１１４から構成され
ている。また、ディジタル信号処理装置１０１はホスト
コンピュータ１０６と外部データメモリ１０７に接続さ
れている。

【００１６】デバッグ時において、ホストコンピュータ
１０６は、従来と同様に、内部レジスタ選択信号１０８
によりディジタル信号処理装置１０１の内部の各種レジ
スタ、フラグを選択して、内部レジスタ書き込み／読み
出し要求信号１１２により読み出しまたは書き込みを行
なう。ディジタル信号処理装置１０１は内部のデバッグ
機能部１０５により読み出し時は、内部レジスタ選択信
号１０８で指定されたレジスタのデータ１０９をホスト
コンピュータ１０６へ出力し、書き込み時はホストコン
ピュータ１０６から出力されたデータ１０９を取り込
み、内部レジスタ選択信号１０８で指定されたレジスタ
を書き換える。

【００１７】本発明では外部データメモリ１０７のアク
セスを要するデバッグにおいても、上記と同様の動作で
読み出し書き込みが可能となる。ディジタル信号処理装
置１０１によって外部データメモリ１０７も各種レジス
タやフラグと同様に、少なくとも一つの内部レジスタと
してアドレスにマッピングされている。

【００１８】ホストコンピュータ１０６が外部データメ
モリ１０７からあるアドレッシングモードでデータを読
み出したい場合について説明する。まず、ホストコンピ
ュータ１０６はアドレス発生部１０３がアドレス計算す
る際の初期値を保持する初期設定レジスタ１１４を希望
の初期値に書き換えるため、内部レジスタ書き込み要求
信号１１２と、初期設定レジスタ１１４に対する内部レ
ジスタ選択信号１０８と、書き込むデータ１０９をデバ
ッグ機能部１０５に出力する。これにより、デバッグ機
能部１０５は指定された初期設定レジスタ１１４を書き
換えるべく動作する。

【００１９】次にホストコンピュータ１０６は、外部デ
ータメモリ１０７が割り当てられているマッピングアド
レスに対して内部レジスタ読み出し要求信号１１２によ
り読み出し要求を行なう。デバッグ機能部１０５はその
読み出し要求を受け取り、マッピングアドレスをデコー
ドしてアドレス発生部１０３を所定のタイミング、例え
ば１サイクルだけ実行させる。

【００２０】アドレス発生部１０３は外部データメモリ
１０７に対する所定のアドレス計算を１サイクルで行な
い、外部データメモリ１０７へ計算したアドレス１１０
と外部データメモリ読み出し要求信号１１３を出力す
る。外部データメモリ１０７から出力されたデータ１１
１はデバッグ機能部１０５を通り、データ１０９として
ホストコンピュータ１０６に出力される。

【００２１】外部データメモリ１０７をマッピングした
アドレスに読み出し要求を行なうたびに、アドレス発生
部１０３はアドレスを１サイクルごとに順次外部データ
メモリ１０７に出力する。

【００２２】このような構成により、どのような複雑な
アドレス計算を伴う外部データメモリ１０７への読み出
しも簡単に行なうことができる。これは書き込み動作に
ついても同様である。つまり、ホストコンピュータ１０
６から見れば、外部データメモリ１０７をひとつのレジ
スタ、またはアドレス発生装置を内蔵したメモリとして
扱うことができる。

【００２３】

【発明の効果】以上のように、この発明のディジタル信
号処理装置では、ホストコンピュータから外部データメ
モリへ読み出し／書き込み動作を行なう際、アドレス発
生部でアドレス計算を行なっている。これにより、ホス
トコンピュータのアドレス計算プログラムを複雑にする
ことなく、外部データメモリのアクセスを要するデバッ
グを効率よく行うことができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わるディジタル信号処
理装置の構成を示すブロック図である。

【図２】従来の一般的なディジタル信号処理装置のデバ
ッグ時のブロック図である。

【符号の説明】

１０１ ディジタル信号処理装置 １０２ 制御部 １０３ アドレス発生部 １０４ データ処理部 １０５ デバッグ機能部 １１４ 初期設定レジスタ １０６ ホストコンピュータ １０７ 外部データメモリ １０８ 内部レジスタ選択信号 １０９，１１１ データ １１０ アドレス １１２ 内部レジスタ書き込み／読み出し要求信号 １１３ 外部データメモリ書き込み／読み出し要求信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータから出力される書き
   込み／読み出し要求信号を受け取って外部データメモリ
   に対するアドレス計算を所定のタイミングで実行するよ
   う指示するとともに、前記ホストコンピュータと外部デ
   ータメモリ間のデータのやり取りを制御するデバッグ制
   御手段と、 このデバッグ制御手段からの指示によって前記外部デー
   タメモリに対するアドレス計算を前記所定のタイミング
   で実行し、外部データメモリへアドレス及びデータ書き
   込み／読み出し要求信号を出力するアドレス発生手段
   と、 このアドレス発生手段においてアドレス計算する際の初
   期値を保持する初期値保持手段とを備えたことを特徴と
   するディジタル信号処理装置。