JPH10222479A - マルチプロセッサ・キャッシュ診断方法 - Google Patents
マルチプロセッサ・キャッシュ診断方法Info
- Publication number
- JPH10222479A JPH10222479A JP9025144A JP2514497A JPH10222479A JP H10222479 A JPH10222479 A JP H10222479A JP 9025144 A JP9025144 A JP 9025144A JP 2514497 A JP2514497 A JP 2514497A JP H10222479 A JPH10222479 A JP H10222479A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- read
- data
- processor
- main processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 複数のプロセッサが対応キャッシュを持ち、
かつ、主記憶を共有使用し、各プロセッサは、同一ステ
ートで制御されるキャッシュメモリの診断を、特別なハ
ードウェアなしに行う。 【解決手段】 複数のプロセッサの１つを診断対象の主
プロセッサと、それ以外の従プロセッサに分けて、任意
のアクセス・モードと第１のテスト・データを用いて各
キャッシュメモリを任意のステートに移行させる第１の
移行ステップと、主プロセッサから対応するキャッシュ
メモリに読み出し命令を出して読み出したデータを第１
のテスト・データと比較する第１の主キャッシュ比較ス
テップと、各従プロセッサに対応するキャッシュメモリ
に読み出し命令を出して読み出したデータを主プロセッ
サに対応するキャッシュメモリのデータと比較する第１
の従キャッシュ比較ステップとを備えた。
かつ、主記憶を共有使用し、各プロセッサは、同一ステ
ートで制御されるキャッシュメモリの診断を、特別なハ
ードウェアなしに行う。 【解決手段】 複数のプロセッサの１つを診断対象の主
プロセッサと、それ以外の従プロセッサに分けて、任意
のアクセス・モードと第１のテスト・データを用いて各
キャッシュメモリを任意のステートに移行させる第１の
移行ステップと、主プロセッサから対応するキャッシュ
メモリに読み出し命令を出して読み出したデータを第１
のテスト・データと比較する第１の主キャッシュ比較ス
テップと、各従プロセッサに対応するキャッシュメモリ
に読み出し命令を出して読み出したデータを主プロセッ
サに対応するキャッシュメモリのデータと比較する第１
の従キャッシュ比較ステップとを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は複数のプロセッサ
が対応キャッシュを持ち、かつ主メモリを共有して、各
キャッシュは同一ステート（状態）で制御されるマルチ
プロセッサ・キャッシュを、特別な付加装置を設けずに
診断する方法に関するものである。
が対応キャッシュを持ち、かつ主メモリを共有して、各
キャッシュは同一ステート（状態）で制御されるマルチ
プロセッサ・キャッシュを、特別な付加装置を設けずに
診断する方法に関するものである。
【０００２】
【従来の技術】従来から知られている一般的なキャッシ
ュメモリの診断は、図５に示すように単一のプロセッサ
とキャッシュメモリと主メモリを組にして行うものであ
った。その診断は、診断モードを設けて例えば以下の機
能試験を行っていた。 （１）キャッシュメモリをプロセッサのＩ／Ｏ空間に割
り付けてメモリとしてデータを書き込み、読み出しチェ
ックをする。 （２）キャッシュメモリ等にパリティビットを付加した
パリティビット反転によるパリティチェック機能の試験
をする。 （３）キャッシュを有効状態と、無効状態にして内容の
一致を調べたり、性能差を確認する。
ュメモリの診断は、図５に示すように単一のプロセッサ
とキャッシュメモリと主メモリを組にして行うものであ
った。その診断は、診断モードを設けて例えば以下の機
能試験を行っていた。 （１）キャッシュメモリをプロセッサのＩ／Ｏ空間に割
り付けてメモリとしてデータを書き込み、読み出しチェ
ックをする。 （２）キャッシュメモリ等にパリティビットを付加した
パリティビット反転によるパリティチェック機能の試験
をする。 （３）キャッシュを有効状態と、無効状態にして内容の
一致を調べたり、性能差を確認する。
【０００３】上述の構成では、単一のキャッシュ・シス
テムに対しては有効であったが、共有バスによるライト
バック・キャッシュの一貫性の制御を保証するための、
マルチプロセッサ・キャッシュの診断に対しては十分で
はない。特開平３−１５９６５号公報ではマルチプロセ
ッサ・システムにおける複数のキャッシュメモリと主メ
モリとの間のデータの一貫性を確保するために特別のハ
ードウェアを設けた機構が開示されている。
テムに対しては有効であったが、共有バスによるライト
バック・キャッシュの一貫性の制御を保証するための、
マルチプロセッサ・キャッシュの診断に対しては十分で
はない。特開平３−１５９６５号公報ではマルチプロセ
ッサ・システムにおける複数のキャッシュメモリと主メ
モリとの間のデータの一貫性を確保するために特別のハ
ードウェアを設けた機構が開示されている。
【０００４】
【発明が解決しようとする課題】従来のマルチプロセッ
サ・キャッシュでは有効なシステム・チェックの方法が
ないという課題があった。
サ・キャッシュでは有効なシステム・チェックの方法が
ないという課題があった。
【０００５】この発明は上記の課題を解消するためにな
されたもので、マルチプロセッサ・キャッシュを、特別
な回路を使用しないで分解能高く診断する方法を得るこ
とを目的とする。
されたもので、マルチプロセッサ・キャッシュを、特別
な回路を使用しないで分解能高く診断する方法を得るこ
とを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るマルチプ
ロセッサ・キャッシュ診断方法は、複数のプロセッサが
対応するキャッシュメモリを持ち、かつ主メモリを共有
し、各キャッシュメモリは同一の状態（ステート）で制
御されるマルチプロセッサ・キャッシュ・システムにお
いて、これら複数のプロセッサの１つを診断対象の主プ
ロセッサと、それ以外の従プロセッサに分けて、任意の
アクセス・モードと第１のテスト・データを用いて各キ
ャッシュメモリを任意のステートに移行させる第１の移
行ステップと、主プロセッサから対応するキャッシュメ
モリに読み出し命令を出して読み出したデータを第１の
テスト・データと比較する第１の主キャッシュ比較ステ
ップと、各従プロセッサに対応するキャッシュメモリに
読み出し命令を出して読み出したデータを主プロセッサ
に対応するキャッシュメモリのデータと比較する第１の
従キャッシュ比較ステップとを備えた。
ロセッサ・キャッシュ診断方法は、複数のプロセッサが
対応するキャッシュメモリを持ち、かつ主メモリを共有
し、各キャッシュメモリは同一の状態（ステート）で制
御されるマルチプロセッサ・キャッシュ・システムにお
いて、これら複数のプロセッサの１つを診断対象の主プ
ロセッサと、それ以外の従プロセッサに分けて、任意の
アクセス・モードと第１のテスト・データを用いて各キ
ャッシュメモリを任意のステートに移行させる第１の移
行ステップと、主プロセッサから対応するキャッシュメ
モリに読み出し命令を出して読み出したデータを第１の
テスト・データと比較する第１の主キャッシュ比較ステ
ップと、各従プロセッサに対応するキャッシュメモリに
読み出し命令を出して読み出したデータを主プロセッサ
に対応するキャッシュメモリのデータと比較する第１の
従キャッシュ比較ステップとを備えた。
【０００７】また更に基本ステップに加えて、再度、任
意のアクセス・モードを用いて各キャッシュメモリを任
意のステートに移行させる第２の移行ステップと、主プ
ロセッサから各キャッシュメモリに第１のテスト・デー
タとは異なる第２のテスト・データを書き込み命令を出
して書き込む第１の書き込みステップと、主プロセッサ
から対応するキャッシュメモリに読み出し命令を出して
読み出したデータを第２のテスト・データと比較する第
２の主キャッシュ比較ステップと、各従プロセッサに対
応するキャッシュメモリに読み出し命令を出して読み出
したデータを主プロセッサに対応するキャッシュメモリ
のデータと比較する第２の従キャッシュ比較ステップと
を付加した。
意のアクセス・モードを用いて各キャッシュメモリを任
意のステートに移行させる第２の移行ステップと、主プ
ロセッサから各キャッシュメモリに第１のテスト・デー
タとは異なる第２のテスト・データを書き込み命令を出
して書き込む第１の書き込みステップと、主プロセッサ
から対応するキャッシュメモリに読み出し命令を出して
読み出したデータを第２のテスト・データと比較する第
２の主キャッシュ比較ステップと、各従プロセッサに対
応するキャッシュメモリに読み出し命令を出して読み出
したデータを主プロセッサに対応するキャッシュメモリ
のデータと比較する第２の従キャッシュ比較ステップと
を付加した。
【０００８】また更に、再度、任意のアクセス・モード
を用いて各キャッシュメモリを任意のステートに移行さ
せる第３の移行ステップと、主プロセッサから各キャッ
シュメモリに第１、第２のテスト・データのいずれとも
異なる第３のテスト・データをロック書き込み命令（Lo
cked-Write）を出して書き込む第２の書き込みステップ
と、主プロセッサから対応するキャッシュメモリにロッ
ク読み出し命令（Locked-Read ）を出して読み出したデ
ータを第３のテスト・データと比較する第３の主キャッ
シュ比較ステップと、各従プロセッサに対応するキャッ
シュメモリにロック読み出し命令を出して読み出したデ
ータを主プロセッサに対応するキャッシュメモリのデー
タと比較する第３の従キャッシュ比較ステップとを付加
した。
を用いて各キャッシュメモリを任意のステートに移行さ
せる第３の移行ステップと、主プロセッサから各キャッ
シュメモリに第１、第２のテスト・データのいずれとも
異なる第３のテスト・データをロック書き込み命令（Lo
cked-Write）を出して書き込む第２の書き込みステップ
と、主プロセッサから対応するキャッシュメモリにロッ
ク読み出し命令（Locked-Read ）を出して読み出したデ
ータを第３のテスト・データと比較する第３の主キャッ
シュ比較ステップと、各従プロセッサに対応するキャッ
シュメモリにロック読み出し命令を出して読み出したデ
ータを主プロセッサに対応するキャッシュメモリのデー
タと比較する第３の従キャッシュ比較ステップとを付加
した。
【０００９】
実施の形態１．マルチプロセッサ・キャッシュを使用す
るシステムにおいて、ライトバック・キャッシュは例え
ば次の４つのステートで制御される。 Ｍ（Ｍｏｄｉｆｉｅｄ） ：変更されている有効なデー
タを保持し、システムで唯一のデータである。 Ｅ（Ｅｘｃｌｕｓｉｖｅ）：変更されていない有効なデ
ータを保持し、システムで唯一のコピーである。 Ｓ（Ｓｈａｒｅｄ） ：変更されていない有効なデ
ータを保持し、他にコピーが有る可能性がある。 Ｉ（Ｉｎｖａｌｉｄ） ：無効 上述のＭＥＳＩ状態における動作を保証するために、予
めシステムとしての正しい動作を行っているかを診断し
ておく必要がある。その際に、装置規模を大きくしない
ためには現用の要素以外に診断用の要素が不要であるこ
とが望ましい。
るシステムにおいて、ライトバック・キャッシュは例え
ば次の４つのステートで制御される。 Ｍ（Ｍｏｄｉｆｉｅｄ） ：変更されている有効なデー
タを保持し、システムで唯一のデータである。 Ｅ（Ｅｘｃｌｕｓｉｖｅ）：変更されていない有効なデ
ータを保持し、システムで唯一のコピーである。 Ｓ（Ｓｈａｒｅｄ） ：変更されていない有効なデ
ータを保持し、他にコピーが有る可能性がある。 Ｉ（Ｉｎｖａｌｉｄ） ：無効 上述のＭＥＳＩ状態における動作を保証するために、予
めシステムとしての正しい動作を行っているかを診断し
ておく必要がある。その際に、装置規模を大きくしない
ためには現用の要素以外に診断用の要素が不要であるこ
とが望ましい。
【００１０】本実施の形態においては、診断用の特別な
要素を用いずに、マルチプロセッサ・キャッシュのシス
テムを幾つかの診断用のステップで構成したプログラム
を記憶させて上述のＭＥＳＩ状態の動作確認を行う方法
を説明する。本実施の形態においては、マルチプロセッ
サ・システムは図１に示す３つのプロセッサで構成され
ているとし、診断プログラムは主メモリに格納されてい
るものとする。図２は、図１の構成において診断プログ
ラムによる動作の最も基本的な部分をを示す動作フロー
チャートである。以下、この診断方法を説明するが、Ｍ
ＥＳＩ状態に移行させる方法についてはキャッシュによ
って差があるので、ここではその詳細は省くことにす
る。
要素を用いずに、マルチプロセッサ・キャッシュのシス
テムを幾つかの診断用のステップで構成したプログラム
を記憶させて上述のＭＥＳＩ状態の動作確認を行う方法
を説明する。本実施の形態においては、マルチプロセッ
サ・システムは図１に示す３つのプロセッサで構成され
ているとし、診断プログラムは主メモリに格納されてい
るものとする。図２は、図１の構成において診断プログ
ラムによる動作の最も基本的な部分をを示す動作フロー
チャートである。以下、この診断方法を説明するが、Ｍ
ＥＳＩ状態に移行させる方法についてはキャッシュによ
って差があるので、ここではその詳細は省くことにす
る。
【００１１】まず、診断プログラムを実行すると、最初
にテスト環境の初期設定をする（図２のステップ２
０）。即ち、主プロセッサはプロセッサ１（図１の４）
で、ＭＥＳＩ状態は主プロセッサをＭ、従プロセッサを
Ｉ、テスト・アドレスはキャッシュサイズ分（ＮからＮ
＋キャッシュサイズ）とする。
にテスト環境の初期設定をする（図２のステップ２
０）。即ち、主プロセッサはプロセッサ１（図１の４）
で、ＭＥＳＩ状態は主プロセッサをＭ、従プロセッサを
Ｉ、テスト・アドレスはキャッシュサイズ分（ＮからＮ
＋キャッシュサイズ）とする。
【００１２】各プロセッサからメモリバスに対する様々
なアクセス・モード（アンロック・キャッシュ・ライト
バック、アンロック・キャッシュ・ライトスルー、アン
ロック・ノンキャッシャブル、ロック）とテスト・デー
タを用いて、テスト・アドレスに対してリードまたはラ
イト命令を組み合わせ実行する。こうして、主プロセッ
サの全キャッシュラインをＭに（ステップ２１）、各従
プロセッサの全キャッシュラインをＳ状態に移行させる
（ステップ２２）。この処理中、主プロセッサからはテ
スト・データが読めるようにしておく。
なアクセス・モード（アンロック・キャッシュ・ライト
バック、アンロック・キャッシュ・ライトスルー、アン
ロック・ノンキャッシャブル、ロック）とテスト・デー
タを用いて、テスト・アドレスに対してリードまたはラ
イト命令を組み合わせ実行する。こうして、主プロセッ
サの全キャッシュラインをＭに（ステップ２１）、各従
プロセッサの全キャッシュラインをＳ状態に移行させる
（ステップ２２）。この処理中、主プロセッサからはテ
スト・データが読めるようにしておく。
【００１３】ＭＥＳＩ状態に移行後、主プロセッサから
テスト・アドレスに対してアンロックリードでデータを
読み出し、テスト・データと比較して一致することを確
認する（ステップ２３）。更に、各スレーブプロセッサ
からテスト・アドレスに対してアンロックリード、また
はロックリードでデータを読み出し、ステップ２３で主
プロセッサがリードしたデータと比較して一致すること
を確認する（ステップ２４）。
テスト・アドレスに対してアンロックリードでデータを
読み出し、テスト・データと比較して一致することを確
認する（ステップ２３）。更に、各スレーブプロセッサ
からテスト・アドレスに対してアンロックリード、また
はロックリードでデータを読み出し、ステップ２３で主
プロセッサがリードしたデータと比較して一致すること
を確認する（ステップ２４）。
【００１４】主プロセッサ・キャッシュとスレーブプロ
セッサキャッシュのＭＥＳＩ状態の組み合わせをにおい
て、すべての組み合わせを試験したかどうかチェックす
る（ステップ２９）。未実施のものがあれば組み合わせ
を変更し（ステップ３０）、ステップ２１またはステッ
プ２２へ移行する。すべて実施済みの場合は、ステップ
３１に移行する。すべてのプロセッサが主プロセッサと
なったかどうかチェックする（ステップ３１）。未実施
のものがあれば主プロセッサを変更し（ステップ３
２）、ステップ２１またはステップ２２へ移行する。す
べて実施済みの場合は試験を終了する。
セッサキャッシュのＭＥＳＩ状態の組み合わせをにおい
て、すべての組み合わせを試験したかどうかチェックす
る（ステップ２９）。未実施のものがあれば組み合わせ
を変更し（ステップ３０）、ステップ２１またはステッ
プ２２へ移行する。すべて実施済みの場合は、ステップ
３１に移行する。すべてのプロセッサが主プロセッサと
なったかどうかチェックする（ステップ３１）。未実施
のものがあれば主プロセッサを変更し（ステップ３
２）、ステップ２１またはステップ２２へ移行する。す
べて実施済みの場合は試験を終了する。
【００１５】ステップ２３の処理により、主プロセッサ
と各従プロセッサのキャッシュラインのＭＥＳＩ状態変
化が発生するが（状態によっては変化しないこともあ
る）、その変化にかかわらず、主プロセッサからのアン
ロックリードにより正しいデータを読めると、この動作
が正常であることが確認できる。ステップ２４の処理に
より、各従プロセッサで読まれたデータが、主プロセッ
サから読まれたデータと同じであることが確認できる。
と各従プロセッサのキャッシュラインのＭＥＳＩ状態変
化が発生するが（状態によっては変化しないこともあ
る）、その変化にかかわらず、主プロセッサからのアン
ロックリードにより正しいデータを読めると、この動作
が正常であることが確認できる。ステップ２４の処理に
より、各従プロセッサで読まれたデータが、主プロセッ
サから読まれたデータと同じであることが確認できる。
【００１６】更に、他の動作も実行させて、その動作対
応のシステム正常性を診断する方法を説明する。図３
は、図２の診断に加えてアンロックライト動作に対して
の正常性診断を付加した動作フローチャートである。図
において、ステップ２３ｂと２２ｂまでは図２と同じで
あるが、ステップ２３ｃと２４ｂを実施して、再度同じ
ＭＥＳＩ状態への移行が終了したところで、主プロセッ
サからテスト・アドレスに対してアンロックライトでテ
スト・データを反転したデータを書き込み、アンロック
リードで読み出し、両者を比較して一致することを確認
する（ステップ２５）。各従プロセッサからテスト・ア
ドレスに対してアンロックリード、またはロックリード
でデータを読み出し、ステップ２５でリードしたデータ
と比較して一致することを確認する（ステップ２６）。
応のシステム正常性を診断する方法を説明する。図３
は、図２の診断に加えてアンロックライト動作に対して
の正常性診断を付加した動作フローチャートである。図
において、ステップ２３ｂと２２ｂまでは図２と同じで
あるが、ステップ２３ｃと２４ｂを実施して、再度同じ
ＭＥＳＩ状態への移行が終了したところで、主プロセッ
サからテスト・アドレスに対してアンロックライトでテ
スト・データを反転したデータを書き込み、アンロック
リードで読み出し、両者を比較して一致することを確認
する（ステップ２５）。各従プロセッサからテスト・ア
ドレスに対してアンロックリード、またはロックリード
でデータを読み出し、ステップ２５でリードしたデータ
と比較して一致することを確認する（ステップ２６）。
【００１７】ステップ２５の処理により、主プロセッサ
と各従プロセッサのキャッシュラインのＭＥＳＩ状態変
化が発生するが（状態によっては変化しないこともあ
る）、その変化にかかわらず、主プロセッサからのアン
ロックライトとアンロックリードにより正しいデータを
読めると、この動作の正常であることが確認でき、ステ
ップ２６の処理により、各従プロセッサで読まれたデー
タが、主プロセッサからアンロックライトで書かれたデ
ータと同じであると、この動作の正常であることが確認
できる。
と各従プロセッサのキャッシュラインのＭＥＳＩ状態変
化が発生するが（状態によっては変化しないこともあ
る）、その変化にかかわらず、主プロセッサからのアン
ロックライトとアンロックリードにより正しいデータを
読めると、この動作の正常であることが確認でき、ステ
ップ２６の処理により、各従プロセッサで読まれたデー
タが、主プロセッサからアンロックライトで書かれたデ
ータと同じであると、この動作の正常であることが確認
できる。
【００１８】同様に、再度ステップ２１と２２を実施し
て、同じＭＥＳＩ状態への移行が終了したところで、主
プロセッサからテスト・アドレスに対してロックライト
でテスト・データを反転したデータを書き込み、ロック
リードで読み出し、両者を比較して一致することを確認
する（ステップ２７）。各従プロセッサからテスト・ア
ドレスに対してアンロックリード、またはロックリード
でデータを読み出し、ステップ２７でリードしたデータ
と比較して一致することを確認する（ステップ２８）。
更に、詳細にシステムの正常性を診断する方法を説明す
る。図４は、図３の（ａ），（ｂ）にステップ２５ｃ，
２６ｂ以降を付加して、ロックライト動作に対しても正
常性診断を付加する場合の付加部分の動作フローチャー
トである。付加部分のステップ２７の処理により、主プ
ロセッサと各従プロセッサのキャッシュラインのＭＥＳ
Ｉ状態変化が発生することが多いが、その変化にかかわ
らず、主プロセッサからのロックライトとロックリード
により正しいデータを読めると、この動作の正常である
ことが確認できる。
て、同じＭＥＳＩ状態への移行が終了したところで、主
プロセッサからテスト・アドレスに対してロックライト
でテスト・データを反転したデータを書き込み、ロック
リードで読み出し、両者を比較して一致することを確認
する（ステップ２７）。各従プロセッサからテスト・ア
ドレスに対してアンロックリード、またはロックリード
でデータを読み出し、ステップ２７でリードしたデータ
と比較して一致することを確認する（ステップ２８）。
更に、詳細にシステムの正常性を診断する方法を説明す
る。図４は、図３の（ａ），（ｂ）にステップ２５ｃ，
２６ｂ以降を付加して、ロックライト動作に対しても正
常性診断を付加する場合の付加部分の動作フローチャー
トである。付加部分のステップ２７の処理により、主プ
ロセッサと各従プロセッサのキャッシュラインのＭＥＳ
Ｉ状態変化が発生することが多いが、その変化にかかわ
らず、主プロセッサからのロックライトとロックリード
により正しいデータを読めると、この動作の正常である
ことが確認できる。
【００１９】
【発明の効果】以上説明したように本発明によれば、マ
ルチプロセッサ・キャッシュのシステムで想定されるキ
ャッシュのライン状態を故意に生成してデータ比較を行
う方法としたので、特別なハードウェアなしに詳細な不
具合検出が可能であり、不具合の再現も容易になる効果
がある。
ルチプロセッサ・キャッシュのシステムで想定されるキ
ャッシュのライン状態を故意に生成してデータ比較を行
う方法としたので、特別なハードウェアなしに詳細な不
具合検出が可能であり、不具合の再現も容易になる効果
がある。
【図１】 この発明の実施の形態１におけるマルチプロ
セッサ・キャッシュのシステム構成を示す図である。
セッサ・キャッシュのシステム構成を示す図である。
【図２】 実施の形態１における基本診断動作フローチ
ャート図である。
ャート図である。
【図３】 実施の形態１における他の診断動作フローチ
ャート図である。
ャート図である。
【図４】 実施の形態１における他の診断動作フローチ
ャート図である。
ャート図である。
【図５】 従来のキャッシュメモリの診断に必要な構成
を示す図である。
を示す図である。
１ プロセッサ、２ キャッシュメモリ、３ 主記憶装
置、４ プロセッサ１、５ プロセッサ２、６ プロセ
ッサ３、７ プロセッサ・キャッシュメモリ１、８ プ
ロセッサ・キャッシュメモリ２、９ プロセッサ・キャ
ッシュメモリ３、１０ プロセッサ１テスト構成、１１
プロセッサ２テスト構成、１２ プロセッサ３テスト
構成、２１ 各種アクセスとテスト・データを使用して
全キャッシュラインを指定されたＭＥＳＩ状態にする、
２２ 各種アクセスとテスト・データを使用して全キャ
ッシュラインを指定されたＭＥＳＩ状態にする、２３
テスト・アドレスに対してアンロックリードしデータを
読みテスト・データと比較、２４ テスト・アドレスに
対してリードし主プロセッサが読み出したデータと比
較、２５ テスト・アドレスに対してアンロックライト
でテスト・データを反転したデータを書き込みアンロッ
クリードでしデータを読み両者を比較、２６テスト・ア
ドレスに対してリードし主プロセッサが読み出したデー
タと比較、２７ テスト・アドレスに対してロックライ
トでテスト・データを反転したデータを書き込みロック
リードでしデータを読み両者を比較、２８ テスト・ア
ドレスに対してリードし主プロセッサが読み出したデー
タと比較。
置、４ プロセッサ１、５ プロセッサ２、６ プロセ
ッサ３、７ プロセッサ・キャッシュメモリ１、８ プ
ロセッサ・キャッシュメモリ２、９ プロセッサ・キャ
ッシュメモリ３、１０ プロセッサ１テスト構成、１１
プロセッサ２テスト構成、１２ プロセッサ３テスト
構成、２１ 各種アクセスとテスト・データを使用して
全キャッシュラインを指定されたＭＥＳＩ状態にする、
２２ 各種アクセスとテスト・データを使用して全キャ
ッシュラインを指定されたＭＥＳＩ状態にする、２３
テスト・アドレスに対してアンロックリードしデータを
読みテスト・データと比較、２４ テスト・アドレスに
対してリードし主プロセッサが読み出したデータと比
較、２５ テスト・アドレスに対してアンロックライト
でテスト・データを反転したデータを書き込みアンロッ
クリードでしデータを読み両者を比較、２６テスト・ア
ドレスに対してリードし主プロセッサが読み出したデー
タと比較、２７ テスト・アドレスに対してロックライ
トでテスト・データを反転したデータを書き込みロック
リードでしデータを読み両者を比較、２８ テスト・ア
ドレスに対してリードし主プロセッサが読み出したデー
タと比較。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年４月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】ＭＥＳＩ状態に移行後、主プロセッサから
テスト・アドレスに対してアンロックリードでデータを
読み出し、テスト・データと比較して一致することを確
認する（ステップ２３）。更に、各従プロセッサからテ
スト・アドレスに対してアンロックリード、またはロッ
クリードでデータを読み出し、ステップ２３で主プロセ
ッサがリードしたデータと比較して一致することを確認
する（ステップ２４）。
テスト・アドレスに対してアンロックリードでデータを
読み出し、テスト・データと比較して一致することを確
認する（ステップ２３）。更に、各従プロセッサからテ
スト・アドレスに対してアンロックリード、またはロッ
クリードでデータを読み出し、ステップ２３で主プロセ
ッサがリードしたデータと比較して一致することを確認
する（ステップ２４）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】主プロセッサ・キャッシュと従プロセッサ
キャッシュのＭＥＳＩ状態の組み合わせをにおいて、す
べての組み合わせを試験したかどうかチェックする（ス
テップ２９）。未実施のものがあれば組み合わせを変更
し（ステップ３０）、ステップ２１またはステップ２２
へ移行する。すべて実施済みの場合は、ステップ３１に
移行する。すべてのプロセッサが主プロセッサとなった
かどうかチェックする（ステップ３１）。未実施のもの
があれば主プロセッサを変更し（ステップ３２）、ステ
ップ２１またはステップ２２へ移行する。すべて実施済
みの場合は試験を終了する。
キャッシュのＭＥＳＩ状態の組み合わせをにおいて、す
べての組み合わせを試験したかどうかチェックする（ス
テップ２９）。未実施のものがあれば組み合わせを変更
し（ステップ３０）、ステップ２１またはステップ２２
へ移行する。すべて実施済みの場合は、ステップ３１に
移行する。すべてのプロセッサが主プロセッサとなった
かどうかチェックする（ステップ３１）。未実施のもの
があれば主プロセッサを変更し（ステップ３２）、ステ
ップ２１またはステップ２２へ移行する。すべて実施済
みの場合は試験を終了する。
Claims (3)
- 【請求項１】 複数のプロセッサが対応するキャッシュ
メモリを持ち、かつ主メモリを共有し、上記各キャッシ
ュメモリは同一の状態（ステート）で制御されるマルチ
プロセッサ・キャッシュ・システムにおいて、 上記複数のプロセッサの１つを診断対象の主プロセッサ
と、それ以外の従プロセッサに分け、 任意のアクセス・モードと第１のテスト・データを用い
て上記各キャッシュメモリを上記任意のステートに移行
させる第１の移行ステップと、 上記主プロセッサから対応するキャッシュメモリに読み
出し命令を出して読み出したデータを上記第１のテスト
・データと比較する第１の主キャッシュ比較ステップ
と、 上記各従プロセッサに対応するキャッシュメモリに読み
出し命令を出して読み出したデータを上記主プロセッサ
に対応するキャッシュメモリのデータと比較する第１の
従キャッシュ比較ステップ、 とを備えたことを特徴とするマルチプロセッサ・キャッ
シュ診断方法。 - 【請求項２】 基本ステップに加えて、 再度、任意のアクセス・モードを用いて各キャッシュメ
モリを任意のステートに移行させる第２の移行ステップ
と、 主プロセッサから各キャッシュメモリに第１のテスト・
データとは異なる第２のテスト・データを書き込み命令
を出して書き込む第１の書き込みステップと、 上記主プロセッサから対応するキャッシュメモリに読み
出し命令を出して読み出したデータを上記第２のテスト
・データと比較する第２の主キャッシュ比較ステップ
と、 上記各従プロセッサに対応するキャッシュメモリに読み
出し命令を出して読み出したデータを上記主プロセッサ
に対応するキャッシュメモリのデータと比較する第２の
従キャッシュ比較ステップ、 とを付加したことを特徴とする請求項１記載のマルチプ
ロセッサ・キャッシュ診断方法。 - 【請求項３】 再度、任意のアクセス・モードを用いて
各キャッシュメモリを任意のステートに移行させる第３
の移行ステップと、 主プロセッサから各キャッシュメモリに第１、第２のテ
スト・データのいずれとも異なる第３のテスト・データ
をロック書き込み命令（Locked-Write）を出して書き込
む第２の書き込みステップと、 上記主プロセッサから対応するキャッシュメモリにロッ
ク読み出し命令（Locked-Read ）を出して読み出したデ
ータを上記第３のテスト・データと比較する第３の主キ
ャッシュ比較ステップと、 上記各従プロセッサに対応するキャッシュメモリにロッ
ク読み出し命令を出して読み出したデータを上記主プロ
セッサに対応するキャッシュメモリのデータと比較する
第３の従キャッシュ比較ステップ、 とを付加したことを特徴とする請求項２記載のマルチプ
ロセッサ・キャッシュ診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025144A JP2947338B2 (ja) | 1997-02-07 | 1997-02-07 | マルチプロセッサ・キャッシュ診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025144A JP2947338B2 (ja) | 1997-02-07 | 1997-02-07 | マルチプロセッサ・キャッシュ診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222479A true JPH10222479A (ja) | 1998-08-21 |
| JP2947338B2 JP2947338B2 (ja) | 1999-09-13 |
Family
ID=12157803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9025144A Expired - Fee Related JP2947338B2 (ja) | 1997-02-07 | 1997-02-07 | マルチプロセッサ・キャッシュ診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947338B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113514759A (zh) * | 2021-09-07 | 2021-10-19 | 南京宏泰半导体科技有限公司 | 一种多核测试处理器及集成电路测试系统与方法 |
-
1997
- 1997-02-07 JP JP9025144A patent/JP2947338B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113514759A (zh) * | 2021-09-07 | 2021-10-19 | 南京宏泰半导体科技有限公司 | 一种多核测试处理器及集成电路测试系统与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2947338B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6629268B1 (en) | Method and apparatus for servicing a processing system through a test port | |
| US4357656A (en) | Method and apparatus for disabling and diagnosing cache memory storage locations | |
| KR100286962B1 (ko) | 캐쉬 제어기 | |
| KR960009659B1 (ko) | 멀티프로세서 시스템의 스누프회로 | |
| US5875201A (en) | Second level cache having instruction cache parity error control | |
| JP2717752B2 (ja) | プロセッサ | |
| US5261106A (en) | Semaphore bypass | |
| US7624312B2 (en) | System, apparatus, computer program product for performing operational validation with limited CPU use of a communications network | |
| US20050144399A1 (en) | Multiprocessor system, and consistency control device and consistency control method in multiprocessor system | |
| KR20050011152A (ko) | 멀티프로세서 시스템 및 멀티프로세서 시스템의 캐쉬일관성 유지 방법 | |
| US8266386B2 (en) | Structure for maintaining memory data integrity in a processor integrated circuit using cache coherency protocols | |
| KR20060102565A (ko) | 라이트 백 캐시 내에서 동시 발생하는 스누프 푸시 또는스누프 킬 연산중에 라이트 백 연산을 취소하는 시스템 및방법 | |
| US5748938A (en) | System and method for maintaining coherency of information transferred between multiple devices | |
| US6490662B1 (en) | System and method for enhancing the reliability of a computer system by combining a cache sync-flush engine with a replicated memory module | |
| US5010475A (en) | Consistency ensuring system for the contents of a cache memory | |
| JPH05324468A (ja) | 階層化キャッシュメモリ | |
| US6918011B2 (en) | Cache memory for invalidating data or writing back data to a main memory | |
| EP1278123A1 (en) | High integrity cache directory | |
| JP2947338B2 (ja) | マルチプロセッサ・キャッシュ診断方法 | |
| JPH1091521A (ja) | 二重ディレクトリー仮想キャッシュ及びその制御方法 | |
| JPH055137B2 (ja) | ||
| JP2000099370A (ja) | 信号処理装置 | |
| JPH07234819A (ja) | キャッシュメモリ | |
| JPS5858666A (ja) | デ−タ処理装置 | |
| JP2794996B2 (ja) | 排他制御用レジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |