JPH07234819A - キャッシュメモリ - Google Patents
キャッシュメモリInfo
- Publication number
- JPH07234819A JPH07234819A JP6322844A JP32284494A JPH07234819A JP H07234819 A JPH07234819 A JP H07234819A JP 6322844 A JP6322844 A JP 6322844A JP 32284494 A JP32284494 A JP 32284494A JP H07234819 A JPH07234819 A JP H07234819A
- Authority
- JP
- Japan
- Prior art keywords
- data
- tag
- entry
- state
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 データの破壊を伴うことなく外部アクセス中
のデータに対し、後続のライト動作を完了できるキャッ
シュメモリを提供する。 【構成】 外部アクセス中のデータには、タグ部にエン
トリを確保すると共に、状態をアクセス中と設定し、ラ
イト動作時に、対応するデータの状態がアクセス中の場
合、データ部への書き込みを行なうと共に、対応するデ
ータの状態を、アクセス中の状態から、有効状態に変更
し、外部アクセス終了時には、更新されるべき部分の状
態を検査し、アクセス中の状態の部分に対してだけ、デ
ータの書き込みを行なうと共に、アクセス中の状態か
ら、有効状態に変更することによって、データの破壊を
伴わず、外部アクセス中に、後続のライト動作を完了で
きる。データの管理単位より小さいデータサイズでのラ
イト動作への対応、および、外部アクセスしたデータの
無効化要求への対応を含む。
のデータに対し、後続のライト動作を完了できるキャッ
シュメモリを提供する。 【構成】 外部アクセス中のデータには、タグ部にエン
トリを確保すると共に、状態をアクセス中と設定し、ラ
イト動作時に、対応するデータの状態がアクセス中の場
合、データ部への書き込みを行なうと共に、対応するデ
ータの状態を、アクセス中の状態から、有効状態に変更
し、外部アクセス終了時には、更新されるべき部分の状
態を検査し、アクセス中の状態の部分に対してだけ、デ
ータの書き込みを行なうと共に、アクセス中の状態か
ら、有効状態に変更することによって、データの破壊を
伴わず、外部アクセス中に、後続のライト動作を完了で
きる。データの管理単位より小さいデータサイズでのラ
イト動作への対応、および、外部アクセスしたデータの
無効化要求への対応を含む。
Description
【０００１】
【産業上の利用分野】キャッシュミスヒットに伴う外部
アクセス中に、後続のキャッシュアクセスを受け付け、
高性能化を図ったキャッシュメモリに関するものであ
る。
アクセス中に、後続のキャッシュアクセスを受け付け、
高性能化を図ったキャッシュメモリに関するものであ
る。
【０００２】
【従来の技術】従来のキャッシュメモリの例としては、
キャッシュ・バイパス・バッファがある。この方式につ
いては、富田眞治、村上和彰 共著、「計算機システム
工学」、昭晃堂、９７〜９８頁に詳細が述べられてい
る。この従来のキャッシュの動作例を示すタイミングチ
ャートを図３に示す。
キャッシュ・バイパス・バッファがある。この方式につ
いては、富田眞治、村上和彰 共著、「計算機システム
工学」、昭晃堂、９７〜９８頁に詳細が述べられてい
る。この従来のキャッシュの動作例を示すタイミングチ
ャートを図３に示す。
【０００３】ミスヒット時（第１クロック（Ｔ１）で発
生）には、データのリードのための最初の外部アクセス
の完了（Ｔ５）まで、後続のキャッシュアクセス（ｎｅ
ｘｔ）は遅延されていた。
生）には、データのリードのための最初の外部アクセス
の完了（Ｔ５）まで、後続のキャッシュアクセス（ｎｅ
ｘｔ）は遅延されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、より高
い性能を目指すには、ミスヒットに伴う外部アクセス中
に、後続のキャッシュアクセスを受け付ける必要があ
る。この場合、外部アクセス中のキャッシュエントリに
対するアクセスの扱いが重要となる。後続のキャッシュ
アクセスがリード動作時は、必要なデータがアクセス中
であり、遅延させる必要があるが、ライト動作時は、基
本的に、キャッシュ内にデータを書き込むことによっ
て、完了させることができる。
い性能を目指すには、ミスヒットに伴う外部アクセス中
に、後続のキャッシュアクセスを受け付ける必要があ
る。この場合、外部アクセス中のキャッシュエントリに
対するアクセスの扱いが重要となる。後続のキャッシュ
アクセスがリード動作時は、必要なデータがアクセス中
であり、遅延させる必要があるが、ライト動作時は、基
本的に、キャッシュ内にデータを書き込むことによっ
て、完了させることができる。
【０００５】しかし、時間的には、先行する命令によっ
て起動された外部アクセスに伴って読み込まれたデータ
のキャッシュメモリへの書き込みより、後続の命令によ
るキャッシュメモリへのライト動作が先行して行なわ
れ、古いデータによる新しいデータの破壊が生じるとい
う課題を有していた。
て起動された外部アクセスに伴って読み込まれたデータ
のキャッシュメモリへの書き込みより、後続の命令によ
るキャッシュメモリへのライト動作が先行して行なわ
れ、古いデータによる新しいデータの破壊が生じるとい
う課題を有していた。
【０００６】本発明は上記課題に鑑み、データの破壊を
伴うことなく、外部アクセス中のデータに対し、後続の
ライト動作を完了できる、高性能化を図ったキャッシュ
メモリの提供を目的とする。
伴うことなく、外部アクセス中のデータに対し、後続の
ライト動作を完了できる、高性能化を図ったキャッシュ
メモリの提供を目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するために、第１の発明のキャッシュメモリは、デー
タを保持するデータ部と、保持されたデータのアドレス
の一部と、状態を保持するタグ部と、入力されたアドレ
スに対応したデータが保持されているかを判定するヒッ
ト判定装置と、外部アクセス中であることを検出するア
クセス中検出装置と、タグ部の内容を変更するためのタ
グ書き込み装置と、データ部の出力から目的のデータを
選択するデータ読み出し制御装置と、データ部へデータ
を書き込むためのデータ書き込み制御装置を備え、外部
アクセス中のデータには、タグ部にエントリを確保する
と共に、状態をアクセス中と設定し、ライト動作時に、
対応するデータの状態がアクセス中の場合、データ部へ
の書き込みを行なうと共に、対応するデータの状態を、
アクセス中の状態から、有効状態に変更し、外部アクセ
ス終了時には、更新されるべき部分の状態を検査し、ア
クセス中の状態の部分に対してだけ、データの書き込み
を行なうと共に、状態を、アクセス中の状態から、有効
状態に変更することを特徴としている。
決するために、第１の発明のキャッシュメモリは、デー
タを保持するデータ部と、保持されたデータのアドレス
の一部と、状態を保持するタグ部と、入力されたアドレ
スに対応したデータが保持されているかを判定するヒッ
ト判定装置と、外部アクセス中であることを検出するア
クセス中検出装置と、タグ部の内容を変更するためのタ
グ書き込み装置と、データ部の出力から目的のデータを
選択するデータ読み出し制御装置と、データ部へデータ
を書き込むためのデータ書き込み制御装置を備え、外部
アクセス中のデータには、タグ部にエントリを確保する
と共に、状態をアクセス中と設定し、ライト動作時に、
対応するデータの状態がアクセス中の場合、データ部へ
の書き込みを行なうと共に、対応するデータの状態を、
アクセス中の状態から、有効状態に変更し、外部アクセ
ス終了時には、更新されるべき部分の状態を検査し、ア
クセス中の状態の部分に対してだけ、データの書き込み
を行なうと共に、状態を、アクセス中の状態から、有効
状態に変更することを特徴としている。
【０００８】第２の発明のキャッシュメモリは、データ
の管理単位より小さいデータサイズに対するライト動作
時に、アクセス中検出装置が、対応部分が外部アクセス
中であることを検出した場合は、データ書き込み制御装
置はデータ部へデータを書き込まず、タグ書き込み装置
は対応するデータを含む最小データ管理単位のデータ部
分の状態を無効状態とすることを特徴としている。
の管理単位より小さいデータサイズに対するライト動作
時に、アクセス中検出装置が、対応部分が外部アクセス
中であることを検出した場合は、データ書き込み制御装
置はデータ部へデータを書き込まず、タグ書き込み装置
は対応するデータを含む最小データ管理単位のデータ部
分の状態を無効状態とすることを特徴としている。
【０００９】第３の発明のキャッシュメモリは、データ
の管理単位より小さいデータサイズに対するライト動作
時に、アクセス中検出装置が、対応部分が外部アクセス
中であることを検出した場合は、外部アクセスが終了す
るまで、ライト動作を遅延させることを特徴としてい
る。
の管理単位より小さいデータサイズに対するライト動作
時に、アクセス中検出装置が、対応部分が外部アクセス
中であることを検出した場合は、外部アクセスが終了す
るまで、ライト動作を遅延させることを特徴としてい
る。
【００１０】第４の発明のキャッシュメモリは、外部ア
クセスの終了時、アクセスしたデータの無効化要求が発
生していた、または、した場合は、データ書き込み制御
装置はデータ部を更新を行なわず、アクセス中検出装置
で、更新されるべきエントリ内の各データの状態を検査
し、外部アクセス中を示す状態の部分のみを、タグ書き
込み制御装置が無効状態とすることを特徴としている。
クセスの終了時、アクセスしたデータの無効化要求が発
生していた、または、した場合は、データ書き込み制御
装置はデータ部を更新を行なわず、アクセス中検出装置
で、更新されるべきエントリ内の各データの状態を検査
し、外部アクセス中を示す状態の部分のみを、タグ書き
込み制御装置が無効状態とすることを特徴としている。
【００１１】
【作用】第１の発明のキャッシュメモリにおいては、外
部アクセス中のデータには、タグ部にエントリを確保す
ると共に、状態をアクセス中と設定し、ライト動作時
に、対応するデータの状態がアクセス中の場合、データ
部への書き込みを行なうと共に、対応するデータの状態
を、アクセス中の状態から、有効状態に変更し、外部ア
クセス終了時には、更新されるべき部分の状態を検査
し、アクセス中の状態の部分に対してだけ、データの書
き込みを行なうと共に、状態を、アクセス中の状態か
ら、有効状態に変更することによって、データの破壊を
伴わず、外部アクセス中に、後続のライト動作を完了で
きる。
部アクセス中のデータには、タグ部にエントリを確保す
ると共に、状態をアクセス中と設定し、ライト動作時
に、対応するデータの状態がアクセス中の場合、データ
部への書き込みを行なうと共に、対応するデータの状態
を、アクセス中の状態から、有効状態に変更し、外部ア
クセス終了時には、更新されるべき部分の状態を検査
し、アクセス中の状態の部分に対してだけ、データの書
き込みを行なうと共に、状態を、アクセス中の状態か
ら、有効状態に変更することによって、データの破壊を
伴わず、外部アクセス中に、後続のライト動作を完了で
きる。
【００１２】第２の発明のキャッシュメモリにおいて
は、外部アクセス中のアドレスに対する、データの管理
単位より小さいデータサイズでのライト動作時に、キャ
ッシュへの書き込みを行なわず、同時に、対応する部分
の状態を無効状態とすることにより、外部アクセス終了
時に、対応した部分への古いデータの書き込みを抑止す
ることによって、データの一貫性を維持できる。
は、外部アクセス中のアドレスに対する、データの管理
単位より小さいデータサイズでのライト動作時に、キャ
ッシュへの書き込みを行なわず、同時に、対応する部分
の状態を無効状態とすることにより、外部アクセス終了
時に、対応した部分への古いデータの書き込みを抑止す
ることによって、データの一貫性を維持できる。
【００１３】第３の発明のキャッシュメモリにおいて
は、外部アクセス中のアドレスに対する、データの管理
単位より小さいデータサイズでのライト動作時に、外部
アクセス終了まで、データの書き込みを遅延させること
により、データの一貫性を維持できる。
は、外部アクセス中のアドレスに対する、データの管理
単位より小さいデータサイズでのライト動作時に、外部
アクセス終了まで、データの書き込みを遅延させること
により、データの一貫性を維持できる。
【００１４】第４の発明のキャッシュメモリにおいて
は、外部アクセスの終了時、アクセスしたデータの無効
化要求が発生していた、または、した場合は、データの
更新を行なわず、対応するデータの状態を検査し、外部
アクセス中を示す状態の部分のみを、無効状態とするこ
とによって、バスエラーなどの要因による、無効なデー
タのキャッシュへの格納、また、Ｉ／Ｏなどのキャッシ
ュへ格納できないデータへの対応を実現できる。
は、外部アクセスの終了時、アクセスしたデータの無効
化要求が発生していた、または、した場合は、データの
更新を行なわず、対応するデータの状態を検査し、外部
アクセス中を示す状態の部分のみを、無効状態とするこ
とによって、バスエラーなどの要因による、無効なデー
タのキャッシュへの格納、また、Ｉ／Ｏなどのキャッシ
ュへ格納できないデータへの対応を実現できる。
【００１５】
【実施例】図１は本発明の第１の実施例におけるキャッ
シュの構成図を示すものである。図１において、１はデ
ータ部、２はタグ部、３は入力アドレス、４はヒット判
定装置、７はデータ読み出し装置、９は入力データ、１
０はデータ書き込み制御装置、１３はタグ書き込み制御
装置、１４はアクセス中検出装置を示す。
シュの構成図を示すものである。図１において、１はデ
ータ部、２はタグ部、３は入力アドレス、４はヒット判
定装置、７はデータ読み出し装置、９は入力データ、１
０はデータ書き込み制御装置、１３はタグ書き込み制御
装置、１４はアクセス中検出装置を示す。
【００１６】以上のように構成された本実施例のキャッ
シュメモリの請求項１〜４の発明について、以下その動
作を説明する。
シュメモリの請求項１〜４の発明について、以下その動
作を説明する。
【００１７】リード動作時、入力されたアドレス３によ
り検索されたタグ部１の出力は、ヒット判定装置４に入
力され、対応したデータが保持されているか否か、判定
される。
り検索されたタグ部１の出力は、ヒット判定装置４に入
力され、対応したデータが保持されているか否か、判定
される。
【００１８】有効なデータが保持されている場合（ヒッ
ト時）は、ヒット判定装置４は、第１の制御信号５を出
力すると共に、制御線６を介して、データ読み出し装置
７に、選択情報を送付し、データ読み出し装置７は、デ
ータ部２からの出力から目的としたデータを選択して、
第１のデータ８として出力する。
ト時）は、ヒット判定装置４は、第１の制御信号５を出
力すると共に、制御線６を介して、データ読み出し装置
７に、選択情報を送付し、データ読み出し装置７は、デ
ータ部２からの出力から目的としたデータを選択して、
第１のデータ８として出力する。
【００１９】リード動作時、有効なデータが保持されて
いない場合（ミスヒット時）は、ヒット判定装置４は、
外部アクセスを要求するため、第２の制御信号を出力す
ると共に、タグ書き込み装置１３に通知し、タグ部１
に、対応するエントリを確保する。この時、外部アクセ
スに伴って読み込まれるデータに対応した部分の状態
は、アクセス中（０１）に設定する。この後は、後続の
キャッシュアクセスを受け付ける。
いない場合（ミスヒット時）は、ヒット判定装置４は、
外部アクセスを要求するため、第２の制御信号を出力す
ると共に、タグ書き込み装置１３に通知し、タグ部１
に、対応するエントリを確保する。この時、外部アクセ
スに伴って読み込まれるデータに対応した部分の状態
は、アクセス中（０１）に設定する。この後は、後続の
キャッシュアクセスを受け付ける。
【００２０】以下に、タグ部１で用いられる状態の一覧
表の一例を示す。
表の一例を示す。
【００２１】
【表１】
【００２２】ライト動作時、有効なデータが保持されて
いる場合（ヒット時）は、ヒット判定装置４は、制御線
６を介して、データ書き込み装置１０に、選択情報を送
付し、データ書き込み装置１０は、データ部２の目的と
したデータ部分を選択して、第３のデータ９を書き込
む。
いる場合（ヒット時）は、ヒット判定装置４は、制御線
６を介して、データ書き込み装置１０に、選択情報を送
付し、データ書き込み装置１０は、データ部２の目的と
したデータ部分を選択して、第３のデータ９を書き込
む。
【００２３】ライト動作時、アクセス中検出装置１４
で、目的とするデータ部分が、アクセス中であることを
検出した場合、タグ書き込み装置１３は、目的としたデ
ータ部分の状態を、アクセス中（０１）から、有効（１
１）に変更すると共に、データ書き込み装置１０は、デ
ータ部２の目的としたデータ部分を選択して、第３のデ
ータ９を書き込む。
で、目的とするデータ部分が、アクセス中であることを
検出した場合、タグ書き込み装置１３は、目的としたデ
ータ部分の状態を、アクセス中（０１）から、有効（１
１）に変更すると共に、データ書き込み装置１０は、デ
ータ部２の目的としたデータ部分を選択して、第３のデ
ータ９を書き込む。
【００２４】ミスヒットに伴う外部アクセス終了後、読
み込まれた第２のデータ１２をデータ部２に書き込む
時、アクセス中検出装置１４は、対応したデータ部の状
態を検査し、状態がアクセス中（０１）の場合だけ、タ
グ書き込み制御装置１３は、状態をアクセス中（０１）
から有効状態へ変更し、同時に、データ書き込み制御装
置１０は、データ部２の対応した部分に、第２のデータ
１２の対応した部分を書き込む。
み込まれた第２のデータ１２をデータ部２に書き込む
時、アクセス中検出装置１４は、対応したデータ部の状
態を検査し、状態がアクセス中（０１）の場合だけ、タ
グ書き込み制御装置１３は、状態をアクセス中（０１）
から有効状態へ変更し、同時に、データ書き込み制御装
置１０は、データ部２の対応した部分に、第２のデータ
１２の対応した部分を書き込む。
【００２５】図２は、第１の実施例の動作例を示すタイ
ミングチャートである。第１クロック（Ｔ１）での、リ
ード動作（ｎ）時、ミスヒットが発生し、第２の制御信
号１１が出力される。この時のリード動作を、１２８番
地へのアクセスとする。第２クロック（Ｔ２）では、第
２の制御信号によって外部アクセスが起動されると共
に、タグ書き込み装置１３に通知し、タグ部１に対応す
るエントリを確保する。この時、外部アクセスに伴って
読み込まれるデータに対応した部分の状態は、アクセス
中に設定する。
ミングチャートである。第１クロック（Ｔ１）での、リ
ード動作（ｎ）時、ミスヒットが発生し、第２の制御信
号１１が出力される。この時のリード動作を、１２８番
地へのアクセスとする。第２クロック（Ｔ２）では、第
２の制御信号によって外部アクセスが起動されると共
に、タグ書き込み装置１３に通知し、タグ部１に対応す
るエントリを確保する。この時、外部アクセスに伴って
読み込まれるデータに対応した部分の状態は、アクセス
中に設定する。
【００２６】ミスヒットに伴う外部アクセスでは、４ワ
ード分を一度に読み込むとすると、今回の外部アクセス
では、１２８番地から１４３番地までのデータを読み込
む。この後は、後続のキャッシュアクセスを受け付け
る。第３クロック（Ｔ３）では、後続のキャッシュアク
セスであるリード動作（ｎ＋１）が実行される。この場
合は、ヒット時を示している。
ード分を一度に読み込むとすると、今回の外部アクセス
では、１２８番地から１４３番地までのデータを読み込
む。この後は、後続のキャッシュアクセスを受け付け
る。第３クロック（Ｔ３）では、後続のキャッシュアク
セスであるリード動作（ｎ＋１）が実行される。この場
合は、ヒット時を示している。
【００２７】第４クロック（Ｔ４）では、後続のキャッ
シュアクセスであるライト動作（ｎ＋２）が実行され
る。この場合は、第１クロックでの秘すヒットに伴う外
部アクセス中のアドレスに対するデータ書き込みを想定
している。このため、アクセス中検出装置１４から、一
致信号１５が送出されている。これによって、タグ書き
込み装置１３は、目的としたデータ部分の状態を、アク
セス中から、有効に変更すると共に、データ書き込み装
置１０は、データ部２の目的としたデータ部分を選択し
て、データを書き込み、ライト動作を完了する。
シュアクセスであるライト動作（ｎ＋２）が実行され
る。この場合は、第１クロックでの秘すヒットに伴う外
部アクセス中のアドレスに対するデータ書き込みを想定
している。このため、アクセス中検出装置１４から、一
致信号１５が送出されている。これによって、タグ書き
込み装置１３は、目的としたデータ部分の状態を、アク
セス中から、有効に変更すると共に、データ書き込み装
置１０は、データ部２の目的としたデータ部分を選択し
て、データを書き込み、ライト動作を完了する。
【００２８】このため、後続のキャッシュアクセスを受
け付けることができる。このライト動作は、１３２番地
へのワードデータの書き込みとする。第５クロック（Ｔ
５）では、後続のキャッシュアクセスであるリード動作
（ｎ＋３）が実行される。この場合も、ヒット時を示し
ている。以降、同様にキャッシュアクセスが継続され
る。
け付けることができる。このライト動作は、１３２番地
へのワードデータの書き込みとする。第５クロック（Ｔ
５）では、後続のキャッシュアクセスであるリード動作
（ｎ＋３）が実行される。この場合も、ヒット時を示し
ている。以降、同様にキャッシュアクセスが継続され
る。
【００２９】第８クロック（Ｔ８）で外部アクセスが終
了すると、読み出された４ワードのデータは、第９クロ
ック（Ｔ９）で、データ部２に、書き込まれる。この
時、１３２番地のワードデータは、既に、Ｔ４クロック
で有効なデータが書き込まれていて、状態は有効状態に
変更されているので、１２８番地、１３６番地、１４０
番地にだけ、外部アクセスにより読み込まれたデータが
書き込まれると共に、対応する部分の状態が、有効状態
に変更される。
了すると、読み出された４ワードのデータは、第９クロ
ック（Ｔ９）で、データ部２に、書き込まれる。この
時、１３２番地のワードデータは、既に、Ｔ４クロック
で有効なデータが書き込まれていて、状態は有効状態に
変更されているので、１２８番地、１３６番地、１４０
番地にだけ、外部アクセスにより読み込まれたデータが
書き込まれると共に、対応する部分の状態が、有効状態
に変更される。
【００３０】第４クロック（Ｔ４）におけるライト動作
が、１３２番地へのバイトデータの書き込みで、タグ部
での状態の管理単位がワードの場合は、キャッシュへの
書き込みを行なわず、同時に、対応する部分の状態（１
３２番地のワードデータ）を無効状態とする。この時、
このライト動作は、外部（メモリ、買いレベルのキャッ
シュメモリなど）に対しては要求されることはいうまで
もない。しかし、このライト動作は、実行中のリード動
作によって読み込まれるデータには反映されていない。
が、１３２番地へのバイトデータの書き込みで、タグ部
での状態の管理単位がワードの場合は、キャッシュへの
書き込みを行なわず、同時に、対応する部分の状態（１
３２番地のワードデータ）を無効状態とする。この時、
このライト動作は、外部（メモリ、買いレベルのキャッ
シュメモリなど）に対しては要求されることはいうまで
もない。しかし、このライト動作は、実行中のリード動
作によって読み込まれるデータには反映されていない。
【００３１】このため、第９クロック（Ｔ９）でのデー
タ書き込み時には、１３２番地の状態がアクセス中でな
く、無効状態であり、対応した部分への古いデータの書
き込みを抑止され、データの一貫性を維持できる。ま
た、同様の場合に、外部アクセス終了まで、データの書
き込みを遅延させることによっても、データの一貫性を
維持できる。
タ書き込み時には、１３２番地の状態がアクセス中でな
く、無効状態であり、対応した部分への古いデータの書
き込みを抑止され、データの一貫性を維持できる。ま
た、同様の場合に、外部アクセス終了まで、データの書
き込みを遅延させることによっても、データの一貫性を
維持できる。
【００３２】外部アクセスの終了時、アクセスしたデー
タの無効化要求が発生していた、または、した場合は、
第９クロック（Ｔ９）でのデータの更新を行なわず、対
応するデータの状態を検査し、外部アクセス中を示す状
態の部分のみを、無効状態とする。これによって、バス
エラーなどの要因による、無効なデータのキャッシュへ
の格納、また、Ｉ／Ｏなどのキャッシュへ格納できない
データへの対応を実現でき、高性能化を実現できる。
タの無効化要求が発生していた、または、した場合は、
第９クロック（Ｔ９）でのデータの更新を行なわず、対
応するデータの状態を検査し、外部アクセス中を示す状
態の部分のみを、無効状態とする。これによって、バス
エラーなどの要因による、無効なデータのキャッシュへ
の格納、また、Ｉ／Ｏなどのキャッシュへ格納できない
データへの対応を実現でき、高性能化を実現できる。
【００３３】なお、目的のデータが、ライトスルー方式
で制御されている場合は、対応する全てのデータの状態
を、無効状態とすることができる。
で制御されている場合は、対応する全てのデータの状態
を、無効状態とすることができる。
【００３４】続いて、本実施例のキャッシュメモリの請
求項５の発明について以下その動作を説明する。ライト
動作に伴いミスヒットが発生し、このデータをキャッシ
ュに新規に割り付ける時（ライトデータのエントリーを
キャッシュ内に新たに設けること）、そのワードデータ
以外のラインを埋める（フィル）方法とそうでない方法
がある。
求項５の発明について以下その動作を説明する。ライト
動作に伴いミスヒットが発生し、このデータをキャッシ
ュに新規に割り付ける時（ライトデータのエントリーを
キャッシュ内に新たに設けること）、そのワードデータ
以外のラインを埋める（フィル）方法とそうでない方法
がある。
【００３５】例えば、４ワードからなるラインにワード
単位でライトする場合、ライトミスに伴い新たなライン
に割り付けるが、書き込むワード以外にラインには３ワ
ード分の領域が存在する。そこは有効なものを書き込ん
でいないので、無効状態のままである。その時に、ロー
ド動作を起動し、それ以外の３ワード分を埋める方法
と、ワード毎に有効無効を示す状態を持たせ、有効なワ
ードだけ有効状態に変更し、無効のところはそのままに
しておく方法がある。
単位でライトする場合、ライトミスに伴い新たなライン
に割り付けるが、書き込むワード以外にラインには３ワ
ード分の領域が存在する。そこは有効なものを書き込ん
でいないので、無効状態のままである。その時に、ロー
ド動作を起動し、それ以外の３ワード分を埋める方法
と、ワード毎に有効無効を示す状態を持たせ、有効なワ
ードだけ有効状態に変更し、無効のところはそのままに
しておく方法がある。
【００３６】本実施例ではラインを埋める方法を選択す
ることにする。ストア動作時、入力されたアドレス３に
より検索されたタグ部１の出力は、ヒット判定装置４に
入力され、対応したデータが保持されているか否か、判
定される。ライト動作時、有効なデータが保持されてい
る場合（ヒット時）は、ヒット判定装置４は、制御線６
を介して、データ書き込み装置１０に、選択情報を送付
し、データ書き込み装置１０は、データ部２の目的とし
たデータ部分を選択して、第３のデータ９を書き込む。
ることにする。ストア動作時、入力されたアドレス３に
より検索されたタグ部１の出力は、ヒット判定装置４に
入力され、対応したデータが保持されているか否か、判
定される。ライト動作時、有効なデータが保持されてい
る場合（ヒット時）は、ヒット判定装置４は、制御線６
を介して、データ書き込み装置１０に、選択情報を送付
し、データ書き込み装置１０は、データ部２の目的とし
たデータ部分を選択して、第３のデータ９を書き込む。
【００３７】ライト動作時、有効なデータが保持されて
いない場合（ミスヒット時）は、ヒット判定装置４は、
タグ書き込み装置１３に通知し、タグ部１に、対応する
エントリを確保する。その後、データ書き込み装置１０
は、データ部２の目的としたデータ部分を選択して、第
３のデータ９を書き込む。
いない場合（ミスヒット時）は、ヒット判定装置４は、
タグ書き込み装置１３に通知し、タグ部１に、対応する
エントリを確保する。その後、データ書き込み装置１０
は、データ部２の目的としたデータ部分を選択して、第
３のデータ９を書き込む。
【００３８】同時に、ライン内のその他のワード部分に
書き込むデータを用意する必要があり、外部アクセスを
要求するため、第２の制御信号を出力する。この時、外
部アクセスに伴って読み込まれるデータに対応する部分
の状態は、アクセス中（０１）に設定する。この後は、
後続のキャッシュアクセスを受け付ける。この後にライ
トが発生する場合の手続きは、上記請求項１〜４に対す
る実施例と同じであるので、省略する。
書き込むデータを用意する必要があり、外部アクセスを
要求するため、第２の制御信号を出力する。この時、外
部アクセスに伴って読み込まれるデータに対応する部分
の状態は、アクセス中（０１）に設定する。この後は、
後続のキャッシュアクセスを受け付ける。この後にライ
トが発生する場合の手続きは、上記請求項１〜４に対す
る実施例と同じであるので、省略する。
【００３９】これによって、ライトキャッシュミス時に
そのワードデータ以外のラインを埋める（フィル）方法
の場合でも、キャッシュアクセスのノンブロッキング化
を実現でき、高性能化を図れる。
そのワードデータ以外のラインを埋める（フィル）方法
の場合でも、キャッシュアクセスのノンブロッキング化
を実現でき、高性能化を図れる。
【００４０】続いて、本実施例のキャッシュメモリの請
求項６、７の発明について以下その動作を説明する。前
提としては、バスモニタリング機構を備えており、アド
レス３を介して外部バスのアドレスをモニタリングする
ことができる。モニタリング機構は、内部キャッシュに
含まれているデータと同じアドレスが外部バスに存在す
るかどうかを監視する機構で、外部主記憶が本プロセッ
サ以外によって書き換えられる場合には、内部キャッシ
ュの同じエントリを無効化することにより、外部メモリ
と内部キャッシュの整合性（コヒーレント）を保証する
ことができる。
求項６、７の発明について以下その動作を説明する。前
提としては、バスモニタリング機構を備えており、アド
レス３を介して外部バスのアドレスをモニタリングする
ことができる。モニタリング機構は、内部キャッシュに
含まれているデータと同じアドレスが外部バスに存在す
るかどうかを監視する機構で、外部主記憶が本プロセッ
サ以外によって書き換えられる場合には、内部キャッシ
ュの同じエントリを無効化することにより、外部メモリ
と内部キャッシュの整合性（コヒーレント）を保証する
ことができる。
【００４１】上記構成において、リード動作時にキャッ
シュミスを発生し、後続するライト動作時に、アクセス
中検出装置１４で、目的とするデータ部分が、アクセス
中であることが検出され（ここまでは上記請求項１〜４
に対する実施例と同じ）、その後、そのアドレスに対
し、スヌープ機構によって外部メモリで変更されたアド
レスと同じであることが判明した場合には、状態を有効
状態（１１）からアクセス中状態（０１）に変更する。
シュミスを発生し、後続するライト動作時に、アクセス
中検出装置１４で、目的とするデータ部分が、アクセス
中であることが検出され（ここまでは上記請求項１〜４
に対する実施例と同じ）、その後、そのアドレスに対
し、スヌープ機構によって外部メモリで変更されたアド
レスと同じであることが判明した場合には、状態を有効
状態（１１）からアクセス中状態（０１）に変更する。
【００４２】これ以降は、上記請求項１〜４に対する実
施例と同じように、リード結果の反映を行なう。また、
上記構成において、リード動作時にキャッシュミスを発
生し、その後、そのアドレスに対し、スヌープ機構によ
って外部メモリで変更されたアドレスと同じであること
が判明した場合には、状態を変更せずに、アクセス中状
態（０１）のままにしておく。これ以降は、上記請求項
１〜４に対する実施例と同じである。
施例と同じように、リード結果の反映を行なう。また、
上記構成において、リード動作時にキャッシュミスを発
生し、その後、そのアドレスに対し、スヌープ機構によ
って外部メモリで変更されたアドレスと同じであること
が判明した場合には、状態を変更せずに、アクセス中状
態（０１）のままにしておく。これ以降は、上記請求項
１〜４に対する実施例と同じである。
【００４３】これによって、スヌープ機構を持つ場合に
も、キャッシュのノンブロッキング化を実現でき高性能
化を図れる。なお、タブ部とデータ部は、同一クロック
で動作するとしているが、パイプライン化してもよい。
また、タグ部やデータ部を、シングルポートとしている
が、全体、もしくは、一部だけ（例えば、タグ部の状態
を示す部分だけ）をマルチポート化することによって、
性能向上を図ることができる。
も、キャッシュのノンブロッキング化を実現でき高性能
化を図れる。なお、タブ部とデータ部は、同一クロック
で動作するとしているが、パイプライン化してもよい。
また、タグ部やデータ部を、シングルポートとしている
が、全体、もしくは、一部だけ（例えば、タグ部の状態
を示す部分だけ）をマルチポート化することによって、
性能向上を図ることができる。
【００４４】
【発明の効果】以上説明したように、本発明のキャッシ
ュメモリは、 （１）外部アクセス中のアドレスを検出するための比較
装置の追加による回路規模の増大を招くことなく、デー
タの破壊を伴わず、外部アクセス中に、後続のライト動
作を完了でき、高性能化を実現できる。同時に、複数の
外部アクセスが並行して処理されている場合や、それら
のアクセスの終了の順序が要求された順序と違うような
場合にも、回路規模の増大を伴わずに対応できる。 （２）外部アクセス中のアドレスに対する、データの管
理単位より小さいデータサイズでのライト動作時に、キ
ャッシュへの書き込みを行なわず、データの一貫性を維
持できる。 （３）外部アクセス中のアドレスに対する、データの管
理単位より小さいデータサイズでのライト動作時に、デ
ータの書き込みを遅延させることにより、データの一貫
性を維持できる。 （４）外部アクセスの終了時、アクセスしたデータの無
効化要求が発生していた、または、発生した場合は、デ
ータの更新を行なわず、バスエラーなどの要因による、
無効なデータのキャッシュへの格納、また、Ｉ／Ｏなど
のキャッシュへ格納できないデータへの対応を実現でき
る。 （５）ライトキャッシュミス時にそのワードデータ以外
のラインを埋める（フィル）方法を採用の場合でも、回
路規模の増大を招くことなくかつデータの破壊を伴わず
に、外部アクセス中に、後続のライト動作を完了でき、
高性能化を実現できる。 （６）スヌープ機構を実現し外部メモリとの整合性を保
つ場合にも、後続のライト動作を完了でき、高性能化を
図れる。などの多くのことが実現でき、その実用的効果
は大きい。
ュメモリは、 （１）外部アクセス中のアドレスを検出するための比較
装置の追加による回路規模の増大を招くことなく、デー
タの破壊を伴わず、外部アクセス中に、後続のライト動
作を完了でき、高性能化を実現できる。同時に、複数の
外部アクセスが並行して処理されている場合や、それら
のアクセスの終了の順序が要求された順序と違うような
場合にも、回路規模の増大を伴わずに対応できる。 （２）外部アクセス中のアドレスに対する、データの管
理単位より小さいデータサイズでのライト動作時に、キ
ャッシュへの書き込みを行なわず、データの一貫性を維
持できる。 （３）外部アクセス中のアドレスに対する、データの管
理単位より小さいデータサイズでのライト動作時に、デ
ータの書き込みを遅延させることにより、データの一貫
性を維持できる。 （４）外部アクセスの終了時、アクセスしたデータの無
効化要求が発生していた、または、発生した場合は、デ
ータの更新を行なわず、バスエラーなどの要因による、
無効なデータのキャッシュへの格納、また、Ｉ／Ｏなど
のキャッシュへ格納できないデータへの対応を実現でき
る。 （５）ライトキャッシュミス時にそのワードデータ以外
のラインを埋める（フィル）方法を採用の場合でも、回
路規模の増大を招くことなくかつデータの破壊を伴わず
に、外部アクセス中に、後続のライト動作を完了でき、
高性能化を実現できる。 （６）スヌープ機構を実現し外部メモリとの整合性を保
つ場合にも、後続のライト動作を完了でき、高性能化を
図れる。などの多くのことが実現でき、その実用的効果
は大きい。
【図１】本発明の一実施例におけるキャッシュメモリの
構成図
構成図
【図２】図１に示された一実施例の動作例を示すタイミ
ングチャート
ングチャート
【図３】従来のキャッシュメモリの動作例を示すタイミ
ングチャート
ングチャート
１ データ部 ２ タグ部 ４ ヒット判定装置 ７ データ読み出し装置 １０ データ書き込み制御装置 １３ タグ書き込み制御装置 １４ アクセス中検出装置
Claims (7)
- 【請求項１】一つ、または、複数のデータを保持するこ
とができるエントリを複数備えたデータ部と、前記デー
タ部の各エントリに対応し、保持されたデータのアドレ
スの一部と、状態を保持するエントリを備えたタグ部
と、前記タグ部に接続され、入力されたアドレスに対応
したデータが保持されたエントリがあるか否かを判定す
るヒット判定装置と、前記タグ部と前記ヒット判定装置
に接続され、対応エントリのデータが外部アクセス中で
あることを検出するアクセス中検出装置と、前記ヒット
判定装置と前記アクセス中検出装置に接続され、前記タ
グ部のエントリの内容を変更するためのタグ書き込み装
置と、前記データ部と前記ヒット判定装置に接続され、
入力されたアドレスに対応したエントリから目的のデー
タを選択するデータ読み出し制御装置と、前記ヒット判
定装置と前記タグ書き込み装置と前記データ部に接続さ
れ、ライト動作時に入力されるデータや、ミスヒットに
対応した外部アクセスで読み込まれたデータを前記デー
タ部へ書き込むためのデータ書き込み制御装置を備え、
入力されたアドレスに対応したデータを保持するエント
リが前記タグ部にないこと（ミスヒット）が前記ヒット
判定装置で検出された場合、外部アクセスを要求する制
御信号を出力すると共に、前記タグ書き込み装置で、前
記タグ部に対応したエントリを確保し、外部アクセス中
であることを示す状態に設定すると共に、後続のアクセ
スを受け付け、ライト要求時に、前記アクセス中検出装
置が、対応部分が外部アクセス中であることを検出した
場合は、前記データ書き込み制御装置によって、前記デ
ータ部へのデータの書き込みを行なうと共に、前記タグ
書き込み装置によって、対応するデータの状態を、外部
アクセス中を示す状態から、有効なデータを示す状態に
変更し、外部アクセスの終了時には、前記アクセス中検
出装置で、更新されるべきエントリ内の各データの状態
を検査し、外部アクセス中を示す状態の部分のみを、前
記データ書き込み制御装置が前記データ部を更新すると
共に、前記タグ書き込み制御装置が前記タグ部の状態を
有効な状態を示す状態に変更することを特徴とするキャ
ッシュメモリ。 - 【請求項２】データの管理単位より小さいデータサイズ
に対するライト動作時に、アクセス中検出装置が、対応
部分が外部アクセス中であることを検出した場合は、デ
ータ書き込み制御装置はデータ部へデータを書き込ま
ず、タグ書き込み装置は対応するデータを含む最小デー
タ管理単位のデータ部分の状態を無効状態とすることを
特徴とする請求項１記載のキャッシュメモリ。 - 【請求項３】データの管理単位より小さいデータサイズ
に対するライト動作時に、アクセス中検出装置が、対応
部分が外部アクセス中であることを検出した場合は、外
部アクセスが終了するまで、ライト動作を遅延させるこ
とを特徴とする請求項１記載のキャッシュメモリ。 - 【請求項４】外部アクセスの終了時、アクセスしたデー
タの無効化要求が発生していた、または、した場合は、
データ書き込み制御装置はデータ部を更新を行なわず、
アクセス中検出装置で、更新されるべきエントリ内の各
データの状態を検査し、外部アクセス中を示す状態の部
分のみを、タグ書き込み制御装置が無効状態とすること
を特徴とする請求項１記載のキャッシュメモリ。 - 【請求項５】一つ、または、複数のデータを保持するこ
とができるエントリを複数備えたデータ部と、前記デー
タ部の各エントリに対応し、保持されたデータのアドレ
スの一部と、状態を保持するエントリを備えたタグ部
と、前記タグ部に接続され、入力されたアドレスに対応
したデータが保持されたエントリがあるか否かを判定す
るヒット判定装置と、前記タグ部と前記ヒット判定装置
に接続され、対応エントリのデータが外部アクセス中で
あることを検出するアクセス中検出装置と、前記ヒット
判定装置と前記アクセス中検出装置に接続され、前記タ
グ部のエントリの内容を変更するためのタグ書き込み装
置と、前記データ部と前記ヒット判定装置に接続され、
入力されたアドレスに対応したエントリから目的のデー
タを選択するデータ読み出し制御装置と、前記ヒット判
定装置と前記タグ書き込み装置と前記データ部に接続さ
れ、ライト動作時に入力されるデータや、ミスヒットに
対応した外部アクセスで読み込まれたデータを前記デー
タ部へ書き込むためのデータ書き込み制御装置を備え、
ライト要求時に、入力されたアドレスに対応したデータ
を保持するエントリが前記タグ部にないこと（ミスヒッ
ト）が前記ヒット判定装置で検出された場合、前記タグ
書き込み装置で前記タグ部に対応したエントリを確保
し、データ書き込み制御装置はデータ部へデータを書き
込み、タグ書き込み装置は前記エントリ内のデータに対
応する状態を、有効なデータを示す状態に変更し、前記
エントリ内のデータに対応する部分以外の状態を、外部
アクセス中であることを示す状態に設定すると共に、前
記エントリ内のデータに対応する部分以外のデータにつ
いて外部アクセスを要求する制御信号を出力すると共
に、後続のアクセスを受け付け、後続のライト要求時
に、前記アクセス中検出装置が、対応部分が外部アクセ
ス中であることを検出した場合は、前記データ書き込み
制御装置によって、前記データ部へのデータの書き込み
を行なうと共に、前記タグ書き込み装置によって、対応
するデータの状態を、外部アクセス中を示す状態から、
有効なデータを示す状態に変更し、外部アクセスの終了
時には、前記アクセス中検出装置で、更新されるべきエ
ントリ内の各データの状態を検査し、外部アクセス中を
示す状態の部分のみを、前記データ書き込み制御装置が
前記データ部を更新すると共に、前記タグ書き込み制御
装置が前記タグ部の状態を有効な状態を示す状態に変更
することを特徴とするキャッシュメモリ。 - 【請求項６】一つ、または、複数のデータを保持するこ
とができるエントリを複数備えたデータ部と、前記デー
タ部の各エントリに対応し、保持されたデータのアドレ
スの一部と、状態を保持するエントリを備えたタグ部
と、前記タグ部に接続され、入力されたアドレスに対応
したデータが保持されたエントリがあるか否かを判定す
るヒット判定装置と、前記タグ部と前記ヒット判定装置
に接続され、対応エントリのデータが外部アクセス中で
あることを検出するアクセス中検出装置と、前記ヒット
判定装置と前記アクセス中検出装置に接続され、前記タ
グ部のエントリの内容を変更するためのタグ書き込み装
置と、前記データ部と前記ヒット判定装置に接続され、
入力されたアドレスに対応したエントリから目的のデー
タを選択するデータ読み出し制御装置と、前記ヒット判
定装置と前記タグ書き込み装置と前記データ部に接続さ
れ、ライト動作時に入力されるデータや、ミスヒットに
対応した外部アクセスで読み込まれたデータを前記デー
タ部へ書き込むためのデータ書き込み制御装置を備え、
リード要求時に入力されたアドレスに対応したデータを
保持するエントリが前記タグ部にないこと（ミスヒッ
ト）が前記ヒット判定装置で検出された場合、外部アク
セスを要求する制御信号を出力すると共に、前記タグ書
き込み装置で、前記タグ部に対応したエントリを確保
し、外部アクセス中であることを示す状態に設定すると
共に、後続のアクセスを受け付け、後続するライト要求
時に、前記アクセス中検出装置が、対応部分が外部アク
セス中であることを検出した場合は、前記データ書き込
み制御装置によって、前記データ部へのデータの書き込
みを行なうと共に、前記タグ書き込み装置によって、対
応するデータの状態を、外部アクセス中を示す状態か
ら、有効なデータを示す状態に変更し、その後、バスモ
ニタリングのために入力されたアドレスに対応したデー
タを保持するエントリが前記タグ部にあることが前記ヒ
ット判定装置で検出された場合には、外部メモリで変更
されたアドレスと同じであることが判明するため、前記
タグ書き込み装置で、状態を有効状態からアクセス中状
態に変更することを特徴とするキャッシュメモリ。 - 【請求項７】一つ、または、複数のデータを保持するこ
とができるエントリを複数備えたデータ部と、前記デー
タ部の各エントリに対応し、保持されたデータのアドレ
スの一部と、状態を保持するエントリを備えたタグ部
と、前記タグ部に接続され、入力されたアドレスに対応
したデータが保持されたエントリがあるか否かを判定す
るヒット判定装置と、前記タグ部と前記ヒット判定装置
に接続され、対応エントリのデータが外部アクセス中で
あることを検出するアクセス中検出装置と、前記ヒット
判定装置と前記アクセス中検出装置に接続され、前記タ
グ部のエントリの内容を変更するためのタグ書き込み装
置と、前記データ部と前記ヒット判定装置に接続され、
入力されたアドレスに対応したエントリから目的のデー
タを選択するデータ読み出し制御装置と、前記ヒット判
定装置と前記タグ書き込み装置と前記データ部に接続さ
れ、ライト動作時に入力されるデータや、ミスヒットに
対応した外部アクセスで読み込まれたデータを前記デー
タ部へ書き込むためのデータ書き込み制御装置を備え、
リード要求時に入力されたアドレスに対応したデータを
保持するエントリが前記タグ部にないこと（ミスヒッ
ト）が前記ヒット判定装置で検出された場合、外部アク
セスを要求する制御信号を出力すると共に、前記タグ書
き込み装置で、前記タグ部に対応したエントリを確保
し、外部アクセス中であることを示す状態に設定し、そ
の後、バスモニタリングのために入力されたアドレスに
対応したデータを保持するエントリが前記タグ部にある
ことが前記ヒット判定装置で検出された場合には、外部
メモリで変更されたアドレスと同じであることが判明す
るため、状態をアクセス中状態のままに保持しておくこ
とを特徴とするキャッシュメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32284494A JP3733604B2 (ja) | 1993-12-27 | 1994-12-26 | キャッシュメモリ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33386493 | 1993-12-27 | ||
| JP5-333864 | 1993-12-27 | ||
| JP32284494A JP3733604B2 (ja) | 1993-12-27 | 1994-12-26 | キャッシュメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07234819A true JPH07234819A (ja) | 1995-09-05 |
| JP3733604B2 JP3733604B2 (ja) | 2006-01-11 |
Family
ID=26570945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32284494A Expired - Lifetime JP3733604B2 (ja) | 1993-12-27 | 1994-12-26 | キャッシュメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3733604B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11102435A (ja) * | 1997-06-05 | 1999-04-13 | Digital Equip Corp <Dec> | ノンブロッキング・パイプライン・キャッシュ |
| WO2007096981A1 (ja) * | 2006-02-24 | 2007-08-30 | Fujitsu Limited | 記録制御装置および記録制御方法 |
| WO2010029694A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | キャッシュメモリ、キャッシュメモリシステム |
| JP2011530103A (ja) * | 2008-07-29 | 2011-12-15 | フリースケール セミコンダクター インコーポレイテッド | 書戻し割当アルゴリズムを用いてキャッシュモジュールに対する情報をフェッチするためのシステムおよび方法 |
| JP2012014318A (ja) * | 2010-06-30 | 2012-01-19 | Nec Corp | キャッシュ制御装置及びキャッシュ制御方法 |
-
1994
- 1994-12-26 JP JP32284494A patent/JP3733604B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11102435A (ja) * | 1997-06-05 | 1999-04-13 | Digital Equip Corp <Dec> | ノンブロッキング・パイプライン・キャッシュ |
| JP4545242B2 (ja) * | 1997-06-05 | 2010-09-15 | ヒューレット・パッカード・カンパニー | ノンブロッキング・パイプライン・キャッシュ |
| WO2007096981A1 (ja) * | 2006-02-24 | 2007-08-30 | Fujitsu Limited | 記録制御装置および記録制御方法 |
| US7958308B2 (en) | 2006-02-24 | 2011-06-07 | Fujitsu Limited | Recording controller and recording control method |
| JP2011530103A (ja) * | 2008-07-29 | 2011-12-15 | フリースケール セミコンダクター インコーポレイテッド | 書戻し割当アルゴリズムを用いてキャッシュモジュールに対する情報をフェッチするためのシステムおよび方法 |
| WO2010029694A1 (ja) * | 2008-09-09 | 2010-03-18 | パナソニック株式会社 | キャッシュメモリ、キャッシュメモリシステム |
| JP2012014318A (ja) * | 2010-06-30 | 2012-01-19 | Nec Corp | キャッシュ制御装置及びキャッシュ制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3733604B2 (ja) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822588B2 (ja) | キャッシュメモリ装置 | |
| US4626988A (en) | Instruction fetch look-aside buffer with loop mode control | |
| US6023747A (en) | Method and system for handling conflicts between cache operation requests in a data processing system | |
| US8499123B1 (en) | Multi-stage pipeline for cache access | |
| US6564301B1 (en) | Management of caches in a data processing apparatus | |
| JPS63195752A (ja) | キヤツシユメモリ− | |
| JP3236287B2 (ja) | マルチプロセッサシステム | |
| US6332179B1 (en) | Allocation for back-to-back misses in a directory based cache | |
| JPH09237223A (ja) | バスブリッジを用いたコンピュータシステム | |
| US4992977A (en) | Cache memory device constituting a memory device used in a computer | |
| US5479629A (en) | Method and apparatus for translation request buffer and requestor table for minimizing the number of accesses to the same address | |
| JPH03225542A (ja) | データ記憶方法及びビットエンコードデータの処理回路 | |
| US4648033A (en) | Look-aside buffer LRU marker controller | |
| JPH07234819A (ja) | キャッシュメモリ | |
| US5012410A (en) | Data processor with instruction cache memory | |
| EP0726524A2 (en) | Protocol and system for performing line-fill addressing during copy-back operation | |
| US6374344B1 (en) | Methods and apparatus for processing load instructions in the presence of RAM array and data bus conflicts | |
| JP3729832B2 (ja) | キャッシュメモリ装置 | |
| JPH06103477B2 (ja) | 並列キャッシュメモリ | |
| JPH1185613A (ja) | キャッシュメモリ | |
| JPH0793215A (ja) | 半導体記憶装置 | |
| JP3761890B2 (ja) | キャッシュメモリ装置 | |
| JP3074897B2 (ja) | メモリ回路 | |
| JPH10207773A (ja) | バス接続装置 | |
| JPH02259945A (ja) | ストア処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |