JPH03238697A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH03238697A JPH03238697A JP2035385A JP3538590A JPH03238697A JP H03238697 A JPH03238697 A JP H03238697A JP 2035385 A JP2035385 A JP 2035385A JP 3538590 A JP3538590 A JP 3538590A JP H03238697 A JPH03238697 A JP H03238697A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- address
- latch
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 230000007704 transition Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009294 enhanced biological phosphorus removal Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Non-Volatile Memory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシングルチップマイクロコンピュータに関し、
特に電気的に書込みや読み出しおよび消去が可能なプロ
グラマブルメモリを内蔵するシングルチップマイクロコ
ンピュータに関する。
特に電気的に書込みや読み出しおよび消去が可能なプロ
グラマブルメモリを内蔵するシングルチップマイクロコ
ンピュータに関する。
近年、半導体技術の進歩に伴い、マイクロコンピュータ
の応用分野は急速に拡大しており、同時にその応用分野
毎の要求も多様の一途を辿っている。特に、応用分野の
中には使用環境温度が１００℃を越える非常に厳しいも
のも含まれ、マイクロコンピュータの信頼性確保が大き
な課題となりつつある。
の応用分野は急速に拡大しており、同時にその応用分野
毎の要求も多様の一途を辿っている。特に、応用分野の
中には使用環境温度が１００℃を越える非常に厳しいも
のも含まれ、マイクロコンピュータの信頼性確保が大き
な課題となりつつある。
かかる使用環境の厳しい分野の一例として自動車関連分
野がある。この分野ではマイクロコンピュータの設置場
所がエンジンルームに非常に近接しているか、またはそ
のものの中であり、使用環境温度も通常の室温と比較し
て非常な高温になっている。また、この自動車分野の特
徴として、通常シングルチップマイクロコンピュータ（
以下、シングルチップマイコンと称す）が内蔵するり−
ドオンリーメモリ（以下、マスクＲＯＭと称す）内に格
納するプログラムの変更や修正が頻繁であり、これらの
変更や修正に対しては、できるだけ速やかに新しいプロ
グラムバージョンの製品を入手できることが必須の条件
になっている、通常、このプログラム変更から新しいプ
ログラムバージョンの製品を入手するまでの期間をター
ン・アラウンド・タイム（ＴＡＴ＞と読んでいる。この
マスクＲＯＭ内蔵のシングルチップマイコンは、マスク
ＲＯＭの書込み処理を工場出荷に先立って行うため、Ｔ
ＡＴは１力月以上と長く、自動車分野では敬遠される傾
向にある。これに対応して、マスクＲＯＭの替わりにユ
ーザサイドで内蔵ＲＯＭに対する直接プログラムが可能
なメモリ（以下、ＦＲＯＭと称す）内蔵のシングルチッ
プマイコンに対する要求が自動車分野でも年々増加して
いる。
野がある。この分野ではマイクロコンピュータの設置場
所がエンジンルームに非常に近接しているか、またはそ
のものの中であり、使用環境温度も通常の室温と比較し
て非常な高温になっている。また、この自動車分野の特
徴として、通常シングルチップマイクロコンピュータ（
以下、シングルチップマイコンと称す）が内蔵するり−
ドオンリーメモリ（以下、マスクＲＯＭと称す）内に格
納するプログラムの変更や修正が頻繁であり、これらの
変更や修正に対しては、できるだけ速やかに新しいプロ
グラムバージョンの製品を入手できることが必須の条件
になっている、通常、このプログラム変更から新しいプ
ログラムバージョンの製品を入手するまでの期間をター
ン・アラウンド・タイム（ＴＡＴ＞と読んでいる。この
マスクＲＯＭ内蔵のシングルチップマイコンは、マスク
ＲＯＭの書込み処理を工場出荷に先立って行うため、Ｔ
ＡＴは１力月以上と長く、自動車分野では敬遠される傾
向にある。これに対応して、マスクＲＯＭの替わりにユ
ーザサイドで内蔵ＲＯＭに対する直接プログラムが可能
なメモリ（以下、ＦＲＯＭと称す）内蔵のシングルチッ
プマイコンに対する要求が自動車分野でも年々増加して
いる。
ところで、このＦＲＯＭの記憶セルに使用されているＭ
ＯＳトランジスタにはフローティングゲートと呼ばれる
特殊な制御ゲートが設定されている。このフローティン
グゲートは、ＭＯＳ）ランジスタの通常ゲートと呼ばれ
ている制御ゲートと基板との間に絶縁膜で囲まれており
、電気的には完全な絶縁状態を保っているので、この名
称で呼ばれている。
ＯＳトランジスタにはフローティングゲートと呼ばれる
特殊な制御ゲートが設定されている。このフローティン
グゲートは、ＭＯＳ）ランジスタの通常ゲートと呼ばれ
ている制御ゲートと基板との間に絶縁膜で囲まれており
、電気的には完全な絶縁状態を保っているので、この名
称で呼ばれている。
しかるに、ＦＲＯＭにおいては、記憶セル内のＭＯＳト
ランジスタのフローティング−ゲートに電荷を注入し、
しきい値を調整することにより、論理値“０°゛と“・
１”の２種類の状態を排他的に設定している。すなわち
、制御ゲートに一定電圧を加えたときの記憶セル内のＭ
ＯＳ）ランジスタの導通および非導通の２つの状態をそ
れぞれ論理値“０”と“°１”に対応させている。
ランジスタのフローティング−ゲートに電荷を注入し、
しきい値を調整することにより、論理値“０°゛と“・
１”の２種類の状態を排他的に設定している。すなわち
、制御ゲートに一定電圧を加えたときの記憶セル内のＭ
ＯＳ）ランジスタの導通および非導通の２つの状態をそ
れぞれ論理値“０”と“°１”に対応させている。
ところが、このＦＲＯＭは使用環境温度が高温になると
、フローティングゲート内の電荷が散失され易くなるた
め、ＰＲＯＭの記憶セル内に書き込まれたデータやプロ
グラムが安定に保持され続けることへの保証が非常に困
難になっている。
、フローティングゲート内の電荷が散失され易くなるた
め、ＰＲＯＭの記憶セル内に書き込まれたデータやプロ
グラムが安定に保持され続けることへの保証が非常に困
難になっている。
上述した従来のＰＲＯＭ内蔵のシングルチップマイコン
は、ＦＲＯＭセルの高温環境下でのデータ保持に対し何
等対応手段が講じられていなかったため、高温環境下で
のデータ保持に対する保証が非常に困難である。このな
め、自動車分野等の使用環境が非常に厳しい分野におけ
るＰＲＯＭ内蔵のシングルチップマイコンの応用は困難
になるか又は実質的に不可能になるという欠点がある。
は、ＦＲＯＭセルの高温環境下でのデータ保持に対し何
等対応手段が講じられていなかったため、高温環境下で
のデータ保持に対する保証が非常に困難である。このな
め、自動車分野等の使用環境が非常に厳しい分野におけ
るＰＲＯＭ内蔵のシングルチップマイコンの応用は困難
になるか又は実質的に不可能になるという欠点がある。
また、従来のＰＲＯＭの再書込みは行っていないため、
再書込み頻度や時間を使用環境に応じて自由に設定する
ことができないという欠点がある。
再書込み頻度や時間を使用環境に応じて自由に設定する
ことができないという欠点がある。
本発明の目的は、かかる高温環境下でのメモリのデータ
保持を保証するとともに、前記メモリに対する再書込み
の頻度や時間を自由に設定することのできるシングルチ
ップマイコンを提供することにある。
保持を保証するとともに、前記メモリに対する再書込み
の頻度や時間を自由に設定することのできるシングルチ
ップマイコンを提供することにある。
本発明のシングルチップマイコンは、データ処理の一時
的な停止が可能な中央処理装置と、外部から入力する書
込みアドレス情報と書込みデータおよび制御信号群によ
り電気的書込み、読み出しおよび消去が可能な記憶手段
と、前記記憶手段へ内°部から入力する書込みアドレス
情報を保持するアドレスラッチと書込みデータを保持す
るデータラッチおよび書込み制御を行う書込み制御回路
とを有する書込み回路と、書込み時間の計数を行う計数
手段とを備え、前記中央処理装置のデータ処理を一時的
に停止させた上で、前記中央処理装置から前もって指示
された前記書込み制御回路の制御により前記アドレスラ
ッチに格納された前記記憶手段のアドレスへ前記データ
ラッチに格納されたデータを書込むように構成される。
的な停止が可能な中央処理装置と、外部から入力する書
込みアドレス情報と書込みデータおよび制御信号群によ
り電気的書込み、読み出しおよび消去が可能な記憶手段
と、前記記憶手段へ内°部から入力する書込みアドレス
情報を保持するアドレスラッチと書込みデータを保持す
るデータラッチおよび書込み制御を行う書込み制御回路
とを有する書込み回路と、書込み時間の計数を行う計数
手段とを備え、前記中央処理装置のデータ処理を一時的
に停止させた上で、前記中央処理装置から前もって指示
された前記書込み制御回路の制御により前記アドレスラ
ッチに格納された前記記憶手段のアドレスへ前記データ
ラッチに格納されたデータを書込むように構成される。
また、本発明のシングルチップマイコンは、データ処理
の一時的な停止が可能な中央処理装置と、外部から入力
する書込みアドレス情報と書込みデータおよび制御信号
群により電気的書込み。
の一時的な停止が可能な中央処理装置と、外部から入力
する書込みアドレス情報と書込みデータおよび制御信号
群により電気的書込み。
読み出しおよび消去が可能な記憶手段と、前記記憶手段
へ内部から入力する書込みアドレス情報を保持するアド
レスラッチと書込みデータを保持するデータラッチと書
込み時間の計数を行う計数手段および書込み制御を行う
書込み制御回路とを有する書込み回路とを備え、前記中
央処理装置のデータ処理を一時的に停止させた上で、前
記中央処理装置から前もって指示された前記書込み制御
回路および前記計数手段の制御により前記アドレスラッ
チに格納された前記記憶手段のアドレスへ前記データラ
ッチに格納されたデータを書込むように構成される。
へ内部から入力する書込みアドレス情報を保持するアド
レスラッチと書込みデータを保持するデータラッチと書
込み時間の計数を行う計数手段および書込み制御を行う
書込み制御回路とを有する書込み回路とを備え、前記中
央処理装置のデータ処理を一時的に停止させた上で、前
記中央処理装置から前もって指示された前記書込み制御
回路および前記計数手段の制御により前記アドレスラッ
チに格納された前記記憶手段のアドレスへ前記データラ
ッチに格納されたデータを書込むように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一の実施例を示すシングルチップマ
イコンのブロック図である。
イコンのブロック図である。
第１図に示すように、本実施例はシングルチップマイコ
ン１がＣＰＵ２．ＥＥＰＲＯＭ３．タイマ４とＥＥＰＲ
ＯＭ書込み回路５を含んで構成されている。すなわち、
ＰＲＯＭ部分に電気的に書込みや消去が可能なＥＥＰＲ
ＯＭ３を使用し、チップ外部からのプログラム処理と読
み出し処理および消去処理が可能であると共に、シング
ルチップマイコン１自体がデータ処理の中心となるＣＰ
Ｕ２を内蔵していることに着目し、ＥＥＰＲＯＭＢ自体
の保持能力を飛躍的に改善させるものである。これらは
ＥＥＰＲＯＭ３の記憶セル内の保持内容をソフトウェア
制御により一旦読み出した後、再書込みする機能を内蔵
させるとともに、この期間ＣＰＵ２自体は命令処理の実
行を停止するモード（ＨＡＬＴ状態）になり、データ処
理の一時的な停止状態にある。
ン１がＣＰＵ２．ＥＥＰＲＯＭ３．タイマ４とＥＥＰＲ
ＯＭ書込み回路５を含んで構成されている。すなわち、
ＰＲＯＭ部分に電気的に書込みや消去が可能なＥＥＰＲ
ＯＭ３を使用し、チップ外部からのプログラム処理と読
み出し処理および消去処理が可能であると共に、シング
ルチップマイコン１自体がデータ処理の中心となるＣＰ
Ｕ２を内蔵していることに着目し、ＥＥＰＲＯＭＢ自体
の保持能力を飛躍的に改善させるものである。これらは
ＥＥＰＲＯＭ３の記憶セル内の保持内容をソフトウェア
制御により一旦読み出した後、再書込みする機能を内蔵
させるとともに、この期間ＣＰＵ２自体は命令処理の実
行を停止するモード（ＨＡＬＴ状態）になり、データ処
理の一時的な停止状態にある。
以下、各回路の詳細について説明する。
まず、ＣＰＵ２はＥＥＰＲＯＭ３内に格納されている命
令コードを読み出して実行するにあたり、ＣＰＵ２から
はＥＥＰＲＯＭ３に対してアドレスバス６を介して命令
の読み出しアドレスを出力する。このＥ Ｅ Ｐ ＲＯ
Ｍ ３から読み出されたデータはデータバス７を介して
ＣＰＵ２に読み込まれる。また、同時にＣＰＵ２はこれ
らの書込みタイミングや読み出しタイミングを指定する
ためのリード信号８をＥＥＰＲＯＭ３に対して出力して
いる。更に、汎用のタイマ４からは、割込み要求入力に
より所定割込み処理を開始するための割込み要求信号９
がＣＰＵ２に送出される。
令コードを読み出して実行するにあたり、ＣＰＵ２から
はＥＥＰＲＯＭ３に対してアドレスバス６を介して命令
の読み出しアドレスを出力する。このＥ Ｅ Ｐ ＲＯ
Ｍ ３から読み出されたデータはデータバス７を介して
ＣＰＵ２に読み込まれる。また、同時にＣＰＵ２はこれ
らの書込みタイミングや読み出しタイミングを指定する
ためのリード信号８をＥＥＰＲＯＭ３に対して出力して
いる。更に、汎用のタイマ４からは、割込み要求入力に
より所定割込み処理を開始するための割込み要求信号９
がＣＰＵ２に送出される。
また、ＣＰＵ２は前述した命令処理の実行を停止するＨ
ＡＬＴモードを備えており、このＨＡＬＴモードへの移
行はＣＰＵ２に於けるＨＡＬＴモード移行命令の実行に
同期すると共に、ＨＡＬＴ信号１０によってＣＰＵ２の
外部に通知される。
ＡＬＴモードを備えており、このＨＡＬＴモードへの移
行はＣＰＵ２に於けるＨＡＬＴモード移行命令の実行に
同期すると共に、ＨＡＬＴ信号１０によってＣＰＵ２の
外部に通知される。
更に、このＨＡＬＴモードは前述したタイマ４から発生
する割込み要求信号９により解除される。
する割込み要求信号９により解除される。
解除されると、このＣＰＵ２はＨＡＬＴモード移行命令
に続く命令の実行処理を再開する。
に続く命令の実行処理を再開する。
次４．：、□ Ｅ Ｅ Ｐ ＲＯＭ ３はＣＰＵ２が実
行するプログラムを格納するための記憶回路であり、こ
のＥＥＰＲＯＭ３はＥＥＰＲＯＭ３（７）メモリセルに
対する読み出しアドレスや書込みアドレスを入力するた
めのアドレスバス６に接続され、且つ読み出しデータや
書込みデータを入出力するためのデータバス７に接続さ
れている。また、外部アドレス端子１，５と外部データ
端子１６および外部書込み端子１７を介してシングルチ
ップマイコン１の外部からもＥＥＰＲＯＭ３へのデータ
またはプロダラムの書込みも可能であるが、本実施例と
直接関係がないため、詳細な説明を省略する。
行するプログラムを格納するための記憶回路であり、こ
のＥＥＰＲＯＭ３はＥＥＰＲＯＭ３（７）メモリセルに
対する読み出しアドレスや書込みアドレスを入力するた
めのアドレスバス６に接続され、且つ読み出しデータや
書込みデータを入出力するためのデータバス７に接続さ
れている。また、外部アドレス端子１，５と外部データ
端子１６および外部書込み端子１７を介してシングルチ
ップマイコン１の外部からもＥＥＰＲＯＭ３へのデータ
またはプロダラムの書込みも可能であるが、本実施例と
直接関係がないため、詳細な説明を省略する。
また、ＥＥＰＲＯＭ書込み回路５ ハＥ Ｅ Ｐ Ｒ０
Ｍ３のメモリセルへの再書込みデータを保持するデータ
ラッチ１１と再書込みアドレスを保持するアドレスラッ
チ１２と書込み制御回路１３とを含んでいる。これらア
ドレスラッチ１２とデータラッチ１１はＣＰＵによる命
令処理によりデータバス７を介して書込みが行われ、ア
ドレスラッチ１２はアドレスバス６を介してＥＥＦＲＯ
Ｍ３にアクセスする。書込み制御回路１はＥＥＦＲＯＭ
３に対し書込み処理を制御するための書込み信号１４を
出力する。この場合、ＣＰＵ２から出力されるＨＡＬＴ
信号１０がアクティブレベルである事を検出すると、書
込み信号１４をアクティブにし、これに同期してアドレ
スラッチ１２に格納されたＥＥＦＲＯＭ３のアドレス番
地内へデータッチ１１に格納されているデータの書込み
処理を行う。
Ｍ３のメモリセルへの再書込みデータを保持するデータ
ラッチ１１と再書込みアドレスを保持するアドレスラッ
チ１２と書込み制御回路１３とを含んでいる。これらア
ドレスラッチ１２とデータラッチ１１はＣＰＵによる命
令処理によりデータバス７を介して書込みが行われ、ア
ドレスラッチ１２はアドレスバス６を介してＥＥＦＲＯ
Ｍ３にアクセスする。書込み制御回路１はＥＥＦＲＯＭ
３に対し書込み処理を制御するための書込み信号１４を
出力する。この場合、ＣＰＵ２から出力されるＨＡＬＴ
信号１０がアクティブレベルである事を検出すると、書
込み信号１４をアクティブにし、これに同期してアドレ
スラッチ１２に格納されたＥＥＦＲＯＭ３のアドレス番
地内へデータッチ１１に格納されているデータの書込み
処理を行う。
更に、タイマ４は前述したように、シングルチップマイ
コン１が持つ一般的な汎用タイマであり、数ミリ秒の時
間間隔でＣＰＵ２に対して割込み要求信号９を通知する
。
コン１が持つ一般的な汎用タイマであり、数ミリ秒の時
間間隔でＣＰＵ２に対して割込み要求信号９を通知する
。
第２図は第１図に示すＥＥＦＲＯＭの再書込みプログラ
ムフロー図である。
ムフロー図である。
第２図に示すように、Ｅ Ｅ Ｐ ＲＯＭ ３の再書込
みにあたり、ＣＰＵ２はＥＥＦＲＯＭ３から読み出され
るプログラムに基づいてデータ処理を行っている。ここ
で、プログラムによるＥＥＰＲＯＭＢ内のメモリセルの
再書込み処理が指定されると、以下のプログラムフロー
によってデータ処理を行う。
みにあたり、ＣＰＵ２はＥＥＦＲＯＭ３から読み出され
るプログラムに基づいてデータ処理を行っている。ここ
で、プログラムによるＥＥＰＲＯＭＢ内のメモリセルの
再書込み処理が指定されると、以下のプログラムフロー
によってデータ処理を行う。
まず、■に示すように、再書込みを行うＥＥＦＲＯＭ３
のアドレスをＣＰＵ２の命令処理によりＥＥＰ’ＲＯＭ
書込み回路５内のアドレスラッチ１２へ転送する。
のアドレスをＣＰＵ２の命令処理によりＥＥＰ’ＲＯＭ
書込み回路５内のアドレスラッチ１２へ転送する。
続いて、■に示すように、ＣＰＵ２に於ける命令処理に
より再書込みするデータをデータラッチ１１に書込む。
より再書込みするデータをデータラッチ１１に書込む。
次に、■に示すように、命令処理によりタイマ４内にＥ
ＥＦＲＯＭ３のメモリセルの書込みに必要な時間を設定
し、タイマ４をスタートさせる。
ＥＦＲＯＭ３のメモリセルの書込みに必要な時間を設定
し、タイマ４をスタートさせる。
次に、■に示すように、ＣＰＵ２はＨＡＬＴモード移行
命令の実行によりＣＰＵ２自身をＨＡＬＴモードに移行
させて命令処理を停止させる。この処理によりＥＥＦＲ
ＯＭ３からの読み出し処理も同様に停止する。また、こ
れと同時にＨＡＬＴモードへの移行に同期してＨＡＬＴ
信号１０がアクティブになり、ＣＰＵ２がＨＡＬＴモー
ドに移行したことをＥＥＰＲＯＭ書込み回路５に通知す
る。
命令の実行によりＣＰＵ２自身をＨＡＬＴモードに移行
させて命令処理を停止させる。この処理によりＥＥＦＲ
ＯＭ３からの読み出し処理も同様に停止する。また、こ
れと同時にＨＡＬＴモードへの移行に同期してＨＡＬＴ
信号１０がアクティブになり、ＣＰＵ２がＨＡＬＴモー
ドに移行したことをＥＥＰＲＯＭ書込み回路５に通知す
る。
次に、■に示すように、−ＥＥＰＲＯＭ書込み回路５は
、ＣＰＵ２がＨＡＬＴモードに移行したことを確認する
と、アドレスラッチ１２内のアドレス情報で指定される
ＥＥＰＲＯＭＢ内のメモリセルアドレス内に転送すべく
、データラッチ１１に格納されているデータの再書込み
処理を開始する。
、ＣＰＵ２がＨＡＬＴモードに移行したことを確認する
と、アドレスラッチ１２内のアドレス情報で指定される
ＥＥＰＲＯＭＢ内のメモリセルアドレス内に転送すべく
、データラッチ１１に格納されているデータの再書込み
処理を開始する。
次に、■に示すように、タイマ４による所定時間の計数
が完了すると、割込み要求信号９がＣＰＵ２に出力され
る。この割込み要求信号９がＣＰＵ２に通知されると、
ＨＡＬＴモードが解除され、同時にＨＡＬＴモード信号
１０はインアクティブレベルに戻る。
が完了すると、割込み要求信号９がＣＰＵ２に出力され
る。この割込み要求信号９がＣＰＵ２に通知されると、
ＨＡＬＴモードが解除され、同時にＨＡＬＴモード信号
１０はインアクティブレベルに戻る。
次に、■に示すように、ＥＥＰＲＯＭ書込み回路５はＨ
ＡＬＴ信号１０がインアクティブレベルに戻ったタイミ
ングに同期してＥＥＦＲＯＭ３のメモリセルに対する再
書込み処理を終了する。続いて、次に再書込みするＥＥ
ＦＲＯＭ３のメモリセルのアドレスとデータをそれぞれ
アドレスラッチ１２とデータラッチ１１に再度書込み、
上記■から■までの処理を繰り返す。
ＡＬＴ信号１０がインアクティブレベルに戻ったタイミ
ングに同期してＥＥＦＲＯＭ３のメモリセルに対する再
書込み処理を終了する。続いて、次に再書込みするＥＥ
ＦＲＯＭ３のメモリセルのアドレスとデータをそれぞれ
アドレスラッチ１２とデータラッチ１１に再度書込み、
上記■から■までの処理を繰り返す。
更に、■に示すように、ＥＥＦＲＯＭ３の全てのメモリ
セルの再書込みを終了することにより再書込みに係わる
前処理を完了する。
セルの再書込みを終了することにより再書込みに係わる
前処理を完了する。
第３図は本発明の第二の実施例を示すシングルチップマ
イコンのブロック図である。
イコンのブロック図である。
第３図に示すように、本実施例はＥＥＰＲＯＭ書込み回
路５Ａ内に専用の時間計数タイマ４Ａを設定している点
が前述した第一の実施例と異なつている、すなわち、前
述した第一の実施例では、再書込み時間の計数用タイマ
に、シングルチップマイコンｌが周辺ハードウェアとし
て内蔵しているタイマ４を利用している。
路５Ａ内に専用の時間計数タイマ４Ａを設定している点
が前述した第一の実施例と異なつている、すなわち、前
述した第一の実施例では、再書込み時間の計数用タイマ
に、シングルチップマイコンｌが周辺ハードウェアとし
て内蔵しているタイマ４を利用している。
まず、ＣＰＵ２は特別なＥＥＰＲＯＭ再書込ミモードを
備え、本モードへの移行用のＥＥＰＲ○Ｍ再書込みモー
ド移行命令を有し、この命令の実行により再書込み指定
信号１８をアクティブにするとともに、ＣＰＵ２自体は
前述した第一の実施例に於けるＨＡＬＴモードに移行す
る。また、その他については前述した第一の実施例と同
様の構成のため詳細な説明を省略する。更に、ＥＢＰＲ
ＯＭ書込み回路５Ａは前述した第一の実施例と同様のハ
ードウェア、すなわちデータラッチ１１゜アドレスラッ
チ１どよび割込み制御回路１３を内蔵し、ＥＥＰＲＯＭ
再書込みモ再書径号１８がアクティブになると、ＥＥＰ
ＲＯＭ３の再書込み動作を開始し、書込み時間計数用の
タイマ４Ａの計数を開始する。この所定時間の計数が完
了すると、再書込み処理を停止すると共に再書込み完了
割込み信号９をアクティブにし、ＣＰＵ２に再書込みの
完了を通知する。
備え、本モードへの移行用のＥＥＰＲ○Ｍ再書込みモー
ド移行命令を有し、この命令の実行により再書込み指定
信号１８をアクティブにするとともに、ＣＰＵ２自体は
前述した第一の実施例に於けるＨＡＬＴモードに移行す
る。また、その他については前述した第一の実施例と同
様の構成のため詳細な説明を省略する。更に、ＥＢＰＲ
ＯＭ書込み回路５Ａは前述した第一の実施例と同様のハ
ードウェア、すなわちデータラッチ１１゜アドレスラッ
チ１どよび割込み制御回路１３を内蔵し、ＥＥＰＲＯＭ
再書込みモ再書径号１８がアクティブになると、ＥＥＰ
ＲＯＭ３の再書込み動作を開始し、書込み時間計数用の
タイマ４Ａの計数を開始する。この所定時間の計数が完
了すると、再書込み処理を停止すると共に再書込み完了
割込み信号９をアクティブにし、ＣＰＵ２に再書込みの
完了を通知する。
第４図は第３図に示すＥＥＰＲＯＭの再書込みプログラ
ムフロー図である。
ムフロー図である。
第４図に示すように、このＥＥＰＲＯＭ３の再書込みに
あたり、ＣＰＵ２はＥＥＰＲＯＭ３から読み出されるプ
ログラムに基づいてデータ処理を行っている。このプロ
グラムによりＥ Ｅ Ｐ ＲＯＭＢ内のメモリセルの再
書込み処理が指定されると、以下のプログラムフローに
よってデータ処理が行われる。
あたり、ＣＰＵ２はＥＥＰＲＯＭ３から読み出されるプ
ログラムに基づいてデータ処理を行っている。このプロ
グラムによりＥ Ｅ Ｐ ＲＯＭＢ内のメモリセルの再
書込み処理が指定されると、以下のプログラムフローに
よってデータ処理が行われる。
まず、■に示すように、再書込みを行うＥＥＰＲＯＭ３
のアドレスをＣＰＵ２の命令処理によりＥＥＦＲＯＭ書
込み回路５Ａ内のアドレスラッチ１２へ転送する。
のアドレスをＣＰＵ２の命令処理によりＥＥＦＲＯＭ書
込み回路５Ａ内のアドレスラッチ１２へ転送する。
続いて、■に示すように、ＣＰＵ２に於ける命令処理に
より再書込みするデータをデータラッチ１１に書込む。
より再書込みするデータをデータラッチ１１に書込む。
次に、■に示すように、ＣＰＵ２はＥＥＰＲＯＭ再書込
みモ再書径行命令の実行によりＣＰＵ２自身をＨＡＬＴ
状態に移行させて命令処理を停止させる。この処理によ
りＥ Ｅ Ｐ ＲＯＭ ３からの読み出し処理も同様に
停止する。また、これと同時にＥＥＰＲＯＭ再書込みモ
再書径の移行に同期して再書込み指定信号１８がアクテ
ィブになり、ＣＰＵ２がＥＥＰＲＯＭ再書込みモ再書径
移行したことをＥＥＰＲＯＭ書込み回路５Ａに通知する
。
みモ再書径行命令の実行によりＣＰＵ２自身をＨＡＬＴ
状態に移行させて命令処理を停止させる。この処理によ
りＥ Ｅ Ｐ ＲＯＭ ３からの読み出し処理も同様に
停止する。また、これと同時にＥＥＰＲＯＭ再書込みモ
再書径の移行に同期して再書込み指定信号１８がアクテ
ィブになり、ＣＰＵ２がＥＥＰＲＯＭ再書込みモ再書径
移行したことをＥＥＰＲＯＭ書込み回路５Ａに通知する
。
ついで、■に示すように、ＥＥＰＲＯＭ書込み回路５Ａ
は、ＣＰＵ２がＥＥＰＲＯＭ再書込みモ再書径移行した
ことを確認するアドレスラ・７チ１のアドレス情報で指
定されるＥＥＰＲＯＭＢ内のメモリセルアドレス内に、
データラ・ンチ１１に格納されているデータの再書込み
処理を開始すると同時に、タイマ４Ａを起動させ、書込
みに必要な所定時間の計数をスタートする。
は、ＣＰＵ２がＥＥＰＲＯＭ再書込みモ再書径移行した
ことを確認するアドレスラ・７チ１のアドレス情報で指
定されるＥＥＰＲＯＭＢ内のメモリセルアドレス内に、
データラ・ンチ１１に格納されているデータの再書込み
処理を開始すると同時に、タイマ４Ａを起動させ、書込
みに必要な所定時間の計数をスタートする。
しかる後、■に示すように、タイマ４Ａによる所定時間
の計数が完了すると、ＥＥＰＲＯＭ３への再書込み処理
を終了すると同時に、割込み要求信号９を出力する。こ
れにより、ＣＰＵ２はＥＥＰＲＯＭ再書込みモ再書径解
除し、ＥＥＰＲＯＭ３のメモリセルに対する再書込み処
理を終了する。
の計数が完了すると、ＥＥＰＲＯＭ３への再書込み処理
を終了すると同時に、割込み要求信号９を出力する。こ
れにより、ＣＰＵ２はＥＥＰＲＯＭ再書込みモ再書径解
除し、ＥＥＰＲＯＭ３のメモリセルに対する再書込み処
理を終了する。
続いて、■に示すように、再書込みするＥＦ、ＰＲＯＭ
３のメモリセルのアドレスとデータをそれぞれアドレス
ラッチ１２とデータラッチ１１に再度書込み、上記■か
ら■までの処理を繰り返す。
３のメモリセルのアドレスとデータをそれぞれアドレス
ラッチ１２とデータラッチ１１に再度書込み、上記■か
ら■までの処理を繰り返す。
このＥＥＰＲＯＭ３の全てのメモリセルの再書込みを終
了することにより、再書込みに係わる全処理を完了する
。
了することにより、再書込みに係わる全処理を完了する
。
以上説明したように、本発明のシングルチ・ンプマイコ
ンは、ＦＲＯＭとしてＥ Ｅ Ｐ ＲＯＭを使用し、プ
ログラムの指定によりＥＥＰＲＯＭの再書込み処理を行
うことにより、データ保持能力はデバイス自身の電気的
特性や周囲の使用環境に左右されず、データ保持を保証
することができるとν）う効果がある。
ンは、ＦＲＯＭとしてＥ Ｅ Ｐ ＲＯＭを使用し、プ
ログラムの指定によりＥＥＰＲＯＭの再書込み処理を行
うことにより、データ保持能力はデバイス自身の電気的
特性や周囲の使用環境に左右されず、データ保持を保証
することができるとν）う効果がある。
また、本発明のシングルチップマイコンはＥＥＰＲＯＭ
の再書込み処理の実行をソフトウェアで指定することが
できるため、再書込みの頻度や時間を使用環境に応じて
自由に設定することができるという効果がある。
の再書込み処理の実行をソフトウェアで指定することが
できるため、再書込みの頻度や時間を使用環境に応じて
自由に設定することができるという効果がある。
子、
８・・・ＥＥＰＲＯＭ再書込みモード信号。
Claims (1)
- 【特許請求の範囲】 １、データ処理の一時的な停止が可能な中央処理装置と
、外部から入力する書込みアドレス情報と書込みデータ
および制御信号群により電気的書込み、読み出しおよび
消去が可能な記憶手段と、前記記憶手段へ内部から入力
する書込みアドレス情報を保持するアドレスラッチと書
込みデータを保持するデータラッチおよび書込み制御を
行う書込み制御回路とを有する書込み回路と、書込み時
間の計数を行う計数手段とを備え、前記中央処理装置の
データ処理を一時的に停止させた上で、前記中央処理装
置から前もって指示された前記書込み制御回路の制御に
より前記アドレスラッチに一格納された前記記憶手段の
アドレスへ前記データラッチに格納されたデータを書込
むことを特徴とするシングルチップマイクロコンピュー
タ。 ２、データ処理の一時的な停止が可能な中央処理装置と
、外部から入力する書込みアドレス情報と書込みデータ
および制御信号群により電気的書込み、読み出しおよび
消去が可能な記憶手段と、前記記憶手段へ内部から入力
する書込みアドレス情報を保持するアドレスラッチと書
込みデータを保持するデータラッチと書込み時間の計数
を行う計数手段および書込み制御を行う書込み制御回路
とを有する書込み回路とを備え、前記中央処理装置のデ
ータ処理を一時的に停止させた上で、前記中央処理装置
から前もって指示された前記書込み制御回路および前記
計数手段の制御により前記アドレスラッチに格納された
前記記憶手段のアドレスへ前記データラッチに格納され
たデータを書込むことを特徴とするシングルチップマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035385A JPH03238697A (ja) | 1990-02-15 | 1990-02-15 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035385A JPH03238697A (ja) | 1990-02-15 | 1990-02-15 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03238697A true JPH03238697A (ja) | 1991-10-24 |
Family
ID=12440442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035385A Pending JPH03238697A (ja) | 1990-02-15 | 1990-02-15 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03238697A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896318A (en) * | 1996-10-03 | 1999-04-20 | Nissan Motor Co., Ltd. | Method and apparatus for protecting content of semiconductor non-volatile memory and memory itself |
| US6092164A (en) * | 1997-03-13 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having division of timing signals to initialize flash memory |
-
1990
- 1990-02-15 JP JP2035385A patent/JPH03238697A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896318A (en) * | 1996-10-03 | 1999-04-20 | Nissan Motor Co., Ltd. | Method and apparatus for protecting content of semiconductor non-volatile memory and memory itself |
| US6092164A (en) * | 1997-03-13 | 2000-07-18 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer having division of timing signals to initialize flash memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444537B1 (ko) | 데이타처리장치 | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| JPS63301339A (ja) | コンピュ−タ装置 | |
| JPH10177563A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP2002157235A (ja) | マイクロコントローラ | |
| US5950222A (en) | Microcomputer using a non-volatile memory | |
| JPH03238697A (ja) | シングルチップマイクロコンピュータ | |
| JP3905204B2 (ja) | 半導体記憶装置 | |
| JP2011227730A (ja) | マイクロコンピュータ | |
| US6182207B1 (en) | Microcontroller with register system for the indirect accessing of internal memory via auxiliary register | |
| US5598569A (en) | Data processor having operating modes selected by at least one mask option bit and method therefor | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JP3669625B2 (ja) | データ処理システム及びデータ処理システムの動作方法 | |
| JPH02227789A (ja) | シングルチップマイクロコンピュータ | |
| TW202341156A (zh) | 半導體裝置 | |
| JPH01290040A (ja) | ディジタル信号切換回路 | |
| JPS603658B2 (ja) | デイジタル保護制御装置 | |
| JPS6081662A (ja) | メモリ書込み回路 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JP2019008642A (ja) | 半導体装置、及びフラッシュメモリ制御方法 | |
| JP2002132746A (ja) | データ処理装置及びシングルチップマイクロコンピュータ | |
| JP5823000B2 (ja) | マイクロコンピュータ | |
| JP2005202984A (ja) | データ処理装置及びシングルチップマイクロコンピュータ | |
| JP2000099346A (ja) | デ―タ処理装置 |