JP2765038B2 - パルスモータ用の速度指令装置 - Google Patents
パルスモータ用の速度指令装置Info
- Publication number
- JP2765038B2 JP2765038B2 JP10137189A JP10137189A JP2765038B2 JP 2765038 B2 JP2765038 B2 JP 2765038B2 JP 10137189 A JP10137189 A JP 10137189A JP 10137189 A JP10137189 A JP 10137189A JP 2765038 B2 JP2765038 B2 JP 2765038B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- output
- pulses
- setting data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は所定のパルス払い出し周期内で出力するパル
ス数を制御して速度指令を行うパルスモータ用の速度指
令装置に関する。
ス数を制御して速度指令を行うパルスモータ用の速度指
令装置に関する。
［従来の技術］ 第４図はこの種のパルスモータ用の速度指令装置の従
来例を示す構成図、第５図は第４図の従来例の動作を示
すタイミングチャートである。
来例を示す構成図、第５図は第４図の従来例の動作を示
すタイミングチャートである。
中央演算処理装置50（以降、CPU50と記す）はパルス
払い出し終了信号EE（以降、終了信号EEと記す）を入力
する度に、払い出し周期Ｔ時間内に払い出すパルス数と
そのパルスの周期T1とを演算し、パルス数およびパルス
周期T1に係るデータSS10を出力する。この際、演算に時
間T2を要する。
払い出し終了信号EE（以降、終了信号EEと記す）を入力
する度に、払い出し周期Ｔ時間内に払い出すパルス数と
そのパルスの周期T1とを演算し、パルス数およびパルス
周期T1に係るデータSS10を出力する。この際、演算に時
間T2を要する。
パルス払い出し回路60は、データSS10を入力し、指示
された周期と数のパルスを指示されたタイミングDDに合
せ、払い出し周期Ｔ時間内に出力パルスSS20として出力
し、出力終了時に終了信号EEをCPU50に出力する。
された周期と数のパルスを指示されたタイミングDDに合
せ、払い出し周期Ｔ時間内に出力パルスSS20として出力
し、出力終了時に終了信号EEをCPU50に出力する。
［発明が解決しようとする課題］ 上述した従来のパルスモータ用の速度指令装置は、CP
U50が演算したパルス数と１パルス周期データをパルス
払い出し周期Ｔごとにパルス払い出し回路60に設定する
ため、その設定に要する時間T2が周期の変動となって設
定後の最初の１パルスに現われる。このパルス周期の変
動は、パルスモータなど指令パルスに同期して回転する
パルスモータにおいて振動を起こすという欠点がある。
U50が演算したパルス数と１パルス周期データをパルス
払い出し周期Ｔごとにパルス払い出し回路60に設定する
ため、その設定に要する時間T2が周期の変動となって設
定後の最初の１パルスに現われる。このパルス周期の変
動は、パルスモータなど指令パルスに同期して回転する
パルスモータにおいて振動を起こすという欠点がある。
本発明は上記の欠点に鑑み、設定処理に伴うパルス周
期の変動を発生させない速度指令装置を提供することを
目的とする。
期の変動を発生させない速度指令装置を提供することを
目的とする。
［課題を解決するための手段］ 本発明のパルスモータ用の速度指令装置は、 第1,第２のパルスを出力する第1,第２のパルス払い出
し回路と、第1,第２のパルスを合成する出力合成回路
と、第1,第２のパルス払い出し回路を制御する制御回路
とからなるパルスモータ用の速度指令装置であって、 第１のパルス払い出し回路は、与えられた設定データ
を一時保持し、第２のパルス払い出し回路から終了信号
を入力するか制御回路の指示かにより、保持していた設
定データに基づき第１のパルスを所定の数出力し、出力
が完了すると、終了信号を出力し、 第２のパルス払い出し回路は、与えられた設定データ
を一時保持し、第１のパルス払い出し回路が終了信号を
出力すると、保持していた設定データに基づき第２のパ
ルスを所定の数出力し、出力が完了すると、終了信号を
出力し、 制御回路は、第１のパルス払い出し回路に設定データ
を保持させ、第１のパルスを出力させ、第１のパルス払
い出し回路が第１のパルスを出力中に、第２のパルス払
い出し回路に設定データを保持させ、以後は第1,第２の
パルス払い出し回路が終了信号を出力する毎に、終了信
号を出力した第1,第２のパルス払い出し回路に設定デー
タを保持させ、 出力合成回路は、第1,第２のパルスを合成して出力パ
ルスとして出力する。
し回路と、第1,第２のパルスを合成する出力合成回路
と、第1,第２のパルス払い出し回路を制御する制御回路
とからなるパルスモータ用の速度指令装置であって、 第１のパルス払い出し回路は、与えられた設定データ
を一時保持し、第２のパルス払い出し回路から終了信号
を入力するか制御回路の指示かにより、保持していた設
定データに基づき第１のパルスを所定の数出力し、出力
が完了すると、終了信号を出力し、 第２のパルス払い出し回路は、与えられた設定データ
を一時保持し、第１のパルス払い出し回路が終了信号を
出力すると、保持していた設定データに基づき第２のパ
ルスを所定の数出力し、出力が完了すると、終了信号を
出力し、 制御回路は、第１のパルス払い出し回路に設定データ
を保持させ、第１のパルスを出力させ、第１のパルス払
い出し回路が第１のパルスを出力中に、第２のパルス払
い出し回路に設定データを保持させ、以後は第1,第２の
パルス払い出し回路が終了信号を出力する毎に、終了信
号を出力した第1,第２のパルス払い出し回路に設定デー
タを保持させ、 出力合成回路は、第1,第２のパルスを合成して出力パ
ルスとして出力する。
［作用］ 第1,第２のパルス払い出し回路は、一方がパルスを出
力している間に、他方は制御回路より出力すべきパルス
の設定データを受けとり、一方がパルスの出力を完了す
ると、直ちに他方がすでに受けとった設定データに基づ
いてパルスを出力し、出力合成回路がこれらのパルスを
合成して出力する。
力している間に、他方は制御回路より出力すべきパルス
の設定データを受けとり、一方がパルスの出力を完了す
ると、直ちに他方がすでに受けとった設定データに基づ
いてパルスを出力し、出力合成回路がこれらのパルスを
合成して出力する。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のパルスモータ用の速度指令装置の一
実施例を示す構成図、第２図は第１図の実施例のパルス
払い出し回路20,30をより具体的に示した構成図、第３
図は第１図の動作を示すタイムチャートである。
実施例を示す構成図、第２図は第１図の実施例のパルス
払い出し回路20,30をより具体的に示した構成図、第３
図は第１図の動作を示すタイムチャートである。
本実施例はCPU10と、パルス払い出し回路20,30と、オ
ア回路40とから構成されている。
ア回路40とから構成されている。
CPU10は、設定データS10をパルス払い出し回路起20に
与え、制御信号Ｄにより指示して、設定データS10に基
づくパルス出力S20を出力させ、さらにパルス払い出し
回路30に設定データを与える。パルス払い出し回路20
は、所定数のパルス出力S20の出力を完了すると終了信
号E1をパルス払い出し回路30とCPU10とに出力する。
与え、制御信号Ｄにより指示して、設定データS10に基
づくパルス出力S20を出力させ、さらにパルス払い出し
回路30に設定データを与える。パルス払い出し回路20
は、所定数のパルス出力S20の出力を完了すると終了信
号E1をパルス払い出し回路30とCPU10とに出力する。
パルス払い出し回路30は終了信号E1を入力すると、予
め与えられていた設定データに基づき所定のパルスS30
を出力する。一方、CPU10は終了信号E1を入力すると次
の設定データをパルス払い出し回路20に与える。次に、
パルス払い出し回路30が所定数の出力S30の出力を完了
すると終了信号E2をパルス払い出し回路20とCPU10とに
出力し、前記の動作が繰り返される。オア回路40はパル
ス出力S20,S30のオアをとり合成されたパルス出力S40と
して出力する。
め与えられていた設定データに基づき所定のパルスS30
を出力する。一方、CPU10は終了信号E1を入力すると次
の設定データをパルス払い出し回路20に与える。次に、
パルス払い出し回路30が所定数の出力S30の出力を完了
すると終了信号E2をパルス払い出し回路20とCPU10とに
出力し、前記の動作が繰り返される。オア回路40はパル
ス出力S20,S30のオアをとり合成されたパルス出力S40と
して出力する。
次に第２図に基づいて説明する。
パルス払い出し回路20は、クロック発生回路21、クロ
ック分周回路22、パルス出力回路23、パルス数カウント
回路24、スタート／ストップコントロール回路25とから
構成されている。
ック分周回路22、パルス出力回路23、パルス数カウント
回路24、スタート／ストップコントロール回路25とから
構成されている。
クロック発生回路21は、所定のクロック信号CLKを発
振している。クロック分周回路22は、設定データS10に
より指示された周波数になるように、クロック信号CLK
を分周して分周パルスCS1として出力する。パルス出力
回路23は停止信号ST1を受けるまでは、分周パルス数CS1
をパルス出力s20として出力する。パルス数カウント回
路24は、パルス出力S20をカウントし、設定データS10で
設定されたカウント数に一致すると終了信号E1を出力す
る。
振している。クロック分周回路22は、設定データS10に
より指示された周波数になるように、クロック信号CLK
を分周して分周パルスCS1として出力する。パルス出力
回路23は停止信号ST1を受けるまでは、分周パルス数CS1
をパルス出力s20として出力する。パルス数カウント回
路24は、パルス出力S20をカウントし、設定データS10で
設定されたカウント数に一致すると終了信号E1を出力す
る。
パルス払い出し回路30は、クロック発生回路31、クロ
ック分周回路32、パルス出力回路33、パルス数カウント
回路34、スタート／ストップコントロール回路35から構
成されている。機能はパルス払い出し回路20と同様であ
る。
ック分周回路32、パルス出力回路33、パルス数カウント
回路34、スタート／ストップコントロール回路35から構
成されている。機能はパルス払い出し回路20と同様であ
る。
CPU10は、イニシャル時パルス払い出し回路20に所定
の周波数とパルス数を設定データS10で指示した後パル
ス出力S20の出力をスタート／ストップコントロール回
路25を介して指示する。パルス出力S20の出力を指示す
るとともに、パルス払い出し回路30に所定の周波数とパ
ルス数を設定データS10で指示する。以後は後述のよう
に終了信号E1,E2を入力する毎に、それぞれパルス払い
出し回路20,30の設定を行う。
の周波数とパルス数を設定データS10で指示した後パル
ス出力S20の出力をスタート／ストップコントロール回
路25を介して指示する。パルス出力S20の出力を指示す
るとともに、パルス払い出し回路30に所定の周波数とパ
ルス数を設定データS10で指示する。以後は後述のよう
に終了信号E1,E2を入力する毎に、それぞれパルス払い
出し回路20,30の設定を行う。
次に本実施例の動作について第３図を参照して説明す
る。
る。
時刻t1にパルス払い出し回路20のパルス出力回路23が
パルス周期T1のパルス出力S20を出力し始めると、この
パルス出力S20はオア回路40を介してパルス出力S40とし
て出力される。パルス出力S40の１周期Ｔの間、すなわ
ち時刻t1,t4間の適宜な期間、本実施例では時刻t1,t3間
にCPU10はパルス払い出し回路30に対する設定データS10
による設定処理P2を行う。パルス払い出し回路20のパル
ス数カウント回路24は、設定データS10で設定されたパ
ルス数と、パルス出力S20のカウント数とが時刻t4に一
致すると、終了信号E1をハイレベルにする。終了信号E1
がハイレベルになると、スタート／ストップ回路25はパ
ルス出力回路23に停止信号ST1を出力して、パルス出力S
20の出力を停止させる。また、CPU10はパルス数カウン
ト回路34の終了信号E2をロウレベルにさせ、スタート／
ストップ回路35は停止信号ST2を停止して、パルス出力
回路33にパルス出力S30を出力させる。したがって、パ
ルス出力S30はオア回路40を介してパルス出力S40として
出力され始める。時刻t4,t6間に、CPU10はパルス払い出
し回路20に対する設定データS10による設定処理P1を行
う。時刻t7以降は、時刻t1,t7間の動作が繰り返され
る。
パルス周期T1のパルス出力S20を出力し始めると、この
パルス出力S20はオア回路40を介してパルス出力S40とし
て出力される。パルス出力S40の１周期Ｔの間、すなわ
ち時刻t1,t4間の適宜な期間、本実施例では時刻t1,t3間
にCPU10はパルス払い出し回路30に対する設定データS10
による設定処理P2を行う。パルス払い出し回路20のパル
ス数カウント回路24は、設定データS10で設定されたパ
ルス数と、パルス出力S20のカウント数とが時刻t4に一
致すると、終了信号E1をハイレベルにする。終了信号E1
がハイレベルになると、スタート／ストップ回路25はパ
ルス出力回路23に停止信号ST1を出力して、パルス出力S
20の出力を停止させる。また、CPU10はパルス数カウン
ト回路34の終了信号E2をロウレベルにさせ、スタート／
ストップ回路35は停止信号ST2を停止して、パルス出力
回路33にパルス出力S30を出力させる。したがって、パ
ルス出力S30はオア回路40を介してパルス出力S40として
出力され始める。時刻t4,t6間に、CPU10はパルス払い出
し回路20に対する設定データS10による設定処理P1を行
う。時刻t7以降は、時刻t1,t7間の動作が繰り返され
る。
［発明の効果］ 以上説明したように本発明は、第１のパルス払い出し
回路がパルスを出力している間に、第２のパルス払い出
し回路がパルスを出力できるように準備することによ
り、データセット処理時間によるパルス周期の変動を抑
えることができひいては、パルス周期の変動に敏感なパ
ルスモータドライブにおいて、振動を抑えることができ
るという効果がある。
回路がパルスを出力している間に、第２のパルス払い出
し回路がパルスを出力できるように準備することによ
り、データセット処理時間によるパルス周期の変動を抑
えることができひいては、パルス周期の変動に敏感なパ
ルスモータドライブにおいて、振動を抑えることができ
るという効果がある。
第１図は本発明のパルスモータ用の速度指令装置の一実
施例を示す構成図、第２図は第１図の実施例のパルス払
い出し回路20,30をより具体的に示した構成図、第３図
は第１図の実施例の動作を示すタイムチャート、第４図
は従来例を示す構成図、第５図は第４図の従来例の動作
を示すタイミングチャートである。 10……CPU、 20,30……パルス払い出し回路、 21,31……クロック発生回路、 22,32……クロック分周回路、 23,33……パルス出力回路、 24,34……パルス数カウント回路、 25,35……スタート／ストップコントロール回路、 40……オア回路。
施例を示す構成図、第２図は第１図の実施例のパルス払
い出し回路20,30をより具体的に示した構成図、第３図
は第１図の実施例の動作を示すタイムチャート、第４図
は従来例を示す構成図、第５図は第４図の従来例の動作
を示すタイミングチャートである。 10……CPU、 20,30……パルス払い出し回路、 21,31……クロック発生回路、 22,32……クロック分周回路、 23,33……パルス出力回路、 24,34……パルス数カウント回路、 25,35……スタート／ストップコントロール回路、 40……オア回路。
Claims (2)
- 【請求項１】第1,第２のパルスを出力する第1,第２のパ
ルス払い出し回路と、第1.第２のパルスを合成する出力
合成回路と、第1,第２のパルス払い出し回路を制御する
制御回路とからなるパルスモータ用の速度指令装置であ
って、 第１のパルス払い出し回路は、与えられた設定データを
一時保持し、第２のパルス払い出し回路から終了信号を
入力するか制御回路の指示かにより、保持していた設定
データに基づき第１のパルスを所定の数出力し、出力が
完了すると、終了信号を出力し、 第２のパルス払い出し回路は、与えられた設定データを
一時保持し、第１のパルス払い出し回路が終了信号を出
力すると、保持していた設定データに基づき第２のパル
スを所定の数出力し、出力が完了すると、終了信号を出
力し、 制御回路は、第１のパルス払い出し回路に設定データを
保持させ、第１のパルスを出力させ、第１のパルス払い
出し回路が第１のパルスを出力中に、第２のパルス払い
出し回路に設定データを保持させ、以後は第1,第２のパ
ルス払い出し回路が終了信号を出力する毎に、終了信号
を出力した第1,第２のパルス払い出し回路に設定データ
を保持させ、 出力合成回路は、第1,第２のパルスを合成して出力パル
スとして出力する、パルスモータ用の速度指令装置。 - 【請求項２】制御回路は中央演算処理装置であって、第
1,第２のパルス払い出し回路は、クロック発生回路と、
クロックを設定データに基づいて分周するクロック分周
回路と、分周後のクロックを指示に基づき出力するパル
ス出力回路と、パルス出力回路のパルスをカウントする
パルスカウンタ回路と、中央演算処理装置から与えられ
た数のパルスを出力すると先のパルス出力回路の起動・
停止をパルス出力回路に指示するコントロール回路とか
らそれぞれ構成されていることを特徴とする請求項１に
記載のパルスモータ用の速度指令装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137189A JP2765038B2 (ja) | 1989-04-20 | 1989-04-20 | パルスモータ用の速度指令装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137189A JP2765038B2 (ja) | 1989-04-20 | 1989-04-20 | パルスモータ用の速度指令装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280697A JPH02280697A (ja) | 1990-11-16 |
| JP2765038B2 true JP2765038B2 (ja) | 1998-06-11 |
Family
ID=14298958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10137189A Expired - Lifetime JP2765038B2 (ja) | 1989-04-20 | 1989-04-20 | パルスモータ用の速度指令装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765038B2 (ja) |
-
1989
- 1989-04-20 JP JP10137189A patent/JP2765038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02280697A (ja) | 1990-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257805B2 (ja) | マイクロプロセッサのプログラムの実行を反復減速する回路配置 | |
| US5583410A (en) | Method and apparatus for multiplex control of a plurality of stepper motors | |
| JPS5914396A (ja) | パルスモ−タ駆動装置 | |
| JP2765038B2 (ja) | パルスモータ用の速度指令装置 | |
| JPH0262196B2 (ja) | ||
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| US4661754A (en) | Control circuit for a stepping motor | |
| JPH088696A (ja) | 信号発生装置 | |
| JPS6024494B2 (ja) | ランダム・アクセス・メモリのリ−ド／ライト制御回路 | |
| JP3282426B2 (ja) | 圧電ブザーの音量制御方式 | |
| US5005193A (en) | Clock pulse generating circuits | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| US3961162A (en) | Method and apparatus for interrupting a device for a preselected interval of time | |
| JPH09294219A (ja) | 水平同期信号周波数の測定装置 | |
| JPH0622319B2 (ja) | 遅延装置 | |
| JPS59218671A (ja) | 磁気デイスク装置制御方式 | |
| JP2619016B2 (ja) | デジタル制御装置 | |
| JPS6151456B2 (ja) | ||
| SU694832A2 (ru) | Устройство дл программного управлени | |
| JP4828720B2 (ja) | アナログ電子時計 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JP3251316B2 (ja) | 同期信号生成回路及びこれを用いたａ／ｄコンバータ | |
| SU1265845A1 (ru) | Устройство дл перемещени магнитной ленты | |
| SU1499439A1 (ru) | Программируемый формирователь временных интервалов | |
| JP2883664B2 (ja) | アナログ・デジタル変換装置 |