JP3051937B2 - 可変計数パルス信号発生装置 - Google Patents

可変計数パルス信号発生装置

Info

Publication number
JP3051937B2
JP3051937B2 JP1020515A JP2051589A JP3051937B2 JP 3051937 B2 JP3051937 B2 JP 3051937B2 JP 1020515 A JP1020515 A JP 1020515A JP 2051589 A JP2051589 A JP 2051589A JP 3051937 B2 JP3051937 B2 JP 3051937B2
Authority
JP
Japan
Prior art keywords
signal
output
generator
count
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1020515A
Other languages
English (en)
Other versions
JPH02200005A (ja
Inventor
峰義 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1020515A priority Critical patent/JP3051937B2/ja
Publication of JPH02200005A publication Critical patent/JPH02200005A/ja
Application granted granted Critical
Publication of JP3051937B2 publication Critical patent/JP3051937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は可変計数パルス信号発生装置に関し、特に電
子回路の動作および特性試験等で使用するための短い周
期のパルス信号を計数して出力する可変計数パルス信号
発生装置に関する。
(従来の技術) 電子回路の入力端子にパルス発生装置で発生したパル
スを加え、出力端子でそのパルス出力を観測することに
より動作および特性試験を行う場合がある。このような
試験に使用されるパルスは、出力するパルス数およびパ
ルスの周期が可変でなければならない。従って、従来の
パルス発生装置は、ロジック回路(フリップフロッ
プ、アンドゲート等)を使用してパルス発生装置を構成
してスイッチ等で出力パルス数等を設定するか、または
マイクロコンピュータでパルス発生装置を構成し、プ
ログラムによって出力パルス数等を設定している。
(発明が解決しようとする課題) 上述したように従来の電子回路で構成されたパルス
発生装置はフリップフロップ、アンドゲート等で構成し
ているので、短い周期のパルスを出力することができる
が、部品点数が多くなり、一般に装置が大型、高価にな
る。また、マイクロコンピュータで構成されたパルス
装置は、プログラムの制御によりパルスを作成している
ので装置には小型にできるが、短い周期のパルスを作成
することができない。このように従来のパルス発生装置
には解決すべき課題がある。
本発明はこのような課題を解決したものであり、その
目的は、少ない部品点数でパルス発生装置を構成でき、
且つ短い周期のパルスを作成することができる可変計数
パルス発生装置を提供することにある。
(課題を解決するための手段) 本発明の可変計数パルス発生装置は、上記目的を達成
するために、分周比およびカウントを設定するコントロ
ールスイッチと、 前記分周比に基づいて所定のクロックを分周して分周
信号を出力する方形波ジェネレータと、 GATE端子に入力された制御信号により計数可能状態に
されている期間、前記方形波ジェネレータにより出力さ
れた分周信号を前記カウント値に基づいて計数し、該カ
ウント値に達した時点でカウント出力信号を出力するレ
ートジェネレータと、 前記コントロールスイッチにより設定された分周比お
よびカウント値を前記方形波ジェネレータの分周比およ
びレートジェネレータのカウント値として設定する設定
手段と、 前記レートジェネレータによりカウント出力信号が出
力されるまで前記レートジェネレータに制御信号を出力
すると共に前記方形波ジェネレータにより分周された分
周信号を出力する制御手段とを有する。
(作用) 本発明の可変計数パルス発生装置においては、設定手
段が、コントロールスイッチにより設定された分周比お
よびカウント値を前記方形波ジェネレータの分周比およ
びレートジェネレータのカウント値として設定すると、
方形波ジェネレータは、この分周比に基づいて所定のク
ロックを分周して分周信号を出力し、レートジェネレー
タは、GATE端子に入力された制御信号により計数可能状
態にされている期間、前記方形波ジェネレータにより出
力された分周信号を前記カウント値に基づいて計数し、
該カウント値に達した時点でカウント出力信号を出力す
る。そして、制御手段は、レートジェネレータによりカ
ウント出力信号が出力されるまで前記レートジェネレー
タに制御信号を出力すると共に前記方形波ジェネレータ
により分周された分周信号を出力する。
(実施例) 次に、本発明の一実施例について図面を参照して詳細
に説明する。
第1図は本発明の一実施例の構成図である。同図にお
いて、1は分周比およびカウント値を設定するコントロ
ールスイッチ、2は可変計数パルス発生装置を起動する
スタートスイッチ、3は装置全体を制御するマイクロコ
ンピュータ、4は所定のクロック信号aを出力するクロ
ック信号発生器、5はクロック信号発生器4により出力
されたクロック信号aを分周して信号bを出力するプロ
グラムレートジェネレータおよびGATE端子が計数可能状
態(例えば「1」)の間信号bをインバータ7で反転し
た信号cをカウントしてカウント出力信号SCを出力する
レートジェネレータ、6は可変計数パルス発生装置に電
源が投入されたとき各フリップフロップを初期設定する
ための信号を所定時間だけ出力するパワーオンリセット
パルス発生器、8,10,12,13はフリップフロップ、9はフ
リップフロップ8が「1」から「0」に変化したときフ
リップフロップ10をセットするための信号eを所定時間
だけ出力するパルス化回路、11,14はアンドゲート、15
はオアゲートである。
第2図は、第1図の実施例のタイムチャートである。
以下、各図を用いて本実施例の動作を説明する。オペ
レータにより電源が投入されると、パワーオンリセット
パルス発生器6が、電源が投入されたことを検出してフ
リップフロップ8,10,12,13をリセットする。次にオペレ
ータは、プログラムレートジェネレータ5の方形波レー
トジェネレータAおよびレートジェネレータBの分周比
およびカウント値をコントロールスイッチ1に設定し、
スタートスイッチ2をONする。そうするとマイクロコン
ピュータ3はスタートスイッチ2がONされたことを検出
し、コントロールスイッチ1の値を読み取り、方形波レ
ートジェネレータAおよびレートジェネレータBに設定
すると共に、フリップフロップ8をセットする。ここで
方形波レートジェネレータAの分周比およびレートジェ
ネレータBのカウント値はともに「4」とする。方形波
レートジェネレータAは、設定された分周比に従って、
第2図のクロックaを分周して信号bを周期的に出力す
る。この信号bはインバータ7で反転され、反転された
信号cがレートジェネレータBのCLK端子およびフリッ
プフロップ8のCP(クロック)端子に入力される。この
とき、フリップフロップ10はパワーオンリセットパルス
発生器6によりセット(「0」)されており、レートジ
ェネレータBはGATE端子に「0」の信号fが入力されて
いるのでカウント動作を行わない。また、この信号cが
入力されたフリップフロップ8は、信号cが立上り変化
したときDデータ端子のデータ「0」を取り込むので、
信号dは「0」から「1」に変化する。パルス化回路9
はこの変化を検出してフリップフロップ10をセットする
ための信号eを出力するので、フリップフロップ10の出
力fは「0」から「1」に変化することになる。従っ
て、レートジェネレータBのGATE端子およびアンドゲー
ト11には「1」の信号fが加えられることになり、レー
トジェネレータBは方形波ジェネレータAからの第2番
目以降の信号bのカウントを始め、アンドゲート11はフ
リップフロップ12を変化させる信号hを出力する。
フリップフロップ12は自身の信号jをD端子に帰還す
るT型フリップフロップを構成しており、第2番目の信
号bが発生する時の信号hが入力されると信号jは
「1」から「0」に変化し、第3番目の信号bが発生す
る時の信号hが入力されると「0」から「1」に変化す
る。この変化によりフリップフロップ13の出力kは
「0」から「1」へ変化し、アンドゲート14に「1」の
信号kを出力する。従って、アンドゲート14は第3番目
以降の信号bを出力信号lとして出力する。
さて、レードジェネレータBは、設定されたカウント
値の信号cを計数するとカウント出力信号SCを出力す
る。このカウント出力信号SCによりフリップフロップ1
0,12,13がリセットされるので、レートジェネレータB
は信号cの計数を停止し、アンドゲート14も出力信号l
の出力を停止する。従って、方形波レートジェネレータ
Aの第3,4,5番目の信号bが出力信号lとして出力され
ることに成る。このようにレートジェネレータBに設定
された「カウント値−1」のパルスが出力される。
(発明の効果) 以上に説明したように本発明の可変計数パルス発生装
置は、高速で動作するプログラムレートジェネレータに
分周比およびカウント値を設定することにより出力する
パルスの数を任意に可変して出力することができるの
で、出力するパルスの周期を短くすることができ、また
比較的少ない部品で構成できる効果がある。
【図面の簡単な説明】
第1図は本発明の実施例の構成図、 第2図は第1図の実施例のタイムチャートである。 1……コントロールスイッチ、2……スタートスイッ
チ、3……マイクロコンピュータ、4……クロック信号
発生器、5……プログラムレートジェネレータ、6……
パワーオンリセットパルス発生器、7……インバータ、
8,10,12,13……フリップフロップ、9……パルス化回
路、11,14……アンドゲート、15……オアゲート、A…
…方形波レートジェネレータ、B……レートジェネレー
タ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】分周比およびカウント値を設定するコント
    ロールスイッチと、 前記分周比に基づいて所定のクロックを分周して分周信
    号を出力する方形波ジェネレータと、 GATE端子に入力された制御信号により計数可能状態にさ
    れている期間、前記方形波ジェネレータにより出力され
    た分周信号を前記カウント値に基づいて計数し、該カウ
    ント値に達した時点でカウント出力信号を出力するレー
    トジェネレータと、 前記コントロールスイッチにより設定された分周比およ
    びカウント値を前記方形波ジェネレータの分周比および
    レートジェネレータのカウント値として設定する設定手
    段と、 前記レートジェネレータによりカウント出力信号が出力
    されるまで前記レートジェネレータに制御信号を出力す
    ると共に前記方形波ジェネレータにより分周された分周
    信号を出力する制御手段と、 前記分周信号の通過を遮断することのできるゲートとを
    有し、 前記カウント出力信号が出力された時に、前記GATE端子
    に計数不可能状態にさせる制御信号を入力し、前記ゲー
    トが前記分周信号の通過を遮断することを特徴とする可
    変計数パルス信号発生装置。
JP1020515A 1989-01-30 1989-01-30 可変計数パルス信号発生装置 Expired - Fee Related JP3051937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1020515A JP3051937B2 (ja) 1989-01-30 1989-01-30 可変計数パルス信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1020515A JP3051937B2 (ja) 1989-01-30 1989-01-30 可変計数パルス信号発生装置

Publications (2)

Publication Number Publication Date
JPH02200005A JPH02200005A (ja) 1990-08-08
JP3051937B2 true JP3051937B2 (ja) 2000-06-12

Family

ID=12029294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1020515A Expired - Fee Related JP3051937B2 (ja) 1989-01-30 1989-01-30 可変計数パルス信号発生装置

Country Status (1)

Country Link
JP (1) JP3051937B2 (ja)

Also Published As

Publication number Publication date
JPH02200005A (ja) 1990-08-08

Similar Documents

Publication Publication Date Title
JPH04336308A (ja) マイクロコンピュータ
US4011516A (en) Frequency correction arrangement
EP0406786A1 (en) Device for transforming a type "D" flip-flop into a flip-flop called type "B" able to sample data both on leading and trailing edges of the clock signal
JPH04288607A (ja) クロック信号切り換え回路
US4385275A (en) Method and apparatus for testing an integrated circuit
US4331926A (en) Programmable frequency divider
JP3051937B2 (ja) 可変計数パルス信号発生装置
US6204711B1 (en) Reduced error asynchronous clock
JPH1198007A (ja) 分周回路
US4558457A (en) Counter circuit having improved output response
JP2775822B2 (ja) インバータのオンディレイ回路
JP2775821B2 (ja) インバータのオンディレイ回路
JP2953713B2 (ja) 半導体集積回路
KR100239446B1 (ko) 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로
KR100284990B1 (ko) 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법
JP2553350B2 (ja) パルスカウント回路
JP2953821B2 (ja) リングオシレータ回路
SU1354386A2 (ru) Цифровой умножитель частоты с переменным коэффициентом умножени
JPH0312804B2 (ja)
JPH0622319B2 (ja) 遅延装置
JPS6359017A (ja) パルス発生回路
JPH05143199A (ja) リセツト回路
JPH07264052A (ja) 可変分周器
JPS6029050A (ja) D/a変換回路
JPS6362261A (ja) 半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees