KR19980079351A - 마이크로컴퓨터 - Google Patents

마이크로컴퓨터 Download PDF

Info

Publication number
KR19980079351A
KR19980079351A KR1019970045960A KR19970045960A KR19980079351A KR 19980079351 A KR19980079351 A KR 19980079351A KR 1019970045960 A KR1019970045960 A KR 1019970045960A KR 19970045960 A KR19970045960 A KR 19970045960A KR 19980079351 A KR19980079351 A KR 19980079351A
Authority
KR
South Korea
Prior art keywords
timer
signal
pulse signal
system clock
initialization process
Prior art date
Application number
KR1019970045960A
Other languages
English (en)
Other versions
KR100260289B1 (ko
Inventor
코니시마사유키
타나카노부히코
Original Assignee
키타오카타카시
미쓰비시덴키가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카타카시, 미쓰비시덴키가부시끼가이샤 filed Critical 키타오카타카시
Publication of KR19980079351A publication Critical patent/KR19980079351A/ko
Application granted granted Critical
Publication of KR100260289B1 publication Critical patent/KR100260289B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

초기화 처리에 필요한 시간을 측정하기 위하여, 전용의 측정 장치(7)를 준비할 필요가 있으며, 플래시 메모리(2)의 평가를 간단히 실행할 수 없는 문제가 있었다.
이레이즈 신호를 수신하면, 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머(12)로부터 출력되는 펄스 신호를 계수하여, 초기화 처리에 필요한 시간을 측정하도록 한 것이다.

Description

마이크로컴퓨터
본 발명은 플래시 메모리의 초기화 처리에 필요한 시간을 계측할 수 있는 마이크로컴퓨터에 관한 것이다.
도 7은 예를 들어 1994년 1월 미쓰비시덴키(주) 발행 '94 미쓰비시 반도체데이터 북 메모리 ROM편 제 4-4페이지에 개시된 종래의 마이크로컴퓨터를 도시한 구성도이고, 도면에 있어서 (1)은 마이크로컴퓨터, (2)는 마이크로컴퓨터(1)에 내장된 플래시 메모리, (3)은 시스템 클럭을 분주하여 소정 주파수의 클럭 신호를 출력하는 타이머, (4)는 타이머(3)에서 출력되는 클럭 신호와 동기해서 동작하여 플래시 메모리(2)의 초기화를 명하는 이레이즈 신호를 수신하면 초기화 지시 명령을 출력하는 CPU, (5)는 CPU(4)로부터 초기화 지시 명령이 출력되면 플래시 메모리(2)의 초기화 처리를 실행함과 동시에 초기화 처리가 개시될 때부터 종료될 때까지 처리 실행중인 것을 나타내는 실행중 신호를 출력하는 메모리 제어부, (6)은 메모리 제어부(5)로부터 실행중 신호가 출력되고 있는 동안 펄스 신호를 출력하는 메모리 제어부(5)의 내장 타이머, (7)는 내장 타이머(6)에서 출력되는 펄스 신호를 계수하여 플래시 메모리(2)의 초기화 처리에 필요한 시간을 측정하는 측정 장치이다.
다음에 동작에 대해서 설명한다.
우선, 마이크로컴퓨터(1)의 외부 입력 단자 등에서 이레이즈 신호가 입력되고 CPU(4)가 상기 이레이즈 신호를 수신하면 CPU(4)는 메모리 제어부(5)에 플래시 메모리(2)의 초기화를 실행시키기 위해 초기화 지시 명령을 메모리 제어부(5)로 출력한다.
그리고, 메모리 제어부(5)는 CPU(4)에서 초기화 지시 명령이 출력되면 플래시 메모리(2)의 초기화 처리를 실행하지만, 플래시 메모리(2)의 평가 항목의 하나로서 초기화 처리에 필요한 시간의 측정이라는 항목이 있으므로, 메모리 제어부(5)는 초기화 처리가 개시될 때부터 종료될 때까지 처리 실행중인 것을 나타내는 실행중 신호를 출력한다.
그리고, 메모리 제어부(5)의 내장 타이머(6)는 메모리 제어부(5)에서 실행중 신호가 출력되고 있는 동안 펄스 신호를 출력한다.
그리고, 마이크로컴퓨터(1)의 외부 단자에 접속된 측정 장치(7)는 내장 타이머(6)에서 출력되는 펄스 신호를 계수하여 플래시 메모리(2)의 초기화 처리에 필요한 시간을 측정한다.
종래의 마이크로컴퓨터는 이상과 같이 구성되어 있으므로 초기화 처리에 필요한 시간을 측정할 수 있지만, 전용의 측정 장치(7)를 준비할 필요가 있어 플래시 메모리(2)의 평가를 간단히 실행할 수 없다는 과제가 있었다.
또한, 타이머(3) 이외에 일정한 주파수의 펄스 신호를 출력하는 내장 타이머(6)를 별개로 마련할 필요가 있어 회로 구성이 복잡하게 된다는 과제도 있었다.
또, 내장 타이머(6) 대신에 시스템 클럭을 이용하는 기술이 일본국 특허공개공보 평성 제2-9090호에 개시되어 있지만, 이러한 기술로는 내장 타이머(6)를 삭감할 수는 있어도 전용의 측정 장치(7)를 삭제할 수 없고, 또 시스템 클럭의 주파수는 매우 높기 때문에 시스템 클럭의 클럭수를 고속으로 계수할 수 있는 계수 회로를 측정 장치(7)에 탑재해야 한다는 과제가 있었다.
본 발명의 목적은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 플래시 메모리의 평가를 간단히 실행할 수 있음과 동시에 회로 구성을 간략화할 수 있는 마이크로컴퓨터를 제공하는 것이다.
도 1은 본 발명의 실시예 1에 의한 마이크로컴퓨터를 도시한 구성도,
도 2는 타이머(12)의 동작을 설명하는 타이밍도,
도 3은 본 발명의 실시예 2에 의한 마이크로컴퓨터를 도시한 구성도,
도 4는 본 발명의 실시예 3에 의한 마이크로컴퓨터를 도시한 구성도,
도 5는 본 발명의 실시예 4에 의한 마이크로컴퓨터를 도시한 구성도,
도 6은 본 발명의 실시예 6에 의한 마이크로컴퓨터를 도시한 구성도,
도 7은 종래의 마이크로컴퓨터를 도시한 구성도.
도면의 주요 부분에 대한 부호의 설명
2 : 플래시 메모리 11 : CPU
12, 16 : 타이머 13, 14, 15, 17 : 메모리 제어부
청구항 1에 기재된 발명에 관한 마이크로컴퓨터는 이레이즈 신호를 수신하면 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 한 것이다.
청구항 2에 기재된 발명에 관한 마이크로컴퓨터는 이레이즈 신호를 수신하면 타이머 기동 신호를 타이머로 출력한 후 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 한 것이다.
청구항 3에 기재된 발명에 관한 마이크로컴퓨터는 시스템 클럭과 동기해서 소정의 리로드값부터 다운 카운트를 개시하고, 레지스터가 언더플로하면 펄스 신호를 출력함과 동시에 상기 리로드값부터 다운 카운트를 재개하도록 한 것이다.
실시예
이하, 본 발명의 실시예 1을 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 마이크로컴퓨터를 도시한 구성도로서, 도면에 있어서 (1)은 마이크로컴퓨터, (2)는 마이크로컴퓨터(1)에 내장된 플래시 메모리, (11)은 플래시 메모리(2)의 초기화를 명하는 이레이즈 신호를 수신하면 타이머 기동 신호를 출력하는 CPU, (12)는 CPU(11)에서 타이머 기동 신호가 출력되면 시스템 클럭을 샘플링하고 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 출력하는 타이머, (13)은 이레이즈 신호를 수신하면 플래시 메모리(2)의 초기화 처리를 실행함과 동시에 타이머(12)에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 메모리 제어부이다.
다음에 동작에 대해서 설명한다.
우선, 마이크로컴퓨터(1)의 외부 입력 단자 등에서 이레이즈 신호가 입력되고 CPU(11)가 상기 이레이즈 신호를 수신하면 CPU(11)는 후술하는 플래시 메모리(2)의 초기화 처리에 필요한 시간의 측정에 필요한 펄스 신호를 생성시키기 위해 타이머 기동 신호를 타이머(12)로 출력한다.
그리고,타이머(12)는 CPU(11)로부터 타이머 기동 신호가 출력되면, 시스템 클럭을 샘플링하고, 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 출력한다.
구체적으로는, 도 2에 도시하는 바와 같이 시스템 클럭을 분주해서 클럭 신호를 생성함과 동시에, 그 클럭 신호와 동기해서 소정의 리로드(reload)값(도 2의 경우, 리로드값은 “0003으로 설정되어 있다)부터 다운 카운트를 개시한다. 또, 리로드값의 설정은, 예를 들면 CPU(11)이 타이머 기동 신호를 출력할 때에 실행하고, 또한 CPU(11)가 리로드값 변경 지시명령을 수신하면 타이머(12)에 설정되어 있는 리로드값을 변경한다.
그리고, 레지스터가 언더플로(underflow)하면, 즉 레지스터값이 “0000으로 되면 펄스 신호를 메모리 제어부(13)으로 출력함과 동시에, 소정의 리로드값부터 다운 카운트를 재개한다.
이에 따라, 도 2의 경우, 타이머(12)는 8개의 시스템 클럭이 입력될 때마다 펄스 신호를 출력하는 것으로 되지만, 이와 같이 시스템 클럭 대신에 펄스 신호를 메모리 제어부(13)으로 공급하는 이유는 시스템 클럭의 주파수는 매우 높기 때문에 시스템 클럭의 클럭수를 고속으로 계수할 수 있는 계측회로를 필요없게 하여 메모리 제어부(13)의 회로구성을 간략화하기 위함이다.
그리고, 메모리 제어부(13)는 이레이즈 신호를 수신하면 플래시 메모리(2)의 초기화 처리를 개시함과 동시에 초기화 처리가 종료할 때까지 타이머(12)에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정한다.
측정시간= 펄스 신호의 출력주기× 계수값
이상에서 명백한 바와 같이, 이 실시예 1에 의하면, 이레이즈 신호를 수신하면 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머(12)에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 했으므로, 전용의 측정 장치를 마이크로컴퓨터(1)의 외부에 접속하는 일 없이 초기화 처리에 필요한 시간을 측정할 수 있게 되고, 플래시 메모리(2)의 평가를 간단히 실행할 수 있다는 효과를 얻을 수 있다. 또한, 메모리 제어부(13)에 내장 타이머를 마련할 필요가 없어져 메모리 제어부(13)의 회로구성이 간단하게 된다는 효과도 얻어진다.
(실시예 2)
도 3은 본 발명의 실시예 2에 의한 마이크로컴퓨터를 도시한 구성도로서, 도면에 있어서 도 1의 것과 동일부호는 동일 또는 상당부분을 나타내므로 설명을 생략한다.
(14)는 플래시 메모리(2)의 초기화를 명하는 이레이즈 신호를 수신하면 타이머 기동 신호를 타이머(12)로 출력한 후 플래시 메모리(2)의 초기화 처리를 실행함과 동시에, 그 타이머(12)에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 메모리 제어부이다.
다음에 동작에 대해서 설명한다.
상기 실시예 1에서는 CPU(11)가 이레이즈 신호를 수신하면 타이머 기동 신호를 타이머(12)로 출력하는 것에 대해서 설명했지만, 메모리 제어부(14)가 이레이즈 신호를 수신했을 때 타이머 기동 신호를 타이머(12)로 출력하도록 해도 좋다.
이에 따라, 초기화 처리시에는 CPU(11)가 정지상태로 되는 시스템의 경우라도 타이머(12)를 확실하게 기동시킬 수 있음과 동시에 리로드값을 설정할 수 있다는 효과가 얻어진다. 또, 물론, 이 실시예 2의 경우, 메모리 제어부(14)가 리로드값의 설정·변경을 실행한다.
(실시예 3)
도 4는 본 발명의 실시예 3에 의한 마이크로컴퓨터를 도시한 구성도로서, 도면에 있어서 도 1의 것과 동일부호는 동일 또는 상당부분을 나타내므로 설명을 생략한다.
(15)는 이레이즈 신호를 수신하면 플래시 메모리(2)의 초기화 처리를 실행함과 동시에 초기화 처리를 실행하고 있는 동안 그 뜻을 나타내는 실행중 신호를 출력하는 메모리 제어부, (16)은 CPU(11)에서 타이머 기동 신호가 출력되면 메모리 제어부(15)에서 실행중 신호가 출력되고 있는 동안 시스템 클럭을 샘플링함과 동시에, 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 생성하고 그 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 타이머이다.
다음에 동작에 대해서 설명한다.
상기 실시예 1에서는 메모리 제어부(13)가 타이머(12)에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 것에 대해서 설명했지만, 타이머(16)가 메모리 제어부(15)에서 실행중 신호가 출력되고 있는 동안 시스템 클럭을 샘플링함과 동시에, 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 생성하고 그 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 해도 좋고, 상기 실시예 1과 동일한 효과가 얻어진다.
(실시예 4)
도 5는 본 발명의 실시예 4에 의한 마이크로컴퓨터를 도시한 구성도로서, 도면에 있어서 도 4의 것과 동일부호는 동일 또는 상당부분을 나타내므로 설명을 생략한다.
(17)은 플래시 메모리(2)의 초기화를 명하는 이레이즈 신호를 수신하면 타이머 기동 신호를 출력한 후 플래시 메모리(2)의 초기화 처리를 실행함과 동시에 초기화 처리를 실행하고 있는 동안 그 뜻을 나타내는 실행중 신호를 출력하는 메모리 제어부이다.
다음에 동작에 대해서 설명한다.
상기 실시예 3에서는 CPU(11)가 이레이즈 신호를 수신하면 타이머 기동 신호를 타이머(16)로 출력하는 것에 대해서 설명했지만, 메모리 제어부(17)가 이레이즈 신호를 수신했을 때 타이머 기동 신호를 타이머(16)로 출력하도록 해도 좋다.
이에 따라, 초기화 처리시에는 CPU(11)가 정지 상태로 되는 시스템의 경우라도 타이머(16)를 확실하게 기동시킬 수 있음과 동시에 리로드값을 설정할 수 있다는 효과가 얻어진다. 또, 물론, 이 실시예 4의 경우, 메모리 제어부(17)가 리로드값의 설정·변경을 실행한다.
(실시예 5)
상기 실시예 1∼4에서는 소정의 리로드값부터 다운 카운트하는 것에 대해서 설명했지만, 소정의 리로드값부터 업 카운트를 개시하여 레지스터가 오버플로(overflow)하면 펄스 신호를 출력함과 동시에 상기 리로드값부터 업 카운트를 재개하도록 해도 좋고, 상기 실시예 1∼4와 동일한 효과를 얻을 수 있다.
(실시예 6)
상기 실시예 1∼5에서는 메모리 제어부(13) 등에서 내장 타이머를 삭제한 것에 대해서 설명했지만, 메모리 제어부(13) 등에 내장 타이머(6)가 조립되어 삭제가 곤란한 경우에는 도 6에 도시하는 바와 같이 스위치(18)를 마련하여 필요에 따라서 타이머(12) 등 또는 내장 타이머(6)에서 출력되는 펄스 신호를 계수하도록 해도 좋다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 이레이즈 신호를 수신하면 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 구성했으므로, 전용의 측정 장치를 마이크로컴퓨터의 외부에 접속하는 일 없이 초기화 처리에 필요한 시간을 측정할 수 있게 되어 플래시 메모리의 평가를 간단히 실행할 수 있다는 효과가 있다.
또한, 메모리 제어부에 내장 타이머를 마련할 필요가 없어져 메모리 제어부의 회로구성이 간단해진다는 효과도 있다.
청구항 2에 기재된 발명에 의하면, 이레이즈 신호를 수신하면 타이머 기동 신호를 타이머로 출력한 후, 시스템 클럭의 클럭수가 설정값에 도달할 때마다 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하도록 구성했으므로, 초기화 처리시에 CPU가 정지상태로 되는 경우에도 타이머를 확실하게 기동할 수 있게 되고, 이러한 경우에도 플래시 메모리의 평가를 간단히 실행할 수 있음과 동시에 회로구성을 간략화할 수 있다는 효과가 있다.
청구항 3에 기재된 발명에 의하면, 시스템 클럭과 동기해서 소정의 리로드값부터 다운 카운트를 개시하고, 레지스터가 언더플로하면 펄스 신호를 출력함과 동시에 상기 리로드값부터 다운 카운트를 재개하도록 구성했으므로, 시스템 클럭의 클럭수를 고속으로 계수할 수 있는 계측회로를 메모리 제어부에 마련하는 일 없이 초기화 처리에 필요한 시간을 측정할 수 있다는 효과가 있다.

Claims (3)

  1. 플래시 메모리의 초기화를 명하는 이레이즈 신호를 수신하면 타이머 기동 신호를 출력하는 CPU와,
    상기 CPU에서 타이머 기동 신호가 출력되면 시스템 클럭을 샘플링하고 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 출력하는 타이머와,
    상기 이레이즈 신호를 수신하면 상기 플래시 메모리의 초기화 처리를 실행함과 동시에 상기 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 메모리 제어부를 포함한 마이크로컴퓨터.
  2. 타이머 기동 신호를 수신하면 시스템 클럭을 샘플링하고 그 시스템 클럭의 클럭수가 설정값에 도달할 때마다 펄스 신호를 출력하는 타이머와,
    플래시 메모리의 초기화를 명하는 이레이즈 신호를 수신하면 타이머 기동 신호를 상기 타이머로 출력한 후 상기 플래시 메모리의 초기화 처리를 실행함과 동시에 그 타이머에서 출력되는 펄스 신호를 계수하여 초기화 처리에 필요한 시간을 측정하는 메모리 제어부를 포함한 마이크로컴퓨터.
  3. 제 1 항 또는 제 2 항에 있어서,
    타이머는 시스템 클럭과 동기하여 소정의 리로드(reload)값부터 다운 카운트를 개시하고 레지스터가 언더플로(underflow)하면 펄스 신호를 출력함과 동시에 상기 리로드값부터 다운 카운트를 재개하는 것을 특징으로 하는 마이크로컴퓨터.
KR1019970045960A 1997-03-13 1997-09-05 마이크로컴퓨터 KR100260289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5967797A JPH10255489A (ja) 1997-03-13 1997-03-13 マイクロコンピュータ
JP97-059677 1997-03-13

Publications (2)

Publication Number Publication Date
KR19980079351A true KR19980079351A (ko) 1998-11-25
KR100260289B1 KR100260289B1 (ko) 2000-07-01

Family

ID=13120074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045960A KR100260289B1 (ko) 1997-03-13 1997-09-05 마이크로컴퓨터

Country Status (4)

Country Link
US (1) US6092164A (ko)
JP (1) JPH10255489A (ko)
KR (1) KR100260289B1 (ko)
DE (1) DE19736938C2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법
US10628049B2 (en) 2017-07-12 2020-04-21 Sandisk Technologies Llc Systems and methods for on-die control of memory command, timing, and/or control signals
CN111863094A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置
CN111863092A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029090A (ja) * 1988-06-27 1990-01-12 Sharp Corp 半導体装置
JPH03238697A (ja) * 1990-02-15 1991-10-24 Nec Corp シングルチップマイクロコンピュータ
JPH04221496A (ja) * 1990-03-29 1992-08-11 Intel Corp 単一基板上に設けられるコンピュータメモリ回路およびコンピュータメモリを消去するためのシーケンスを終らせる方法
JP3534781B2 (ja) * 1992-03-19 2004-06-07 株式会社ルネサステクノロジ マイクロコンピュータ、及びフラッシュメモリ
JPH0652694A (ja) * 1992-07-30 1994-02-25 Hitachi Ltd フラッシュメモリの寿命検出方式
US5327531A (en) * 1992-09-21 1994-07-05 International Business Machines Corp. Data processing system including corrupt flash ROM recovery
JP3078946B2 (ja) * 1993-03-11 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 一括消去型不揮発性メモリの管理方法及び半導体ディスク装置
US5490109A (en) * 1994-06-28 1996-02-06 Intel Corporation Method and apparatus for preventing over-erasure of flash EEPROM memory devices
JPH09204367A (ja) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Also Published As

Publication number Publication date
US6092164A (en) 2000-07-18
KR100260289B1 (ko) 2000-07-01
DE19736938A1 (de) 1998-09-24
DE19736938C2 (de) 2000-08-31
JPH10255489A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100492048B1 (ko) 자체-타이밍명령실행유닛을갖춘데이터처리회로
KR100220672B1 (ko) 병렬구조를 갖는 시간간격 측정기
KR100260289B1 (ko) 마이크로컴퓨터
KR910014713A (ko) 2개의 비동기 펄스간의 시간을 측정하는 방법 및 시간 측정 회로
US7360109B2 (en) Measuring the interval of a signal using a counter and providing the value to a processor
US5812834A (en) Single chip microcomputer having a plurality of timer counters
US5029272A (en) Input/output circuit with programmable input sensing time
JP2001013179A (ja) リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
KR0127685B1 (ko) 타이머회로 및 그것을 포함하는 데이타처리장치
US5357490A (en) Measuring timer system
JPH06348507A (ja) マイクロコンピュータ
US5241574A (en) Pulse generating apparatus
KR100207926B1 (ko) 펄스폭 계측방법 및 그 장치
JPH0370314A (ja) クロック断検出回路
KR960010155Y1 (ko) 무부하 대기시간 검출에 의한 아크 방전 제어장치
KR0150125B1 (ko) 데이타 처리를 위한 메모리의 지연 시간 가변 장치
US6072338A (en) Method of and device for determining pulse width
JP3103081B2 (ja) パルス入力装置
KR100206906B1 (ko) 타이머/카운터 회로
SU1462291A1 (ru) Устройство дл определени экстремальных значений последовательности чисел
JP2517943B2 (ja) タイマ装置
KR0182956B1 (ko) 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치
SU1589078A1 (ru) Устройство дл измерени температуры
SU1689958A2 (ru) Устройство дл сопр жени источника информации с процессором
SU1012264A1 (ru) Устройство дл проверки схем сравнени

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070328

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee