JPH09204367A - フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法 - Google Patents

フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Info

Publication number
JPH09204367A
JPH09204367A JP1097096A JP1097096A JPH09204367A JP H09204367 A JPH09204367 A JP H09204367A JP 1097096 A JP1097096 A JP 1097096A JP 1097096 A JP1097096 A JP 1097096A JP H09204367 A JPH09204367 A JP H09204367A
Authority
JP
Japan
Prior art keywords
data
flash memory
disk card
flash disk
flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1097096A
Other languages
English (en)
Inventor
Takayuki Shinohara
隆幸 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1097096A priority Critical patent/JPH09204367A/ja
Priority to US08/675,290 priority patent/US5732092A/en
Priority to DE19629888A priority patent/DE19629888A1/de
Publication of JPH09204367A publication Critical patent/JPH09204367A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 データの読み出し速度の低下を招くことな
く、フラッシュメモリのデータ保持特性の低下を事前に
検出することができ、データの再書き込み等によりデー
タ保持特性を高めることができる手段を提供する。 【解決手段】 フラッシュメモリ４とＥＣＣ回路１１と
が設けられているフラッシュディスクカード１に対し
て、パワーオン後に初期化処理を行う際に、フラッシュ
ディスクカード１内のＭＰＵ６でもって、該初期化処理
の一環としてフラッシュメモリ４に書き込まれている全
データを読み出し、読み出されたデータに対してＥＣＣ
回路１１によってエラーの検出及び訂正が行われたとき
には、訂正されたデータをフラッシュメモリ４に書き込
み、データの読み出し速度を低下させることなく、デー
タ保持特性を高めるようにしたフラッシュメモリ４のリ
フレッシュ方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種情報処理装置
の外部記憶媒体として使用される、フラッシュメモリを
搭載したフラッシュディスクカードにおけるフラッシュ
メモリデータのリフレッシュ方法に関するものである。
【０００２】
【従来の技術】電気的操作によるデータの書き込み及び
消去が可能な不揮発性メモリの１つであるフラッシュメ
モリは一般に知られている。かかるフラッシュメモリの
メモリセルは、普通、コントロールゲートとフローティ
ングゲートとを備えた二重ゲート構造のメモリトランジ
スタで構成される。このようなメモリトランジスタで
は、周囲に対して電気的に絶縁されたフローティングゲ
ートへの電子の注入又は引き抜きにより該メモリトラン
ジスタのしきい値が変化するといった現象を利用して、
しきい値の高い状態に対して”０”（あるいは”１”）
を対応させる一方、しきい値の低い状態に対して”１”
（あるいは”０”）を対応させてデータを記憶するよう
にしている。ここで、フローティングゲートへの電子の
注入手法としては、ホットエレクトロンを注入する方法
とトンネル現象を利用する方法とが知られている。他
方、フローティングゲートからの電子の引き抜き手法と
しては、トンネル現象を利用する方法が一般に用いられ
ている。
【０００３】このような構造をもつフラッシュメモリに
おいては、データの書き込み及び消去、すなわちフロー
ティングゲートへの電子の注入及び引き抜きが繰り返さ
れると、フローティングゲートと基板と間の絶縁酸化膜
が次第に劣化する。このため、フローティングゲートに
注入された電子が経時的にリークして該フラッシュメモ
リのデータ保持特性、ないしはフラッシュメモリ内のデ
ータの信頼性が低下することがある。
【０００４】このような問題を解決するために、従来の
フラッシュメモリにおいては、例えば特開昭６２−１２
８０９７号公報あるいは特開昭６４−１７３００号公報
等にも開示されているように、データ読み出し時にメモ
リトランジスタのゲートに異なる電圧を印加し、読み出
されたデータの同一性を確認することにより、データ保
持特性ないしはデータの信頼性の低下の有無を調べ（チ
ェック処理）、データ保持特性ないしはデータの信頼性
が低下している場合は、フラッシュメモリに対して、再
書き込みを行うなどといったリフレッシュ処理が行われ
る。なお、この場合、異なる電圧に対する上記両データ
が同一でなければ、フラッシュメモリのデータ保持特性
ないしはデータの信頼性が低下しているものと判断さ
れ、フラッシュメモリのリフレッシュ処理が行われるこ
とになる。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来のフラッシュメモリでは、毎回のデータ読み出し時
にこのようなチェック処理（確認動作）が行われるの
で、データの読み出し速度の低下を招くといった問題が
ある。また、異なる読み出し電圧を生成する回路と、読
み出しデータを比較する回路とを個々の半導体メモリ素
子上に設けなければならないので、フラッシュメモリひ
いてはフラッシュディスクカードのコストが上昇すると
いった問題がある。
【０００６】本発明は、このような従来の問題を解決す
るためになされたものであって、フラッシュメモリを搭
載したフラッシュディスクカードに対して、データの読
み出し速度の低下あるいはコストの上昇などといった不
具合を招くことなく、フラッシュメモリのデータ保持特
性ないしはデータの信頼性の低下を事前に検出すること
ができ、もってデータの再書き込み等によりデータ保持
特性ないしはデータの信頼性を高めることができる手段
を提供することを目的とする。
【０００７】
【課題を解決するための手段】このような課題を解決す
るためになされた本発明の１つの態様は、電気的操作に
よるデータの書き込みが可能なフラッシュメモリと、こ
のフラッシュメモリに書き込まれているデータが読み出
されたときには該データに対してエラーの検出及び訂正
を行うＥＣＣ回路（エラー検出訂正回路）とが設けられ
ているフラッシュディスクカードにおけるフラッシュメ
モリデータのリフレッシュ方法において、電源からフラ
ッシュディスクカードに電力が供給された後において該
フラッシュディスクカードの初期化処理を行う際に、該
初期化処理の一環として、フラッシュディスクカード内
に設けられているＭＰＵ（マイクロプロセッサユニッ
ト）でフラッシュメモリに書き込まれている全データを
読み出し、読み出されたデータに対して、ＥＣＣ回路に
よってエラーの検出及び訂正が行われたとき（ＥＣＣエ
ラーが発生したとき）には、訂正された（正しい）デー
タをＭＰＵでフラッシュメモリに再書き込みすることを
特徴とするものである。
【０００８】このリフレッシュ方法によれば、フラッシ
ュディスクカードに電力が供給されるたびに、該フラッ
シュディスクカード内のＭＰＵが、該フラッシュディス
クカード内のフラッシュメモリの書き込みデータの内容
を初期化処理の一環として読み出す。ここで、ＥＣＣ回
路によってエラーの検出及び訂正が行われたときには、
訂正された正しいデータがフラッシュメモリに再書き込
みされる。このため、フラッシュディスクカードの長時
間放置等により、フラッシュメモリ（メモリトランジス
タ）にフローティングゲートからの注入電子のリークが
生じていても、該フラッシュメモリがリフレッシュさ
れ、フラッシュディスクカードのデータ保持特性ないし
はデータの信頼性が高められる。また、このリフレッシ
ュ方法によれば、毎回のデータの読み出しのたびにチェ
ック処理ないしはリフレッシュ処理が行われるわけでは
ないので、データの読み出し速度が低下しない。さら
に、異なる読み出し電圧を生成する回路あるいは読み出
しデータを比較する回路を個々の半導体メモリ素子毎に
設ける必要はないので、該フラッシュディスクカードの
コストが低減される。
【０００９】なお、このリフレッシュ方法においては、
フラッシュディスクの初期化処理を、通常の電源電圧よ
りも高い電圧で行うことが好ましい。すなわち、一般に
フラッシュメモリでは、データの読み出し時にコントロ
ールゲートへ印加される電圧は電源電圧に依存する。し
たがって、通常より高い電源電圧でフラッシュメモリ内
のデータ読み出すことにより、フローティングゲートか
らの注入電子のリークによりそのしきい値が低下してい
るメモリトランジスタにおいては、反転データの検出精
度が高められる。このため、フラッシュディスクカード
のデータ保持特性ないしはデータの信頼性が一層高めら
れる。
【００１０】さらに、本発明のもう１つの態様は、電気
的操作によるデータの書き込みが可能なフラッシュメモ
リと、このフラッシュメモリに書き込まれているデータ
が読み出されたときには該データに対してエラーの検出
及び訂正を行うＥＣＣ回路（エラー検出訂正回路）とが
設けられる一方、随時にホスト装置に装着（挿入）され
ることができるようになっているフラッシュディスクカ
ードにおけるフラッシュメモリデータのリフレッシュ方
法において、フラッシュディスクカードがホスト装置に
装着（挿入）された後、該ホスト装置内に設けられてい
るＣＰＵ（中央処理装置）でもって、通常の電源電圧よ
りも高い電圧でフラッシュメモリに書き込まれている全
データを読み出し、読み出されたデータに対して、ＥＣ
Ｃ回路によってエラーの検出及び訂正が行われたときに
は、訂正されたデータをＣＰＵでフラッシュメモリに再
書き込みすることを特徴とするものである。
【００１１】このリフレッシュ方法によれば、フラッシ
ュディスクカードがホスト装置に装着（挿入）されるた
びに、該ホスト装置内のＣＰＵが、該フラッシュディス
クカード内のフラッシュメモリの書き込みデータの内容
を、通常の読み出し電圧よりも高い電源電圧で読み出
す。ここで、ＥＣＣ回路によってエラーの検出及び訂正
が行われたときには、訂正された正しいデータがフラッ
シュメモリに再書き込みされる。このため、フラッシュ
ディスクカードの長時間放置等により、フラッシュメモ
リ（トランジスタ）にフローティングゲートからの注入
電子のリークが生じていても、該フラッシュメモリがリ
フレッシュされ、フラッシュディスクカードのデータ保
持特性ないしはデータの信頼性が高められる。また、こ
のリフレッシュ方法によれば、毎回のデータの読み出し
のたびにチェック処理ないしはリフレッシュ処理が行わ
れるわけではないので、データの読み出し速度が低下し
ない。さらに、異なる読み出し電圧を生成する回路ある
いは読み出しデータを比較する回路を個々の半導体メモ
リ素子毎に設ける必要はないので、該フラッシュディス
クカードのコストが低減される。
【００１２】このリフレッシュ方法においては、フラッ
シュディスクカードがホスト装置に装着されたときに、
該ホスト装置内に設けられているＣＰＵでもって、該フ
ラッシュディスクカードの今回の不使用期間が所定の許
容期間を超えているか否かを判定し、不使用期間が許容
期間を超えているときにのみ、フラッシュメモリ内のデ
ータの読み出しと再書き込みとを行うようにしてもよ
い。なお、フラッシュディスクカードの今回の不使用期
間は、フラッシュディスクカードが前回ホスト装置に装
着された時点から今回該ホスト装置に装着された時点ま
での経過時間を、ホスト装置内に設けられているリアル
タイムクロック回路で計測することによって検出するの
が好ましい。この場合、フラッシュディスクカードが所
定の許容期間を超えて不使用状態で放置された場合にの
み、フラッシュメモリの正誤確認動作ないしはリフレッ
シュ動作が実施されるので、必要以上にないしは過剰に
チェック処理ないしはリフレッシュ処理が行われるのが
防止される。
【００１３】
【発明の実施の形態】
実施の形態１．以下、本発明の実施の形態１を添付の図
面を参照しつつ説明する。図１は、本発明にかかるチェ
ック処理ないしはリフレッシュ処理が行われる１つのフ
ラッシュディスクカードの機能ブロック図である。図１
に示すように、外部記憶装置の１つであるフラッシュデ
ィスクカード１は、必要に応じて随時に、情報処理装置
であるホスト装置２に装着（挿入）されることができる
ようになっている。ここで、フラッシュディスクカード
１は、該フラッシュディスクカード１を制御するための
フラッシュディスク制御回路３と、電気的操作によるデ
ータの書き込み及び消去が可能な不揮発性メモリの１つ
であるフラッシュメモリ４とを備えている。そして、フ
ラッシュディスク制御回路３は、フラッシュディスクカ
ード１をホスト装置２に接続するためのホストインター
フェース回路５と、ワンチップタイプのマイクロコンピ
ュータからなるＭＰＵ６（マイクロプロセッサユニッ
ト）と、セクタバッファ７と、フラッシュメモリ４を制
御するためのフラッシュメモリ制御回路８と、論理／物
理セクタアドレス変換回路９と、バス制御回路１０と、
フラッシュメモリ４に書き込まれているデータが読み出
されたときあるいはフラッシュメモリ４にデータを書き
込むときに該データに対してエラーの検出及び訂正を行
うＥＣＣ回路１１（エラー検出訂正回路）と、これらの
各要素を互いに電気的に接続する配線（バス）とで構成
されている。ここで、フラッシュディスク制御回路３を
構成するこれらの各要素は、１つのＩＣ（集積回路）に
集積可能である。
【００１４】なお、フラッシュディスクカード１とホス
ト装置２との間のインタフェースの電気的仕様及び物理
的仕様は、ＪＥＩＤＡ（社団法人日本電子工業振興協
会）及びＰＣＭＣＩＡ（Personal Computer Memory Car
d International Association)の２つの団体によって、
ＰＣ Card ATA Specification として標準化されてお
り、したがって一般によく知られているのでその詳細な
説明は省略する。
【００１５】電源（図示せず）からフラッシュディスク
カード１に電力が供給されると（パワーオン）、ＭＰＵ
６はまずフラッシュディスクカード１内の各回路ないし
はプログラムの初期化処理（パワーオンリセット後カー
ド内各回路の初期化）を行う。なお、このような初期化
処理は、パワーオン後においてフラッシュディスクカー
ド１がリセットされたときにも実施される。そして、こ
のフラッシュディスクカード１では、ＭＰＵ６は、フラ
ッシュメモリ４の初期化処理の一環として、フラッシュ
メモリ４に書き込まれている全データの読み出しを行
う。かくして、フラッシュメモリ４のメモリセルを構成
するメモリトランジスタのフローティングゲート（図示
せず）から注入電子のリークが生じている場合は、該メ
モリトランジスタのしきい値が低下するので、反転デー
タが読み出される。その結果、ＥＣＣ回路１１により読
み出しエラーが検出され、ＭＰＵ６は当該セクタのデー
タにフローティングゲートからの注入電子のリークが発
生しているものと判断し、当該セクタに訂正されたデー
タの再書き込みを行う。
【００１６】このように、この実施の形態１では、フラ
ッシュディスクカード１に電力が供給されるたびに、該
フラッシュディスクカード１内のＭＰＵ６が、該フラッ
シュディスクカード１内の全フラッシュメモリ４に書き
込まれている全データの内容を読み出し、ＥＣＣエラー
が発生した場合には、フラッシュメモリ４に対して、訂
正された正しいデータの再書き込みを行う。このため、
フラッシュディスクカード１の長時間放置等によりフラ
ッシュメモリ４（メモリトランジスタ）にフローティン
グゲートからの注入電子のリークが生じていても、該フ
ラッシュメモリ４（メモリトランジスタ）のリフレッシ
ュ処理が可能となり、フラッシュディスクカード１のデ
ータ保持特性の向上（延長）ないしは該データの信頼性
の向上が可能となるといった効果が得られる。
【００１７】なお、実施の形態１では、フラッシュディ
スクカード１への電力供給後の初期化処理の一部として
の全書き込みデータの読み出しを、フラッシュディスク
カード１内のＭＰＵ６で行うようにしているが、かかる
読み出し処理をホスト装置２により行うようにしても同
等の効果が得られる。また、実施の形態１では、フラッ
シュディスクカード１への電力供給後の初期化処理の一
部としてリフレッシュ動作を行うようにしているが、こ
れに代えて、ホスト装置２から出力されるリフレッシュ
コマンドに応答して随時リフレッシュを行うようにすれ
ば、ユーザが必要とするときに適宜リフレッシュ処理を
行うことが可能となる。
【００１８】実施の形態２．以下、本発明の実施の形態
２を添付の図面を参照しつつ説明する。図２は、本発明
にかかるリフレッシュ操作が行われるもう１つのフラッ
シュディスクカードの機能ブロック図である。なお、説
明の重複を避けるため、図２中においては、図１に示す
実施の形態１と同様の構成要素については図１の場合と
同一の参照番号を付し、その説明を省略する。図２に示
すように、実施の形態２においては、フラッシュディス
クカード１にフラッシュメモリ用電源回路１２が設けら
れている。
【００１９】かくして、この実施の形態２では、電源
（図示せず）からフラッシュディスクカード１に電力が
供給されると、ＭＰＵ６は、まずフラッシュディスクカ
ード１内の各回路ないしはプログラムの初期化処理（パ
ワーオンリセット後カード内各回路の初期化）を行う。
この実施の形態２にかかるフラッシュディスクカード１
では、フラッシュメモリ４の初期化処理の一環としての
全書き込みデータの読み出しを、通常の読み出し電圧よ
りも高い電源電圧で行う。この電源電圧の制御は、ＭＰ
Ｕ６からの指示に基づいて、フラッシュメモリ用電源回
路１２によって行われる。一般に、フラッシュメモリ４
では、読み出し時にコントロールゲートに印加される電
圧は電源電圧に依存する。かくして、通常より高い電源
電圧で読み出すことにより、フローティングゲートから
の注入電子のリークが生じてそのしきい値が低下してい
るメモリトランジスタでは、より確実に反転データが読
み出される。その結果、ＥＣＣ回路１１により読み出し
エラーが検出され、ＭＰＵ６は当該セクタのデータにフ
ローティングゲートからの注入電子のリークが発生した
ものと判断し、当該セクタに訂正されたデータの再書き
込みを行う。
【００２０】このように、実施の形態２では、フラッシ
ュディスクカード１への電源供給のたびに、該フラッシ
ュディスクカード１内のＭＰＵ６が、該フラッシュディ
スクカード１内の全フラッシュメモリ４の全書き込みデ
ータの内容を、通常の読み出し電圧より高い電源電圧で
読み出し、ＥＣＣエラーが発生した場合には、訂正され
た正しいデータの再書き込みを行う。このため、フラッ
シュディスクカード１の長時間放置等により、フローテ
ィングゲートからの注入電子のリークが生じているフラ
ッシュメモリ４（メモリトランジスタ）を、データ反転
が生じる前に発見してこれをリフレッシュ処理すること
が可能となり、フラッシュディスクカード１のデータ保
持特性の向上（延長）ないしはデータの信頼性の向上が
可能となるといった効果が得られる。
【００２１】なお、実施の形態２では、フラッシュディ
スクカード１への電力供給後における初期化処理の一環
としてリフレッシュ動作を行うようにしているが、これ
に代えて、ホスト装置２から出力されるリフレッシュコ
マンドに応答して、随時リフレッシュを行うようにすれ
ば、ユーザが必要とする時に適宜リフレッシュを行うこ
とが可能となる。
【００２２】実施の形態３．以下、本発明の実施の形態
３を添付の図面を参照しつつ説明する。前記の実施の形
態２では、フラッシュディスクカード１への電力供給後
における全フラッシュメモリ４の書き込みデータのチェ
ックを、フラッシュディスクカード１のフラッシュディ
スク制御回路３内のＭＰＵ６により実施するようにして
いるが、実施の形態３ではこれをホスト装置２のＣＰＵ
（中央処理装置）で実施するようにしている。
【００２３】図３は、実施の形態３にかかる、フラッシ
ュディスクカード１と該フラッシュディスクカード１が
装着（挿入）されるホスト装置２のカードインターフェ
ース部とを示す機能ブロック図である。なお、説明の重
複を避けるため、図３中においては、図１又は図２に示
す実施の形態１又は実施の形態２と同様の構成要素につ
いては図１又は図２の場合と同一の参照番号を付し、そ
の説明を省略する。また、図３において、Ａは電源側配
線をあらわし、Ｅはグランド部（アース）をあらわして
いる。図３に示すように、ホスト装置２には、フラッシ
ュディスクカードインターフェース回路１３と、該フラ
ッシュディスクカードインターフェース回路１３等を制
御するためのＣＰＵ１４（中央処理装置）と、フラッシ
ュディスクカード１へ電力を供給する電源回路１５と、
フラッシュディスクカード１用の電源端子１６と、フラ
ッシュディスクカード１用のグランド端子１７とが設け
られている。ここで、電源端子１６及びグランド端子１
７は、それぞれカード内回路の電源（電源側配線Ａ）及
びグランド部Ｅに接続されている。
【００２４】ここにおいて、ＣＰＵ１４は、フラッシュ
ディスクカードインターフェース回路１３からフラッシ
ュディスクカード１が挿入されたことを示す情報を受け
取ると、電源回路１５に通常の電源電圧の供給を指示
し、この後フラッシュディスクカードインターフェース
回路１３を介してフラッシュディスクカード１のコンフ
ィギュレーションを実施する。コンフィギュレーション
完了後、ＣＰＵ１４は電源回路１５に対し通常よりも高
い電源電圧の供給を指示し、フラッシュディスクカード
１のフラッシュメモリ４内の全書き込みデータを読み出
し、ＥＣＣエラーの有無をチェックする。もし、ＥＣＣ
エラーが検出されれば、エラーの生じた論理アドレスに
対し訂正データの再書き込みを行う。
【００２５】このように、実施の形態３では、フラッシ
ュディスクカード１がホスト装置２に装着（挿入）され
るたびに、ホスト装置２内のＣＰＵ１４が、フラッシュ
ディスクカード１のフラッシュメモリ４内の全書き込み
データの内容を、通常の読み出し電圧よりも高い電源電
圧で読み出し、ＥＣＣエラーが発生した場合には、訂正
された正しいデータの再書き込みを行う。これにより、
フラッシュディスクカード１の長時間放置等によるフロ
ーティングゲートからの注入電子のリークが生じている
フラッシュメモリトランジスタのリフレッシュ処理が可
能となり、フラッシュディスクカード１のデータ保持特
性の向上（延長）ないしはデータの信頼性の向上が可能
となるといった効果が得られる。
【００２６】実施の形態４．以下、本発明の実施の形態
４を添付の図面を参照しつつ説明する。前記の実施の形
態２ではフラッシュディスクカード１への電力供給のた
びに、また前記の実施の形態３ではフラッシュディスク
カード１のホスト装置２への装着（挿入）のたびに、フ
ラッシュメモリ４の書き込みデータのチェック処理ない
しはリフレッシュ処理を実施するようにしている。しか
しながら、これらの処理には、いずれも電源電圧の変更
と、フラッシュメモリ４の全書き込みデータの読み出し
動作とが伴われるため、該処理には余分な時間を要す
る。他方、フラッシュメモリ４（メモリトランジスタ）
のフローティングゲートからの注入電子のリーク現象は
経時的なものであるので、その有無の確認は該フラッシ
ュディスクカード１を長時間不使用状態で放置した後で
行うのがとくに有効である。そこで、この実施の形態４
では、フラッシュディスクカード１の長時間放置の有無
を検出し、効率よくリフレッシュ処理（動作）を実施す
るようにしている。
【００２７】図４は、実施の形態４にかかるフラッシュ
ディスクカード１と該フラッシュカード１が装着（挿
入）されるホスト装置２のカードインターフェース部と
を示す機能ブロック図である。なお、説明の重複を避け
るため、図４中においては、図１〜図３に示す実施の形
態１〜実施の形態３と同様の構成要素については図１〜
図３の場合と同一の参照番号を付し、その説明を省略す
る。図４に示すように、ホスト装置２には、リアルタイ
ムクロック回路１８が設けられている。ここで、リアル
タイムクロック回路１８は、ホスト装置２の主電源とは
独立の補助電源１９を有しており、ホスト装置２のＣＰ
Ｕ１４からの要求に応じて、クロック信号（時刻）及び
カレンダーデータを出力する。ホスト装置２のＣＰＵ１
４は、フラッシュディスクカード１の挿入が検出される
たびに、フラッシュディスクカードの初期化処理の最後
にフラッシュディスクカード１内の特定アドレスに書き
込まれているカレンダーデータを読み出し、リアルタイ
ムクロック１８から読み出した現在のカレンダーデータ
と比較する。この比較の結果、両カレンダデータの差
（時間間隔）が所定の期間（既定の日数）よりも大きい
場合にのみ、前記の実施の形態３に示したチェック処理
ないしはリフレッシュ処理を行う。他方、上記の比較の
結果、両カレンダデータの差が上記所定の期間以下の場
合、あるいは前記のチェック処理ないしはリフレッシュ
処理が完了した場合は、特定アドレスのカレンダデータ
を現在の値に更新して初期化処理を終了する。
【００２８】以上のように、実施の形態４では、所定の
期間を超えてフラッシュディスクカード１が不使用状態
で放置された場合にのみ、フラッシュメモリ４のチェッ
ク処理ないしはリフレッシュ処理を実施するようにして
いるので、効率の良いチェック処理ないしはリフレッシ
ュ処理が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるフラッシュデ
ィスクカードの機能ブロック図である。
【図２】 本発明の実施の形態２にかかるフラッシュデ
ィスクカードの機能ブロック図である。
【図３】 本発明の実施の形態３にかかるフラッシュデ
ィスクカード及び該フラッシュディスクカードが装着さ
れるホスト装置のカードインタフェース部の機能ブロッ
ク図である。
【図４】 本発明の実施の形態４にかかるフラッシュデ
ィスクカード及び該フラッシュディスクカードが装着さ
れるホスト装置のカードインタフェース部の機能ブロッ
ク図である。
【符号の説明】
１ フラッシュディスクカード、２ ホスト装置、３
フラッシュディスク制御回路、４ フラッシュメモリ、
５ ホストインタフェース回路、６ ＭＰＵ、７ セク
タバッファ、８ フラッシュメモリ制御回路、９ 論理
／物理セクタアドレス変換回路、１０ バス制御回路、
１１ ＥＣＣ回路、１２ フラッシュメモリ用電源回
路、１３ フラッシュディスクカードインタフェース回
路、１４ＣＰＵ、１５ 電源回路、１６ 電源端子、１
７ グランド端子、１８ リアルタイムクロック回路、
１９ 補助電源、Ａ 電源側配線、Ｅ グランド部。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 電気的操作によるデータの書き込みが可
    能なフラッシュメモリと、上記フラッシュメモリに書き
    込まれているデータが読み出されたときには該データに
    対してエラーの検出及び訂正を行うエラー検出訂正回路
    とが設けられているフラッシュディスクカードにおける
    フラッシュメモリデータのリフレッシュ方法であって、 電源から上記フラッシュディスクカードに電力が供給さ
    れた後において該フラッシュディスクカードの初期化処
    理を行う際に、該初期化処理の一環として、上記フラッ
    シュディスクカード内に設けられているマイクロプロセ
    ッサユニットで上記フラッシュメモリに書き込まれてい
    る全データを読み出し、 読み出された上記データに対して、上記エラー検出訂正
    回路によってエラーの検出及び訂正が行われたときに
    は、訂正されたデータを上記マイクロプロセッサユニッ
    トで上記フラッシュメモリに再書き込みすることを特徴
    とするフラッシュディスクカードにおけるフラッシュメ
    モリデータのリフレッシュ方法。
  2. 【請求項２】 上記のフラッシュディスクカードの初期
    化処理を、通常の電源電圧よりも高い電圧で行うことを
    特徴とする、請求項１に記載されたフラッシュディスク
    カードにおけるフラッシュメモリデータのリフレッシュ
    方法。
  3. 【請求項３】 電気的操作によるデータの書き込みが可
    能なフラッシュメモリと、上記フラッシュメモリに書き
    込まれているデータが読み出されたときには該データに
    対してエラーの検出及び訂正を行うエラー検出訂正回路
    とが設けられる一方、随時にホスト装置に装着されるこ
    とができるようになっているフラッシュディスクカード
    におけるフラッシュメモリデータのリフレッシュ方法で
    あって、 上記フラッシュディスクカードが上記ホスト装置に装着
    された後、該ホスト装置内に設けられている中央処理装
    置でもって、通常の電源電圧よりも高い電圧で上記フラ
    ッシュメモリに書き込まれている全データを読み出し、 読み出された上記データに対して、上記エラー検出訂正
    回路によってエラーの検出及び訂正が行われたときに
    は、訂正されたデータを上記中央処理装置で上記フラッ
    シュメモリに再書き込みすることを特徴とするフラッシ
    ュディスクカードにおけるフラッシュメモリデータのリ
    フレッシュ方法。
  4. 【請求項４】 電気的操作によるデータの書き込みが可
    能なフラッシュメモリと、上記フラッシュメモリに書き
    込まれているデータが読み出されたときには該データに
    対してエラーの検出及び訂正を行うエラー検出訂正回路
    とが設けられる一方、随時にホスト装置に装着されるこ
    とができるようになっているフラッシュディスクカード
    におけるフラッシュメモリデータのリフレッシュ方法で
    あって、 上記フラッシュディスクカードが上記ホスト装置に装着
    されたときに、該ホスト装置内に設けられている中央処
    理装置でもって、該フラッシュディスクカードの今回の
    不使用期間が所定の許容期間を超えているか否かを判定
    し、 上記不使用期間が上記許容期間を超えているときには、
    上記中央処理装置でもって、通常の電源電圧よりも高い
    電圧で上記フラッシュメモリに書き込まれている全デー
    タを読み出し、 読み出された上記データに対して、上記エラー検出訂正
    回路によってエラーの検出及び訂正が行われたときに
    は、訂正されたデータを上記中央処理装置で上記フラッ
    シュメモリに再書き込みすることを特徴とするフラッシ
    ュディスクカードにおけるフラッシュメモリデータのリ
    フレッシュ方法。
  5. 【請求項５】 上記フラッシュディスクカードが前回上
    記ホスト装置に装着された時点から今回該ホスト装置に
    装着された時点までの経過時間を、上記ホスト装置内に
    設けられているリアルタイムクロック回路で計測するこ
    とによって上記のフラッシュディスクカードの今回の不
    使用期間を検出することを特徴とする、請求項４に記載
    されたフラッシュディスクカードにおけるフラッシュメ
    モリデータのリフレッシュ方法。
JP1097096A 1996-01-25 1996-01-25 フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法 Pending JPH09204367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1097096A JPH09204367A (ja) 1996-01-25 1996-01-25 フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
US08/675,290 US5732092A (en) 1996-01-25 1996-07-01 Method of refreshing flash memory data in flash disk card
DE19629888A DE19629888A1 (de) 1996-01-25 1996-07-24 Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1097096A JPH09204367A (ja) 1996-01-25 1996-01-25 フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Publications (1)

Publication Number Publication Date
JPH09204367A true JPH09204367A (ja) 1997-08-05

Family

ID=11765027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1097096A Pending JPH09204367A (ja) 1996-01-25 1996-01-25 フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Country Status (3)

Country Link
US (1) US5732092A (ja)
JP (1) JPH09204367A (ja)
DE (1) DE19629888A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310916A (ja) * 2007-09-03 2007-11-29 Renesas Technology Corp メモリカード
JP2008192267A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc ビットエラーの予防方法、情報処理装置
JP2009140564A (ja) * 2007-12-06 2009-06-25 Toshiba Corp Ｎａｎｄ型フラッシュメモリおよびメモリシステム
JP2011018371A (ja) * 2010-10-08 2011-01-27 Renesas Electronics Corp メモリ記憶装置
WO2011013351A1 (ja) * 2009-07-30 2011-02-03 パナソニック株式会社 アクセス装置およびメモリコントローラ
US8219882B2 (en) 2001-08-09 2012-07-10 Renesas Electronics Corporation Memory card and memory controller
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー， インク． 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
JP2013200919A (ja) * 2012-03-26 2013-10-03 Buffalo Inc 不揮発性半導体メモリ装置、及び、その制御方法
US8839071B2 (en) 2007-12-20 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor memory devices that are configured to analyze read failures and related methods of operating such devices
WO2014147735A1 (ja) * 2013-03-19 2014-09-25 株式会社日立製作所 記憶装置および記憶装置制御方法
JP2014525634A (ja) * 2011-08-31 2014-09-29 マイクロン テクノロジー， インク． メモリリフレッシュ法および装置
US9983809B2 (en) 2013-10-29 2018-05-29 Denso Corporation Data-refresh apparatus

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255489A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロコンピュータ
US6148354A (en) 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
US6405278B1 (en) * 1999-05-20 2002-06-11 Hewlett-Packard Company Method for enabling flash memory storage products for wireless communication
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
JP4404625B2 (ja) * 2003-12-25 2010-01-27 パナソニック株式会社 情報処理装置および該装置用のｒｏｍイメージ生成装置
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7506236B2 (en) * 2004-05-28 2009-03-17 International Business Machines Corporation Techniques for operating semiconductor devices
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
DE102004059392B4 (de) * 2004-12-09 2015-09-10 Infineon Technologies Ag Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller
JP4679943B2 (ja) * 2005-03-23 2011-05-11 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ データ記憶装置及びその不揮発性メモリ内データ書き換え処理方法
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US20080147963A1 (en) * 2006-12-15 2008-06-19 Accusys. Inc. Disk array device
JP4994112B2 (ja) * 2007-05-22 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびメモリ制御方法
JP4525816B2 (ja) * 2007-09-28 2010-08-18 株式会社デンソー 電子機器及びプログラム
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US7917803B2 (en) * 2008-06-17 2011-03-29 Seagate Technology Llc Data conflict resolution for solid-state memory devices
US8261136B2 (en) * 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
US8694855B1 (en) * 2011-11-02 2014-04-08 Pmc-Sierra Us, Inc. Error correction code technique for improving read stress endurance
US8694849B1 (en) 2011-12-19 2014-04-08 Pmc-Sierra Us, Inc. Shuffler error correction code system and method
US8995302B1 (en) 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US9128858B1 (en) 2013-01-29 2015-09-08 Pmc-Sierra Us, Inc. Apparatus and method for adjusting a correctable raw bit error rate limit in a memory system using strong log-likelihood (LLR) values
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US8990661B1 (en) 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US8935598B1 (en) 2013-03-12 2015-01-13 Pmc-Sierra Us, Inc. System and method for adaptive check node approximation in LDPC decoding
US8984365B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for reduced memory storage in LDPC decoding
US8984376B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for avoiding error mechanisms in layered iterative decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9235467B2 (en) 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method with reference voltage partitioning for low density parity check decoding
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172158A (ja) * 1986-01-24 1987-07-29 松下冷機株式会社 冷凍機用蒸発器
JPS6417300A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Semiconductor storage device
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5504760A (en) * 1991-03-15 1996-04-02 Sandisk Corporation Mixed data encoding EEPROM system
US5475693A (en) * 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
JPH08190796A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8219882B2 (en) 2001-08-09 2012-07-10 Renesas Electronics Corporation Memory card and memory controller
JP2008192267A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc ビットエラーの予防方法、情報処理装置
JP2007310916A (ja) * 2007-09-03 2007-11-29 Renesas Technology Corp メモリカード
JP2009140564A (ja) * 2007-12-06 2009-06-25 Toshiba Corp Ｎａｎｄ型フラッシュメモリおよびメモリシステム
US8839071B2 (en) 2007-12-20 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor memory devices that are configured to analyze read failures and related methods of operating such devices
WO2011013351A1 (ja) * 2009-07-30 2011-02-03 パナソニック株式会社 アクセス装置およびメモリコントローラ
JPWO2011013351A1 (ja) * 2009-07-30 2013-01-07 パナソニック株式会社 アクセス装置およびメモリコントローラ
US9646689B2 (en) 2009-12-02 2017-05-09 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
JP2013513195A (ja) * 2009-12-02 2013-04-18 マイクロン テクノロジー， インク． 不揮発性メモリ用のリフレッシュアーキテクチャおよびアルゴリズム
US10311951B2 (en) 2009-12-02 2019-06-04 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US10074419B2 (en) 2009-12-02 2018-09-11 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
US9070473B2 (en) 2009-12-02 2015-06-30 Micron Technology, Inc. Refresh architecture and algorithm for non-volatile memories
JP2011018371A (ja) * 2010-10-08 2011-01-27 Renesas Electronics Corp メモリ記憶装置
JP2014525634A (ja) * 2011-08-31 2014-09-29 マイクロン テクノロジー， インク． メモリリフレッシュ法および装置
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US10109357B2 (en) 2011-08-31 2018-10-23 Micron Technology, Inc. Memory refresh methods and apparatuses
US10290359B2 (en) 2011-08-31 2019-05-14 Micron Technology, Inc. Memory refresh methods and apparatuses
JP2013200919A (ja) * 2012-03-26 2013-10-03 Buffalo Inc 不揮発性半導体メモリ装置、及び、その制御方法
JP5956675B2 (ja) * 2013-03-19 2016-07-27 株式会社日立製作所 記憶装置および記憶装置制御方法
WO2014147735A1 (ja) * 2013-03-19 2014-09-25 株式会社日立製作所 記憶装置および記憶装置制御方法
US9983809B2 (en) 2013-10-29 2018-05-29 Denso Corporation Data-refresh apparatus

Also Published As

Publication number Publication date
US5732092A (en) 1998-03-24
DE19629888A1 (de) 1997-07-31

Similar Documents

Publication Publication Date Title
JPH09204367A (ja) フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
US5724285A (en) Flash memory PC card capable of refreshing data a predetermined time after the PC card is removed from a host
US6931582B2 (en) Memory card and memory controller
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
US7440337B2 (en) Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data
JP4105819B2 (ja) 記憶装置およびメモリカード
US6216251B1 (en) On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
US10048882B2 (en) Non-volatile memory with LPDRAM
US20050201177A1 (en) Nonvolatile memory apparatus
JP3653248B2 (ja) 外部トリガーによるリーク検出及び修復方法
JP3596989B2 (ja) 半導体記憶装置
JP2007172747A (ja) 不揮発性半導体記憶装置
CN110634520A (zh) 非易失性存储装置、微型计算机和电子设备
JPH11176173A (ja) 不揮発性半導体記憶装置
JPH0831196A (ja) 半導体メモリ
KR20150045642A (ko) 반도체 장치 및 그 동작 방법
JP2001092723A (ja) Ｅｃｃ制御回路及びそれを有するメモリシステム
JPH0963286A (ja) データ書換回路
US9298557B2 (en) Method of booting system having non-volatile memory device with erase checking and calibration mechanism and related memory device
JPH1021693A (ja) 半導体記憶装置
JP2000173275A (ja) 不揮発性メモリ及びメモリシステム
JP2004055098A (ja) 不揮発性メモリの記憶システム
JPH09213913A (ja) 半導体記憶装置、及びデータ処理装置
JPS6047299A (ja) 半導体集積回路
JPH0922598A (ja) 半導体記憶装置の動作制御方法、半導体記憶装置およびこれを用いたマイクロコンピュータ