KR100207926B1 - 펄스폭 계측방법 및 그 장치 - Google Patents

Abstract

본 발명은 MCU내의 타이머 카운터를 전유하는 일 없이, 또 MCU가 다른 처리를 행할 수 있게 MCU를 사용하여 펄스폭의 계측을 행한다.

MCU는 8비트의 SPI(1)와, 시프트 클록 발생회로(2)와, 인터럽트 처리부(3)와, 도시하지 않은 수신 카운터를 구비하여 구성되어 있다. 입력펄스는 SPI(1)와 인터럽트 처리부(3)에 입력된다. SPI(1)는, 외부 인터럽트의 발생을 계기로 시프트 클록 발생회로(2)로부터의 시프트 펄스에 의하여 입력펄스를 샘플링하여 입력펄스의 수신을 행하고, 8회의 샘플링 후, 도시하지 않은 수신카운터를 +로 함과 동시에, 다시 원래대로 되돌아가 입력펄스의 수신을 계속한다. 펄스의 수신 종료 후, 수신카운터의 값과, 펄스의 수신종료시의 SPI의 비트치와 시프트펄스 주기에 의하여 펄스폭이 연산된다.

Description

펄스폭 계측방법 및 그 장치

제1도는 본 발명의 일 실시예에 의한 펄스폭 계측장치의 구성을 나타내는 블록도이고,

제2도는 제1도의 동작을 설명하는 플로우 차트이며,

제3도는 MCU의 소프트웨어 루프 카운터를 사용하는 종래 기술의 방법을 설명하는 도이고,

제4도는 MCU의 타이머 카운터를 사용하는 종래 기술의 방법을 설명하는 도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 시리얼 페리페럴 인터페이스(SPI) 2 : 시프트 클록 발생회로

3 : 터럽트 처리부

본 발명은 펄스폭 계측방법 및 그 장치에 관한 것으로, 특히 통신용의 시리얼 페리페럴 인터페이스(이하, SPI라고 한다)를 구비하는 마이크로 콘프를 유닛(이하, MCU라고 한다)을 사용하는 펄스폭 계측방법 및 그 장치에 관한 것이다.

데이터 전송등의 통신분야에 있어서, 전송되어 오는 데이터 신호의 펄스폭을 계측할 필요가 생기는 경우가 있다. 이와 같은 경우 펄스폭의 계측에 관한 종래 기술로서, MCU의 소프트웨어 루프 카운터를 사용하는 방법, 타이머 카운터를 사용하는 방법등이 알려져 있다. 이하, 도면에 의하여 종래 기술에 의한 펄스폭의 계측방법을 설명한다.

제3도는 MCU의 소프트웨어 루프 카운터를 사용하는 방법을 설명하는 도이다. 제3도에 나타내는 바와 같이 입력펄스는, MCU의 데이터입력단자(D)에 입력된다. MCU는 CPU 등의 처리유닛을 구비하여 구성되어 있고, 내부에 격납되는 소프트웨어에 의하여 MCU의 내부클록을 카운트함으로써 입력되는 펄스의 펄스폭을 계측하고 있다.

즉, MCU는 입력되는 펄스의 레벨을 판단하고, 그 레벨이 변화했을 때(도시예에서는 'H' 레벨로부터 'L' 레벨로 흘드 다운)부터 소프트웨어에 의하여 루프 카운터에 의하여 클록의 카운트를 개시하고, 입력펄스가 원래의 레벨로 복귀했을 패(스타트 업)에 카운트를 정지한다. 그 때의 카운트치로부터 예를들면 그 카운트치에 클록주기를 곱하는 연산을 행하고, 입력펄스의 펄스폭을 계측하고 있다. 이 경우, 카운트의 개시, 종료는 소프트웨어에 의하여 입력펄스의 레벨을 감시하여 행해진다. 이와 같이 펄스폭의 계측은 소프트웨어의 실행속도를 계측하여 행하고 있다. 또, 카운트의 개시는 입력펄스를 인터럽트 단자(INT)에 병렬로 입력하고, 그 인터럽트에 의하여 행하도록 하여도 된다.

제4도는 MCU의 타이머 카운터를 사용하는 방법을 설명하는 도이다. 이 예의 경우에도 입력펄스는 MCU에 데이터 입력단자(D)에 입력된다. 그리고, MCU는 내부에 설치되어 있는 타이머 카운터에 의하여 MCU내에 생성되는 타이머 펄스를 카운트함으로써 입력되는 펄스의 펄스폭을 계측하고 있다.

즉, MCU는 입력되는 펄스의 레벨을 판단하고, 그 레벨이 변화했을 때(도시예에서는 'H' 레벨로부터 'L' 레벨로 홀드 다운) MCU내에 설치되어 있는 타이머 카운터의 값을 읽어내어 유지하여 두고, 입력펄스가 원래의 레벨로 복귀했을 때(스타트업)에 그 때의 타이머 카운터의 값을 얻어내고, 그 값으로부터 상기 유지하여 둔 타이머 카운터의 값을 감산하고, 그 결과치로부터 예를들면 그 결과치에 타이머펄스의 주기를 곱하는 연산을 행하여, 입력펄스의 펄스폭을 계측하고 있다. 이 경우, 카운트치의 독출은, 소프트웨어에 의하여 입력펄스의 레벨을 감시하여 행해진다. 이와 같이 펄스폭의 계측은 MCU내부의 타이머 카운터의 값을 계측하고, 연산함으로써 행하고 있다. 또, 카운트의 개시는 입력펄스를 인터럽트단자(INT에 병렬로 입력하고, 그 인터럽트에 의하여 행하도록 하여도 된다.

상기 제3도에 의하여 설명한 종래 기술은, MCU의 소프트웨어 처리가 펄스폭 계측 중, 펄스폭 계측을 위하녀 전유되어 버려 MCU가 그 사이 다른 소프트웨어 처리를 행할 수 없게 된다고 하는 문제점을 가지고 있다. 그리고, 이와 같은 문제점을 회피하기 위하여 입력펄스의 레벨 판정을 클록주기보다 긴 일정한 주기로 행할수도 있는데, 이 경우 펄스폭 계측의 분해능을 저하시켜 버린다고 하는 문제점을 일으킨다.

또, 이 종래 기술은 MCU의 소프트웨어 처리속도가 늦은 경우, 입력펄스의 펄스폭 계측이 불가능해지는 경우가 있다고 하는 문제점을 가지고 있다.

또한, 상기 제4도에 의하여 설명한 종래 기술은, MCU내에 설치되어 있는 타이머 카운터를 사용하고 있으므로, 제3도에 의하여 설명한 종래 기술과 달리 펄스폭의 계측중에도 MCU가 다른 처리를 행할 수가 있다. 그러나, 이 종래 기술은 펄스폭의 계측을 위하여 타이머 카운터를 전유(專有)하게 되어, 다른 처리를 위하여 타이머 카운터를 사용할 수 없게 된다고 하는 문제점을 가지고 있다. 또, 이 종래 기술은 장시간의 펄스폭을 계측하고자 하기 위해서는 많은 비트의 카운터를 필요로 하고, MCU내에 설치되어 있는 타이머 카운터에서는 펄스폭의 계측이 불가능해지는 경우가 있다고 하는 문제점을 가지고 있다.

본 발명의 목적은 상기 종래 기술의 문제점을 해결하고, MCU내의 타이머 카운터를 전유하는 일 없이, 또 MCU가 다른 처리를 행할 수 있게 MCU를 사용하여 펄스폭의 계측을 행하는 것을 가능하게 한 펄스폭 계측방법 및 그 장치를 제공하는데 있다.

본 발명에 의하면 상기 목적은, 통신용의 시리얼 페리페럴 인터페이스를 구비하는 마이크로 콘트롤 유닛을 사용하는 펄스폭 계측방법에 있어서, 상기 마이크로 콘트를 유닛에 설치된 CPU의 인터럽트 수단과 상기 시리얼 페리페럴 인터페이스를 병렬로 접속하고, 이것에 펄스폭을 계측해야 할 펄스를 입력하고, 이 펄스의 홀드 다운 또는 스타트 업을 상기 인터럽트 수단에 의하여 식별하여 외부 인터럽트를 발생시키고, 상기 외부 인터럽트 발생을 계기로 하여 상기 시리얼 페리페럴 인터페이스(1)는, 입력한 상기 펄스를 시프트 클록에 의하여 샘플링을 개시함과 동시에 펄스의 레벨의 변화에 의하여 샘플링을 종료하며, 또한 샘플링 종료시에 샘플링 수에 시프트 클록의 클록 주기를 승산함으로써 펄스폭을 구하고, 샘플링이 상기 시리얼 페리페럴 인터페이스의 레지스터의 비트를 넘었을 경우에는 반복하여 수신하여 샘플링 수를 가산함으로써 입력펄스의 펄스폭을 계측하는 것으로 달성된다.

또한, 상기 시리얼 페리페럴 인터페이스는, 샘플링 개시후 적어도 8개의 시트 클록에 의한 입력펄스의 샘플링에 의하여 초기상태로 되돌아와 입력펄스의 수신을 계속하고, 입력펄스의 종료시에 인터럽트를 발생하고, 상기 시리얼 페리페럴 인터페이스의 동작을 정지시킨다.

또, 상기 시프트 클록은 CPU클록을 분주하여 생성되고, 그 분주비의 변경에 의하여 계측하는 펄스폭의 분해능을 변경한다.

본 발명에 의하면 상기 목적은 통신용의 시리얼 페리페럴 인터페이스를 구비하는 마이크로 콘트롤 유닛을 사용하는 펄스폭 계측장치에 있어서, 상기 시리얼 페리페럴 인터페이스에 접속하여, 펄스폭을 계측해야할 펄스를 입력하는 펄스 입력부와, 상기 펄스 입력부에, 상기 시리얼 페리페럴 인더페이스와 병렬로 접속하고, 외부 인터럽트를 발생시켜 상기 마이크로 콘트롤 유닛의 CPU에 인터럽트 처리를 행하는 인터럽트 수단과, 상기 인터럽트 수단 내에 설치되고, 상기 펄스 입력부로부터 입력되는 펄스의 홀드 다운 또는 스타트 업을 식별하는 식별수단과, 시프트 클록을 발생하는 시프트 클록 발생회로를 구비하고, 상기 시리얼 페리페럴 인터페이스는, 상기 펄스 입력부로부터 입력하는 입력펄스를 시프트 클록에 의하여 샘플링하여 수신하기 위한 수신수단을 포함하며, 입력펄스의 시프트 클록에 의한 샘플링을 개시함과 동시에 펄스의 레벨의 변화에 의하여 샘플링을 종료하며, 또한 샘플링 종료시에 샘플링 수에 시스트 클록의 주기를 승산하여 펄스폭을 구하고, 샘플링이 상기 시리얼 페리페럴 인터페이스의 레지스터의 비트를 넘었을 경우에 반복하여 수신하여 샘플링 수를 가산함으로써 달성된다.

또, 상기 시리얼 페리페럴 인터페이스는, 샘플링 개시후 적어도 8개의 시프트 클록에 의하여 입력펄스를 샘플링하는 수단과, 상기 시프트 클록에 따라 입력펄스의 종료시에 동작을 정지하는 동작정지수단을 포함하며 이루어진다.

또한, 상기 시프트 클록 발생회로는, CPU클록의 분주비의 변경에 의하여 계측하는 펄스폭의 분해능을 변경하여 시프트 클록을 발생한다.

본 발명은 MCU내에 설치되어 있는 SPI에 의하여 샘플링을 행하여 입력펄스의 펄스폭 계측을 행하고 있으므로, MCU내의 CPU가 그 사이 다른 처리를 계속할 수 있고, 펄스폭 계측용의 타이머 카운터를 필요로 하지 않으므로 펄스폭 계측용의 타이머 카운터를 다른 목적을 위하여 사용할 수 있다.

또한, 본 발명은 샘플링에 의한 처리로서, 소프트웨어 처리를 필요로 하지 않기 때문에 소프트웨어의 처리속도가 늦은 MCU를 사용하는 경우에도 펄스폭 계측의 분해능을 높일 수가 있다.

[실시예]

이하, 본 발명에 의한 펄스폭 계측장치의 일 실시예를 도면에 의거하여 설명한다.

제1도는 본 발명의 일 실시예에 의한 펄스폭 계측장치의 구성을 나타내는 블록도이고, 제2도는 동작을 설명하는 플로우 차트이다.

본 발명에서 사용하는 MCU는 8비트의 시프트 레지스터에 의하여 구성되는 SPI(1)와, COU클록을 분주(分註)하는 시프트 클록 발생회로(2)와, 인터럽트 어리부(3)와, 도시하지 않은 수신 카운터 및 CPU를 구비하여 구성되어 있다. 그리고 펄스폭을 계측하고자 하는 입력펄스는, 데이터 입력단자(D)를 포함하는 펄스 입력부로부터 SPI(1)에 입력된다. 또, 이 입력펄스는 인터럽트 단자(INT)로부터 인터럽트 처리부(3)에도 입력된다.

인터럽트 처리부(3)는 CPU에의 제어신호인 인터럽트 신호를 발생하는 인터럽트 신호 생성부와, 이 인터럽트 신호를 발생시키기 위한 입력펄스의 홀드 다운 또는 스타트 업을 식별하는 식별부를 구비하고 있다.

인터럽트 처리부(3)는 입력펄스의 상태변화에 의하여 외부 인터럽트를 발생하는 것으로, 입력펄스의 홀드 다운 또는 스타트 업, 혹은 그들 양쪽의 어떠한 상태에서 외부 인터럽트를 발생시킬 것인지 미리 설정되고, 그 설정된 조건에 의하여 외부 인터럽트를 발생시킨다. 도시하는 본 발명의 일 실시예에서는, 입력펄스의 L레벨의 폭을 계측하는 것으로 하고, 입력펄스가 흘드 다운일 때, 인터럽트 처리부(3)가 외부 인터럽트를 발생하는 것으로 한다.

SPI(1)는 입력펄스나 클록을 수신하는 수신부와, 입력펄스를 시프트 클록에 의하여 샘플링하는 샘플링 제어부와, 샘플링을 정지시키는 동작 정지부를 구비하고 있다. 그리고 SPI(1)는 상술한 인터럽트 처리부(3)로부터의 외부 인터럽트의 발생을 계기로 시프트 클록 발생획로(2)로부터의 시프트 펄스에 의하여 입력펄스를 샘플링하여 입력펄스의 수신을 행한다. 그리고, 8회의 샘플링 후, 도시하지 않은 수신 카운터를로함과 동시에, 다시 원래대로 되돌아가 입력펄스의 수신을 계속한다. 또, SPI(1)는 데이터의 수신에 의하여 수신 데이터의 레벨에 변화가 생겼을 때, 그 변화를 외부에 대한 인터럽트 신호로써 발생하고, 펄스의 수신을 종료한다.

시프트 클록 발생회로(2)는 도시하지 않은 CPU에 부여되어 있는 CPU클록을 분주하고, SPI(1)의 시프트 클록이 되는 소정의 주기를 가지는 시프트 펄스를 발생하고, 상술한 입력펄스의 수신을 위하여 SPI(1)에 부여한다. 이 경우의 분주비는, 펄스폭 계측의 요구되는 분해능에 의하여 적절히 정해진다.

다음에 제2도에 나타내는 플로우를 참조하여 상술한 본 발명의 일 실시예의 동작을 더욱 상세하게 설명한다.

(1) 외부 인터럽트의 발생이 감시되고, 외부 인터럽트의 발생에 의하여 SPI(1)는 입력펄스의 수신을 개시한다(스텝 21, 22).

(2) 동시에 수신카운터를 초기화하고, SPI(1)가 입력펄스의 8회의 샘플링을 종료했는지의 여부를 체크한다(스텝 23, 24).

(3) 스텝 24의 체크에서 SPI(1)가 입력펄스의 샘플링을 8회 종료하고 있지 않은 경우, 계측해야 할 입력펄스가 종료하고 있는지의 여부를 체크하고, 입력펄스가 종료하고 있지 않은 경우, SPI(1)가 입력펄스의 샘플링을 8회종료까지, 또는 입력펄스가 종료할 때 까지 스텝 24와 당해 스텝 27의 처리를 계속한다(스텝 27).

(4) 스텝 24의 체크에서 SPI(1)가 입력펄스의 샘플링을 8회 종료한 경우, 수신 카운터를로 하고, SPI(1)에 의한 입력펄스의 수신을 재개한다(스텝 25, 26).

(5) 스텝 27의 체크에서 계측해야 할 입력펄스가 종료한 경우, SPI(1)에 의한 입력펄스의 수신을 종료하고, 펄스폭의 연산을 행한다(스텝 28, 29).

스텝 29에 의한 펄스폭의 연산은, (시프트 클록 발생회로(2)로부터의 클록주기8수신카운터의 카운트치)+(시프트 클록 발생회로(2)로부터의 클록주기마지막으로 SPI(1)가 수신한 비트수)로 하여 행하면 되고, 이것에 의하여 입력펄스의 펄스폭을 얻을 수 있다.

상술한 본 발명의 일 실시예는 입력펄스의 종료를 SPI(1)가 판정하여 외부에 대한 인터럽트를 발생하는 것으로 하여 설명하였는데, 본 발명은 인터럽트 처리부(3)에 입력펄스의 홀드 다운 또는 스타트 업이 있을 때, 인터럽트를 발생시키토록 하여 입력펄스의 종료를 판정시키도록 할 수도 있다.

또, 상술한 본 발명의 일 실시예는 SPI(1)가 8비트의 시프트 레지스트에 의하여 구성되어 있는 것으로서 설명하였는데, SPI는 8비트이상의 시프트 레지스트로 구성하여도 된다.

이상 설명한 바와 같이 본 발명에 의하면 MCU내에 설치되어 있는 SPI에 의한 샘플링에 의하여 입력펄스의 펄스폭 계측을 행할 수 있으므로, MCU내의 CPU가 그 사이 다른 처리를 계속할 수 있다. 또, 본 발명에 의하면 펄스폭 계측용의 타이머 카운터를 필요로 하지 않으므로, 펄스폭 계측용의 타이머 카운터를 다른 목적을 위하여 사용할 수 있다.

Claims (6)

1. 통신용의 시리얼 페리페럴 인터페이스(1)를 구비하는 마이크로 콘트롤 유닛을 사용하는 펄스폭 계측방법에 있어서, 상기 마이크로 콘트롤 유닛에 설치된 CPU의 인터럽트 수단과 상기 시리얼 페리페럴 인터페이스(1)를 병렬로 접속하고, 이것에 펄스폭을 계측해야 할 펄스를 입력하고, 이 펄스의 홀드 다운 또는 스타트 업을 상기 인터럽트 수단에 의하여 식별하여 외부 인터컵트를 발생시키고, 상기 외부 인터럽트 발생을 계기로 하여 상기 시리얼 페리페럴 인터페이스(1)는, 입력한 상기 펄스를 시프트 클록에 의하여 샘플링을 개시함과 동시에 펄스의 레벨의 변화에 의하여 샘플링을 종료하며, 또한 샘플링 종료시에 샘플링 수에 시프트 클록의 클록 주기를 승산함으로써 펄스폭을 구하고, 샘플링이 상기 시리얼 페리페럴 인터페이스(1)의 레지스터의 비트를 넘었을 경우에는 반복하여 수신하여 샘플링 수를 가산함으로써 입력펄스의 펄스폭을 계측하는 것을 특징으로 하는 펄스폭 계측방법.
2. 제1항에 있어서, 상기 시리얼 페리페럴 인터페이스(1)는, 샘플링 개시후 적어도 8개의 시프트 클록에 의한 입력펄스의 샘플링에 의하여 초기상태로 되돌아와 입력펄스의 수신을 계속하고, 입력펄스의 종료시에 인터럽트를 발생하고, 상기 시리얼 페리페럴 인터페이스(1)의 동작을 정지시키는 것을 특징으로 하는 펄스폭 계측방법.
3. 제1항 또는 제2항에 있어서, 상기 시프트 클록은, CPU 클록을 분주하여 생성되고, 그 분주비의 변경에 의하여 계측하는 펄스폭의 분해능을 변경시키는 것을 특징으로 하는 펄스폭 계측방법.
4. 통신용의 시리얼 페리페럴 인터페이스(1)를 구비하는 마이크로 콘트롤 유닛을 사용하는 펄스폭 계측장치에 있어서, 상기 시리얼 페리페럴 인터페이스(1)에 접속하여, 펄스폭을 계측해야할 펄스를 입력하는 펄스 입력부(D)와, 상기 펄스 입력부(D)에, 상기 시리얼 페리페럴 인터페이스(1)와 병렬로 접속하고, 외부 인터럽트를 발생시켜 상기 마이크로 콘트를 유닛의 CPU에 인터럽트 처리를 행하는 인터럽트 수단(3)과, 상기 인터럽트 수단(3)내에 설치되고, 상기 펄스 입력부(D)로부터 입력되는 펄스의 홀드 다운 또는 스타트 업을 식별하는 식별수단과, 시프트 클록을 발생하는 시프트 클록 발생회로(2)를 구비하고, 상기 시리얼 페리페럴 인터페이스(1)는, 상기 펄스 입력부(D)로부터 입력되는 입력펄스를 시프트 클록에 의하여 샘플링하여 수신하기 위한 수신수단을 포함하며, 입력펄스의 시프트 클록에 의한 샘플링을 개시함과 동시에 펄스의 레벨의 변화에 의하여 샘플링을 종료하며, 또한 샘플링 종료시에 샘플링 수에 시프트 클록의 주기를 승산하여 펄스폭을 구하고, 샘플링이 상기 시리얼 페리페럴 인터페이스(1)의 레지스터의 비트를 넘었을 경우에 반복하여 수신하여 샘플링 수를 가산하며 입력펄스의 펄스폭을 계측하는 것을 특징으로 하는 펄스폭 계측장치.
5. 제4항에 있어어, 상기 시리얼 페리페럴 인터페이스(1)는, 샘플링 개시후 적어도 8개의 시프트 클록에 의한 입력펄스를 샘플링하는 수단과, 상기 시프트 클록에 따라 입력펄스의 종료시에 동작을 정지하는 동작정지수단을 포함하는 것을 특징으로 하는 펄스폭 계측장치.
6. 제4항에 있어서, 상기 시프트 클록 발생회로(2)는, CPU 클록의 분주비의 변경에 의하여 계측하는 펄스폭의 분해능을 변경하여 시프트 클록을 발생시키는 것을 특징으로 하는 펄스폭 계측장치.