KR940005212B1

KR940005212B1 - 텔렉스 회선제어회로 및 제어방법

Info

Publication number: KR940005212B1
Application number: KR1019890010355A
Authority: KR
Inventors: 이경준; 전용태; 이문우
Original assignee: 한국전기통신공사; 이해욱; 재단법인 한국전자통신연구소; 경상현
Priority date: 1989-07-21
Filing date: 1989-07-21
Publication date: 1994-06-13
Also published as: KR910003971A

Abstract

내용 없음.

Description

텔렉스 회선제어회로 및 제어방법

제1도는 종래의 텔렉스 정보통신기기의 개략적인 연결 구성도.

제2a도는 종래의 회선제어회로의 구성 블럭도.

제2b, 2c도는 종래의 회선제어회로의 데이타 구조도.

제3도는 본 발명에 의한 텔렉스 회선제어회로 구성을 개략적으로 도시한 블럭도.

제4도는 본 발명의 회선제어에 따른 송·수신 데이타 포맷도.

제5도는 송신용 타이머 인터럽트 흐름도.

제6도는 수신용 타이머 인터럽트 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 텔렉스 정보통신기기 2 : 회선접속회로

3 : 회선제어회로 2a : 회선정합부

2b : 회선보호부 2c : 망제어부

3a : 중앙처리부 3b : 메모리부

3c : 타이머부 3d : 병렬입출력부

3e : 내부버스

본 발명은 텔렉스 단말 기능을 수행하는 정보통신기기에 텔렉스 회선 접속을 위한 텔렉스 회선제어회로 및 제어방법에 관한 것이다.

텔렉스 송·수신 신호는 비동기 직렬 통신 방식이나, CCITT ITA NO.2 비동기 5비트 부호이고 데이타 외에 CCITT 권고 U.1의 신호방식에 의한 제어 절차를 수행하여야 하므로 비동기 직렬입출력 통신장치를 이용하여 실현하는데는 많은 어려움이 있다.

제1도 및 제2도를 참조하여 종래의 관련 기술을 설명하면 다음과 같다.

제1도는 종래의 텔렉스 정보통신기기의 개략적인 연결구성도이고, 제2a도는 종래의 회선제어회로의 구성 블럭도이고, 제2b도 및 c는 종래 회선제어회로의 데이타 구조를 도시한 것으로서, b는 상기 제2a도의 S1 데이타 구조이고, c는 상기 제2a도의 S2 데이타 구조이다.

도면에 도시된 바와 같이 종래의 텔렉스 정보통신기기는 그 내부의 회선제어회로로서, 송·수신 데이타 버퍼로 사용되는 메모리와 비동기 직렬 입출력장치를 이용하여 실현하였다(제2a도 참조).

또한, 회선접속회로(2)의 구성으로 상기 텔렉스 정보통신기기의 회선제어회로(3)에 연결되는 회선정합부(2a)와, 상기 회선정합부에 연결되는 회선보호부(2b)와, 상기 텔렉스 정보통신기기, 회선정합부, 회선보호부 및 일반교환 회선에 연결되는 망제어부(2c)로 이루어지는 구성이 제안되어 사용되고 있다.

그리고, 데이타 송·수신시의 텔렉스 신호는 바이트 단위가 아닌 5비트 코드이므로 8비트 중 3비트를 사용하지 않고 5비트 코드만 송수신하는 방법을 사용하고 있다(제2b도 및 c도 참조).

그러나, 이러한 종래의 회선제어신호는 데이타 송·수신시의 극성이 서로 다르고, 신호 방식에 따라 달라지므로 극성 반전 회로 등에 의한 하드웨어의 제어가 필요하였다. 또한 회선접속제어신호는 이 비동기 입출력장치의 비트열의 송·수신신호로 제어하는 방법을 사용하고 있다.

게다가, 종래의 회선제어신호는 송·수신시 직렬 비트열로부터 입출력된 병렬 데이타를 검색하거나 출력해야 하므로, 여러 종류의 신호를 인식 또는 발생하는데 어려움이 있어, 다양한 형태의 신호 방식에 따라 적절히 실현하기가 어렵다는 문제점을 내포하고 있었다.

따라서 본 발명은 상기의 제반 문제점을 해결하기 위해 안출된 것으로서, 신호 방식에 따라 하드웨어의 추가 및 변동 없이 필요에 따라 소프트웨어적으로 제어하여 텔렉스 회선제어를 수행하는 회선제어회로 및 제어방법을 제공하는데 그 목적을 두고 있다.

본 발명은 상기 목적을 달성하기 위하여, 회선접속수단을 통해 일반 공중통신망의 텔렉스 회선에 접속되어 통신하는 텔렉스 정보통신기기의 회선제어회로에 있어서, 텔렉스 신호방식에 따른 제어신호를 송·수신하는 동작과 주기적인 타이머 인터럽트 요구에 따라 해당 송·수신 인터럽트 동작을 구동하여 상기 텔렉스 정보통신기기가 데이타 송·수신을 수행하도록 제어하는 중앙처리수단; 내부버스를 통해 상기 중앙처리수단에 연결되어 있으며, 프로그램과 송·수신할 데이타, 인터럽트 카운터 값, 데이타 송신 비트의 스텍 카운터 값 및 인터럽트 수행에서의 데이타 송수신 제어 명령 내용 등의 파라메타를 저장하는 메모리수단; 내부버스와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 있으며, 소정 주기로 상기 중앙처리수단에 송신 인터럽트를 요구하여 텔렉스 데이타의 송신동작이 구동되도록 하는 송신 인터럽트 발생수단; 내부버스와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 있으며, 상기 송신 인터럽트 발생수단에서 요구되는 인터럽트 주기의 반주기마다 상기 중앙처리수단에 수신 인터럽트를 요구하여 텔렉스 데이타의 수신동작이 구동되도록 하는 수신 인터럽트 발생수단; 및 내부버스를 통해 상기 중앙처리수단 및 메모리수단에 연결되어 있고, 송신 및 수신라인을 통해 외부의 회선접속수단(2)에 연결되어 텔렉스 회선제어를 위한 각종 신호를 입출력하는 병렬입출력수단을 구비하고 있는 텔렉스 회선제어회로를 제공한다.

그리고 본 발명은 상기의 목적을 달성하기 위하여, 상기의 텔렉스 정보통신기기의 회선제어회로를 이용한 텔렉스 회선제어방법에 있어서, 상기 중앙처리수단이 메모리수단의 송신 데이타 버퍼에 데이타 값을 쓰고, 상태 플래그 버퍼를 세트하여 송신 인터럽트 동작을 구동하는 제1단계; 타이머 카운터 값을 증가시키고, 상기 상태 플래그 버퍼의 세트 여부를 판단하는 제2단계; 소정의 점프 테이블에 지정된 해당 루틴으로 점프하여 리턴 어드레스를 스택에 보관하고, 데이타 송신용 인터럽트 카운터 값을 조사하는 제3단계; 송신 데이타의 비트 상태에 따라 해당 비트의 처리에 필요한 루틴으로 점프하는 제4단계; 마크 루틴에서 마크 상태로 출력하고 노오퍼레이션 루틴을 수행하여 스타트 비트를 송신하는 제5단계; 송신할 해당 비트가 1이면 마크 루틴을 수행하고 0이면 스페이스 루틴을 수행하여 5비트의 데이타를 송신하는 제6단계; 및 스페이스 루틴에서 스페이스를 출력하고 노오퍼레이션과 정상 상태 루틴을 수행하여 스탑 비트를 송신하는 제7단계에 의해 텔렉스 송신동작이 이루어지는 텔렉스 회선제어방법을 제공한다.

또한, 본 발명은 상기 목적을 달성하기 위하여, 상기의 텔렉스 정보통신기기의 회선제어회로를 이용한 텔렉스 회선제어방법에 있어서, 수신 인터럽트가 요구되면 타이머 카운터 값을 증가시키고, 리턴 어드레스를 스택에 보관하는 제1단계; 데이타 송신용 인터럽트 카운터 값을 조사하는 제2단계; 상기 데이타 수신용 인터럽트 카운터 값에 의해 어떠한 스탭동작을 해야할 것인가를 소정 점프 테이블에서 검색하여 필요한 루틴으로 점프하는 제3단계; 상기 병렬입출력수단의 해당 비트 상태를 확인하여 변화가 발생하였으면 데이타 수신용 인터럽트 카운터 값을 증가시켜 스타트 비트를 검출하는 제4단계; 상기의 스타트 비트가 검출된 다음, 상기 병렬입출력수단의 해당 비트 상태값을 확인하여 수신 데이타 버퍼를 우측으로 시프트시키면서 총 5비트의 데이타를 수신하는 제5단계; 및 상기 병렬입출력수단의 해당 비트 상태를 확인하여 스탑 비트를 조사하고, 모든 버퍼를 클리어시키는 제6단계의 의해 텔렉스 수신동작이 이루어지는 텔렉스 회선제어방법을 제공한다.

이하, 첨부된 도면을 참고하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.

제3도는 본 발명에 의한 일실시예 텔렉스 회선제어회로 구성을 개략적으로 도시한 블럭도이다.

본 발명의 텔렉스 회선제어회로는 도면에 도시한 바와 같이 중앙처리부(CPU)(3a)와, 내부버스(3e)를 통해 상기 중앙처리부(CPU)에 연결된 메모리부(3b) 및 타이머부(3c)와, 내부버스(3e)를 통해 상기 중앙처리부(CPU)에 연결되고 외부의 회선접속회로에 연결된 병렬입출력부(3d)로 구성되어 있고, 상기 중앙처리부에 의해 수행되는 인터럽트 서비스 루틴에서 상기 병렬입출력부를 제어함으로써 회선제어를 수행하는 것이다.

텔렉스 전송 제어절차로서 CCITT 권고 U.1에서는 A, B, C, 및 D형을 권고하고 있으나, 대한민국에서는 가입자간의 텔렉스 신호 방식으로 A형, 및 B형을 채택하여 사용하고 있다. 따라서 본 발명의 중앙처리부(3a)는 상기 A형 및 B형의 신호방식을 구동할 수 있도록 그 제어절차를 수행하는 것이다.

특히, 본 발명의 가장 큰 특징은 병렬입출력장치를 이용하여 주기적으로 타이머(3c)의 인터럽트에 따라 제5도 및 제6도의 인터럽트 루틴을 수행하여 텔렉스 통신을 수행하는 것인데, 이 모든 제어는 중앙처리부에 의해 수행된다.

상기 중앙처리부(3a)는 공지의 마이크로프로세서로 구성되는 것으로서, 본 발명의 전체적인 동작을 제어하기 위하여 타이머부의 인터럽트 요구에 따라 후술하는 제5도 및 제6도의 인터럽트 서비스 루틴을 수행하며, 상기 인터럽트 루틴 내에서 텔렉스 데이타 송·수신 동작을 제어하고, 병렬입출력부(3d)를 엑세스하며 타이머(3c)를 이용해 해당 비트에 입출력하여 텔렉스 호 접속 신호 발생 및 검출을 수행하고, 데이타를 목적에 따라 처리하는 기능을 수행한다.

타이머부(3c)는 상기 중앙처리부(3a)에 채용된 마이크로프로세서의 특성에 따라 마이크로프로세서 내부의 타이머를 이용할 수도 있고, 공지의 Z80 CTC, MC68901 등의 주변 타이머회로를 이용하여 구성할 수 있다. 그리고 이는 상기 중앙처리장치로 일정한 주기로 인터럽트를 요구하여(제4도 참조) 상기 중앙처리장치가 후술하는 제5도 및 제6도의 인터럽트 서비스 루틴을 수행하도록 한다. 본 발명의 바람직한 실시예에서는 상기 타이머를 수신용 타이머와 송신용 타이머로 구분되게 할당하여 구성하였다.

본 발명의 일실시예에서 채용된 텔렉스 전송 속도는 50bps로 비트 간격은 20msec이다. 그리고 인터럽트 간격은 송신용은 20msec×1/N, 수신용은 20msec×1/2N으로 동작하도록 한다. 따라서 N=2일 때 각각 10msec, 5msec 간격으로 타이머부에서 인터럽트를 요구하며(제4도 참조), 이 요구에 따라 상기 중앙처리부는 송·수신용 인터럽트 서비스 루틴을 수행하는 것이다. 이러한 주기적인 타이머의 인터럽트는 텔렉스 호 접속신호 및 검출에서 신호의 지연시간을 결정하는데에 사용된다.

상기 본 발명의 바람직한 실시예에서 수신 인터럽트를 발생시켜 주는 타이머의 인터럽트 발생주기를 5msec로 하고 있는 이유는 수신 데이타 및 신호제어 절차상의 텔렉스 신호를 비교적 정확하게 판별하기 위함이다.

그리고, 상기 송신 타이머의 주기는 전송속도(50bps)에 따라 설정되는 것으로서, 매 인터럽트 발생시 한 비트의 텔렉스 데이타를 송신하기 위하여 결정된 것이다.

또한, 본 발명에서는 상기 타이머부(3c)의 인터럽트를 이용하여 텔렉스 신호방식에 따른 신호를 해석함으로써, 비정상적인 상태 발생시에는 타임아웃(Time Out)을 이용하여 회선을 복구한다.

상기 메모리부(3b)는 프로그램 메모리로 사용되는 일반적인 용도 외에 본 발명에서는 파라메타 버퍼로 사용되는 특징을 갖는다. 따라서, 상기 중앙처리부(3a)가 송·수신할 데이타 및 인터럽트 카운터 값과, 데이타 송신 비트의 스택 카운터 값 및 인터럽트 루틴에서의 데이타 송·수신할 제어명령등을 일시 저장하는 버퍼들을 필요로 한다. 그리하여 본 발명의 바람직한 일실시예에서는 상기 메모리부(3b)에 송·수신 타이머용 버퍼와, 실제 전송될 데이타 및 수신 데이타 저장용 버퍼와, 송·수신 명령을 지시하기 위한 버퍼를 각각 할당하여 구비시켰다.

병렬입출력부(3d)는 병렬 데이타 입출력기능을 갖는 공지의 Z80 PIO 또는 MC68901 등과 같은 LSI 칩으로 구성되는데, 이들은 그 제어방식을 프로그램에 의해 지정할 수 있도록 되어 있는 것이다. 본 발명에서는 그 기능을 원활하게 수행하기 위하여, 선택된 중앙처리부(3a)의 내부버스 방식에 따라 상호 연결하여 구성하였다.

그리고, 본 발명의 텔렉스 회선제어에 따른 송·수신에 사용된 데이타 포맷 및 타이머 인터럽트 간격을 제4도에 도시하였다. 도면은 도시한 바와 같이 본 발명에서의 바람직한 타이머 인터럽트 간격으로서 송신용은 20msec×1/N, 수신용은 20msec×1/2N으로 동작하도록 함에 따라, N=2인 경우를 예로 들면 도면에 도시된 바와 같이 각각 10msec, 5msec 간격으로 중앙처리부(3a)의 마이크로프로세서로 인터럽트를 요구하는 것이다. 그러면 상기 중앙처리부는 이 요구에 따라 송·수신용 인터럽트 서비스 루틴(제5도 및 제6도의 설명 참조)을 수행한다.

상기한 바와 같이 구성된 본 발명의 텔렉스 회선제어회로는 기존의 직렬 비동기 통신장치를 이용한 방식과는 달리, 병렬입출력회로(3d)를 채용하고 타이머부(3c)를 통한 주기적인 인터럽트를 이용하여 중앙처리부(3a)가 해당 서비스 루틴을 수행하도록 함으로써 다양한 텔렉스 회선제어방식에 융통성 있게 적용되어 소프트웨어적으로 회선제어를 수행할 수 있도록 하는 것이다.

이제, 제5도 및 6도를 참조하여 상기의 회선제어 수행과정을 상세히 설명하기로 한다.

제5도는 본 발명에 의한 송신용 타이머 인터럽트 흐름도이고, 제6도는 본 발명에 의한 수신용 타이머 인터럽트 흐름도이다.

이와 같은 본 발명의 인터럽트 루틴은, 특정의 텔렉스 호 접속 신호 방식에 필요한 제어신호를 발생시키는데에 필요한 타이머 카운터 값 증가 동작과, 데이타 송신에 필요한 동작을 수행하는 것이다.

먼저, 데이타 송신 동작을 살펴보면 중앙처리부(3a)가 메모리부(3b)에 존재하는 송신 데이타 버퍼에 데이타 값을 쓰고(write), 송신 개시를 요구하는 상태 플래그 버퍼를 세트하면 본 발명의 송신 인터럽트 루틴에서 이를 검출하여 송신 동작을 수행하는 것이다. 상기한 바와 같이 본 발명의 바람직한 일실시예에서의 송신용 인터럽트 주기는 10msec이므로 15번의 인터럽트 서비스 루틴 동작에 의해 1개의 코드 정보가 송신된다.

이와 같이 송신용 인터럽트는 10msec 주기마다 발생되는데 송신할 데이타가 없으면 어떠한 동작도 수행하지 않고, 타이머 카운터 값만 증가시킨다(5a). 그리고 나서, 상기 중앙처리부(3a)가 송신 데이타가 있음을 나타내는 버퍼를 세트시켰는지의 여부를 판단하여(5b) 송신할 데이타가 있는 것으로 판단되었으면, 송신 인터럽트 서비스 루틴에서 데이타 송신동작을 시작한다(5b). 여기에서 상기 인터럽트 루틴내의 송신 동작은 점프 테이블에 있는 해당 루틴으로 점프하므로서 리턴 어드레스를 스택에 보관하고(5c), 데이타 송신용 인터럽트 카운터 값을 조사하는데 송신 데이타의 비트 상태에 따라 해당 비트 제어를 위해 각 제어 종류별로 나누고, 동작 비트 상태를 결정하기 위해 인터럽트를 카운터한다(5d).

참고적으로 상기의 본 발명에서 사용된 점프 테이블은 다음의 표 1과 같다.

[표 1]

그리고 나서, 상기 점프 테이블에서의 데이타 중 해당 비트 동작에 필요한 루틴으로 점프하여 해당 동작을 수행하게 되는데(5e), 이를 상세히 설명하면 스타트 비트는 마크 루틴(5g,5l)에서 마크 상태로 출력하고, 노오퍼레이션 루틴(5i)을 수행함으로써 1비트를 송신한다. 스탑 비트는 스페이스 루틴(5f,5k)에서 스페이스를 출력하고, 노오퍼레이션(5l)과 정상 상태 루틴(5j,5n)을 수행함으로써 1.5비트를 송신한다. 데이타 비트는 송신할 해당 비트가 1이면 마크 루틴을, 0이면 스페이스 루틴을 수행하여 5비트의 데이타를 송신하여(5h,5m) 본 발명의 텔렉스 송신을 수행하는 것이다.

반면에, 데이타 수신 동작을 살펴보면 다음과 같다.

상기 중앙처리부(3a)는 소정시간(본 발명의 바람직한 실시예에서는 5msec마다 인터럽트 요구됨) 간격으로 수신 인터럽트 루틴에서 스타트 비트를 조사하여(6a 내지 6e) 상기 스타트 비트가 검출되면 데이타 수신 동작을 시작하는 것으로서, 본 발명이 실시예에서는 일단 수신 인터럽트 루틴이 시작되면 타이머 카운터를 증가시키고 나서(6a), 리턴 어드레스를 스택에 보관하고(6b), 데이타 수신용 인터럽트 카운터 값을 조사한다(6c). 그리고 나서 데이타 수신용 인터럽트 카운터 값에 의해 어떠한 스캡동작을 해야할 것인가를 점프 테이블에서 검색하여 필요한 루틴으로 점프하게 되는데(6d), 여기에서 스타트 비트를 조사하는 과정은 상기 병렬입출력부(3d)의 해당 비트 상태가 하이에서 로우로의 변화가 발생했나 확인하여(6e), 변화가 발생하였으면 데이타 수신용 인터럽트 카운터 값을 1증가시킴으로서(6f) 스타트 비트의 검출과정을 수행하는 것이다. 이렇게 하여 상기의 스타트 비트가 검출된 다음에는 연속하여 4번의 비트 수신 상태를 조사하고(6g), 데이타 버퍼를 우측으로 하나씩 시프트시키면서(6j) 데이타를 수신하는 것이다.

이제, 데이타 수신용 인터럽트 카운터 값에 의해 어떠한 스탭동작을 해야할 것인가를 점프 테이블에서 검색하여 필요한 루틴으로 점프함으로써(6d) 데이타를 수신하는 과정을 상세히 설명하면, 계속하여 데이타 수신을 위한 수신 인터럽트가 4번 이상 발생했나 확인한다(6g). 확인결과 4번 미만으로 발생되었으면 상기 병렬입출력부(3d)의 해당 비트 상태값을 확인하고(6h), 해당 비트가 세트되어 있으면 캐리 비트를 세트한다(6i). 그리고 나서 수신 데이타 버퍼를 우측으로 시프트시킨후(6j), 데이타 수신용 인터럽트 카운터 값을 1증가시키고(6k) 리턴되어 총 5비트의 데이타를 수신하는 것이다.

마지막으로 스탑 비트를 조사하는 과정을 살펴보면, 상기 병렬입출력부(3d)의 해당 비트가 마크인가 확인함으로써(6l) 스탑 비트를 조사한다; 상기 확인결과 해당 비트가 마크상태이면 수신 데이타 버퍼를 3번 우측으로 시프트하여 상위 3비트를 클리어 시킨 후(6m), 모든 버퍼를 클리어시키고(6n) 리턴되어 본 발명의 수신 인터럽트 동작을 종료하는 것이다.

상기 본 발명의 수신 인터럽트 수행중의 수신 데이타의 비트 상태에 따라 해당 비트를 제어하기 위해, 각 제어 종류별로 나누어 동작 비트 상태를 결정하기 위해 인터럽트를 카운터하게 되는데, 이에 대한 점프 테이블은 아래의 표 2와 같다.

[표 2]

따라서, 본 발명은 상기와 같이 구성 및 동작함으로써 이용영역이 널리 확대되고 있는 텔렉스 정보통신기기의 신호방식 차이에 따르는 하드웨어의 추가 및 변동을 배제하고, 필요에 따라 소프트웨어적으로만 그 제어방법을 변경하여 텔렉스 회선제어를 효과적으로 수행할 수 있게 하는 매우 유용한 발명이다.

Claims

회선접속수단(2)을 통해 일반 공중통신망의 텔렉스회선에 접속되어 통신하는 텔렉스 정보통신기기의 회선제어회로에 있어서, 텔렉스 신호방식에 따른 제어신호를 송·수신하는 동작과 주기적인 타이머 인터럽트 요구에 따라 해당 송·수신 인터럽트 동작을 구동하여 상기 텔렉스 정보통신기기가 데이타 송·수신을 수행하도록 제어하는 중앙처리수단(3a); 내부버스(3e)를 통해 상기 중앙처리수단에 연결되어 있으며, 프로그램과 송·수신할 데이타, 인터럽트 카운터 값, 데이타 송신 비트의 스텍 카운터 값 및 인터럽트 수행에서의 데이타 송수신 제어 명령 내용 등의 파라메타를 저장하는 메모리수단(3b); 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 있으며, 소정 주기로 상기 중앙처리수단에 송신 인터럽트를 요구하는 텔렉스 데이타의 송신 동작이 구동되도록 하는 송신 인터럽트 발생수단; 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 있으며, 상기 송신 인터럽트 발생수단에서 요구되는 인터럽트 주기의 반주기마다 상기 중앙처리수단에 수신 인터럽트를 요구하여 텔렉스 데이타의 수신동작이 구동되도록 하는 수신 인터럽트 발생수단; 및 내부버스(3e)를 통해 상기 중앙처리수단 및 메모리수단에 연결되어 있고, 송신 및 수신라인을 통해 외부의 회선접속수단(2)에 연결되어 텔렉스 회선제어를 위한 각종 신호를 입출력하는 병렬입출력 수단(3d)을 구비하고 있는 것을 특징으로 하는 텔렉스 회선제어회로.
회선접속수단(2)을 통해 일반 공중통신망의 텔렉스회선에 접속되며, 텔렉스 신호방식에 따른 제어신호를 송·수신하는 동작과 주기적인 타이머 인터럽트 요구에 따라 해당 송·수신 인터럽트 동작을 구동하는 중앙처리수단(3a)과, 내부버스(3e)를 통해 상기 중앙처리수단에 연결되어 있으며, 프로그램과 각종 파라메타를 저장하는 메모리수단(3b)과, 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 소정 주기로 상기 중앙처리수단에 송신 인터럽트를 요구하는 송신 인터럽트 발생수단과, 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 상기 송신 인터럽트 발생수단에서 요구되는 인터럽트 주기의 반주기마다 상기 중앙처리수단에 수신 인터럽트를 요구하는 수신 인터럽트 발생수단과 내부버스(3e)를 통해 상기 중앙처리수단 및 메모리수단에 연결되어 있고, 송신 및 수신라인을 통해 외부의 회선접속수단(2)에 연결되어 텔렉스 회선제어를 위한 각종 신호를 입출력하는 병렬입출력 수단(3d)을 구비하고 있는 텔렉스 정보통신기기의 회선제어회로를 이용한 텔렉스 회선제어방법에 있어서, 상기 중앙처리수단(3a)이 메모리수단(3b)의 송신 데이타 버퍼에 데이타 값을 쓰고, 상태 플래그 버퍼를 세트하여 송신 인터럽트 동작을 구동하는 제1단계; 타이머 카운터 값을 증가시키고(5a), 상기 상태 플래그 버퍼의 세트 여부를 판단하는(5b) 제2단계; 소정의 점프 테이블에 지정된 해당 루틴으로 점프하여 리턴 어드레스를 스택에 보관하고(5c), 데이타 송신용 인터럽트 카운터 값을 조사하는(5b) 제3단계; 송신 데이타의 비트 상태에 따라 해당 비트의 처리에 필요한 루틴으로 점프하는(5e) 제4단계; 마크 루틴(5g,5l)에서 마크 상태로 출력하고 노오퍼레이션 루틴(5i)을 수행하여 스타트 비트를 송신하는 제5단계; 송신할 해당 비트가 1이면 마크 루틴을 수행하고 0이면 스페이스 루틴을 수행하여 5비트의 데이타를 송신하는(5h,5m) 제6단계; 및 스페이스 루틴(5f,5k)에서 스페이스를 출력하고 노오퍼레이션(5l)과 정상 상태 루틴(5j,5n)을 수행하여 스탑 비트를 송신하는 제7단계를 포함하여 텔렉스 송신동작을 수행하는 것을 특징으로 하는 텔렉스 회선제어방법.
회선접속수단(2)을 통해 일반 공중통신망의 텔렉스회선에 접속되며, 텔렉스 신호방식에 따른 제어신호를 송·수신하는 동작과 주기적인 타이머 인터럽트 요구에 따라 해당 송·수신 인터럽트 동작을 구동하는 중앙처리수단(3a)과, 내부버스(3e)를 통해 상기 중앙처리수단에 연결되어 프로그램과 각종 파라메타를 저장하는 메모리수단(3b)과, 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 소정 주기로 상기 중앙처리수단에 송신 인터럽트를 요구하는 송신 인터럽트 발생수단과, 내부버스(3e)와 별도의 인터럽트 요구 라인을 통해 상기 중앙처리수단에 연결되어 상기 송신 인터럽트 발생수단에서 요구되는 인터럽트 주기의 반주기마다 상기 중앙처리수단에 수신 인터럽트를 요구하는 수신 인터럽트 발생수단과, 내부버스(3e)를 통해 상기 중앙처리수단 및 메모리수단에 연결되어 있고 송신 및 수신라인을 통해 외부의 회선접속수단(2)에 연결되어 텔렉스 회선제어를 위한 각종 신호를 입출력하는 병렬입출력수단(3d)을 구비하고 있는 텔렉스 정보통신기기의 회선제어회로를 이용한 텔렉스 회선제어방법에 있어서, 수신 인터럽트가 요구되면 타이머 카운터 값을 증가시키고(6a), 리턴 어드레스를 스택에 보관하는(6b) 제1단계; 데이타 송신용 인터럽트 카운터 값을 조사하는(6c) 제2단계; 상기 데이타 수신용 인터럽트 카운터 값에 의해 어떠한 스탭동작을 해야할 것인가를 소정 점프 테이블에서 검색하여 필요한 루틴으로 점프하는(6d) 제3단계; 상기 병렬입출력수단(3d)의 해당 비트 상태를 확인하여(6e), 변화가 발생하였으면 데이타 수신용 인터럽트 카운터 값을 증가시켜(6f) 스타트 비트를 검출하는 제4단계; 상기의 스타트 비트가 검출된 다음, 상기 병렬입출력수단(3d)의 해당 비트 상태값을 확인하여(6h) 수신데이타 버퍼를 우측으로 시프트시키면서(6j) 총 5비트의 데이타를 수신하는 제5단계; 및 상기 병렬입출력부(3d)의 해당 비트 상태를 확인하여(6l) 스탑 비트를 조사하고, 모든 버퍼를 클리어시키는(6n) 제6단계를 포함하여 텔렉스 수신동작을 수행하는 것을 특징으로 하는 텔렉스 회선제어방법.