JPH04167738A - 調歩同期通信速度検出装置 - Google Patents
調歩同期通信速度検出装置Info
- Publication number
- JPH04167738A JPH04167738A JP90291855A JP29185590A JPH04167738A JP H04167738 A JPH04167738 A JP H04167738A JP 90291855 A JP90291855 A JP 90291855A JP 29185590 A JP29185590 A JP 29185590A JP H04167738 A JPH04167738 A JP H04167738A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- character
- signal
- communication speed
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 230000001360 synchronised effect Effects 0.000 title abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000005070 sampling Methods 0.000 claims description 14
- 230000005856 abnormality Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000003708 edge detection Methods 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は例えばデータ回線終端装置(D CE)で使用
するデータ端末装置(DTE)−DCE間の通信速度を
検出するような時使用する調歩同期通信速度検出装置に
関するものである。
するデータ端末装置(DTE)−DCE間の通信速度を
検出するような時使用する調歩同期通信速度検出装置に
関するものである。
DCEを介するデータ通信において、CCITT勧告V
、25bisンリアル自動起呼手順の拡張コマンドとし
てSETコマンドか設定されている場合かあり、非同期
通信時、DCEはDTEからIA5キャラクタによるr
SET CRJ (CRキャリッジ・リターン)を受
信することにより通信速度の自動検出を行い、以降、検
出速度に従ってDTEに対しコマンドの受信、インディ
ケーションの送信を行う。従って、DCEはDTEより
受信するrsETcRJよる通信速度の検出か必要とな
る。
、25bisンリアル自動起呼手順の拡張コマンドとし
てSETコマンドか設定されている場合かあり、非同期
通信時、DCEはDTEからIA5キャラクタによるr
SET CRJ (CRキャリッジ・リターン)を受
信することにより通信速度の自動検出を行い、以降、検
出速度に従ってDTEに対しコマンドの受信、インディ
ケーションの送信を行う。従って、DCEはDTEより
受信するrsETcRJよる通信速度の検出か必要とな
る。
[従来の技術]
従来、この種の調歩同期通信速度検出装置は。
スペース極性の開始の検出信号を発生させ、中央処理装
置(CPU)が検出信号を検知し、タイマーを起動、ス
ペース極性の終了検出信号発生時にCPUかタイマーを
停止、タイマー値よりソフトウェア的に通信速度を求め
、シリアルインターフェイスLSIを制御し、スペース
極性に引き続いたキャラクタを受信し、これをCPUが
再び取り込み7通信速度自動検出の為のキャラクタ列で
あるかを確認し、再びシリアルインターフェイスLSI
を制御していた。
置(CPU)が検出信号を検知し、タイマーを起動、ス
ペース極性の終了検出信号発生時にCPUかタイマーを
停止、タイマー値よりソフトウェア的に通信速度を求め
、シリアルインターフェイスLSIを制御し、スペース
極性に引き続いたキャラクタを受信し、これをCPUが
再び取り込み7通信速度自動検出の為のキャラクタ列で
あるかを確認し、再びシリアルインターフェイスLSI
を制御していた。
[発明が解決しようとする課題]
上述した従来の調歩同期通信速度検出装置では。
ソフトウェア依存度が高いので、スペース極性の開始時
と終了時とキャラクタ受信時に処理のためのソフトウェ
アがCPUを占有し、CPUで実行されるべき他の処理
の稼動率か悪化する。また。
と終了時とキャラクタ受信時に処理のためのソフトウェ
アがCPUを占有し、CPUで実行されるべき他の処理
の稼動率か悪化する。また。
通信速度か高速になると、スペース極性の終了時に行う
シリアルインタフェースLSIの制御が。
シリアルインタフェースLSIの制御が。
スペース極性に続くキャラクタの受信に間に合わなくな
る場合が生ずるという問題点がある。
る場合が生ずるという問題点がある。
本発明は従来のもののこのような問題点を解決し、調歩
同期通信時、ハードウェアにより受信データより通信速
度の検出を受信キャラクタの確認も含めて実行するため
、ソフトウェアが不要となり、それ故、また、高速な通
信速度であっても通信速度の検出が可能である調歩同期
通信速度検出装置を提供するものである。
同期通信時、ハードウェアにより受信データより通信速
度の検出を受信キャラクタの確認も含めて実行するため
、ソフトウェアが不要となり、それ故、また、高速な通
信速度であっても通信速度の検出が可能である調歩同期
通信速度検出装置を提供するものである。
[課題を解決するための手段]
本発明調歩同期通信速度検出装置は、調歩同期通信時に
受信データがスペース極性である時間をカウントするカ
ウンタと、該カウント値と規定通信速度の1ビット当り
の時間を比較する速度用判定手段と、受信データのスタ
ートビットに同期した各規定通信速度と等しい周波数の
クロックを選択するタロツク切替手段と、受信データを
記憶するシフトレジスタと、該シフトレジスタからの受
信キャラクタと決められたキャラクタを比較するキャラ
クタ用判定手段と、該キャラクタ用判定手段に第1キャ
ラクタから第Nキャラクタのコードを供給するコート発
生手段と、前記クロック切替手段の出力タロツクより受
信キャラクタ数をカウントし、前記コード発生手段に該
キャラクタ数を通知し、受信完了通知信号を発生し、ま
た前記速度用判定手段とキャラクタ用判定手段の異常を
示す信号によって前記カウンタを初期化させる信号を出
力する制御部を含んで構成される。
受信データがスペース極性である時間をカウントするカ
ウンタと、該カウント値と規定通信速度の1ビット当り
の時間を比較する速度用判定手段と、受信データのスタ
ートビットに同期した各規定通信速度と等しい周波数の
クロックを選択するタロツク切替手段と、受信データを
記憶するシフトレジスタと、該シフトレジスタからの受
信キャラクタと決められたキャラクタを比較するキャラ
クタ用判定手段と、該キャラクタ用判定手段に第1キャ
ラクタから第Nキャラクタのコードを供給するコート発
生手段と、前記クロック切替手段の出力タロツクより受
信キャラクタ数をカウントし、前記コード発生手段に該
キャラクタ数を通知し、受信完了通知信号を発生し、ま
た前記速度用判定手段とキャラクタ用判定手段の異常を
示す信号によって前記カウンタを初期化させる信号を出
力する制御部を含んで構成される。
また本発明は、上記の基本的な発明のカウンタの前段に
、受信データの立ち下がりを検出した時点で立ち下がり
検出信号を出力し立ち上がりを検出した時点で立ち上が
り検出信号を出力するエツジ検出装置を配置することを
特徴としている。
、受信データの立ち下がりを検出した時点で立ち下がり
検出信号を出力し立ち上がりを検出した時点で立ち上が
り検出信号を出力するエツジ検出装置を配置することを
特徴としている。
さらに本発明は、前述の基本的な発明に於いて。
速度用判定装置が、速度カウント値と規定通信速度の最
高速値が一致したら速度不適号信号を有効にする第1の
コンパレータと、速度不適号信号によりカウントアツプ
し速度コードを出力する第2のカウンタと、速度コード
が規定値を越えたら速度不適号信号を有効にする第1の
デコーダとからなることを特徴としている。
高速値が一致したら速度不適号信号を有効にする第1の
コンパレータと、速度不適号信号によりカウントアツプ
し速度コードを出力する第2のカウンタと、速度コード
が規定値を越えたら速度不適号信号を有効にする第1の
デコーダとからなることを特徴としている。
さらにまた本発明は、前述の基本発明に於いて。
クロック切替装置が、立ち下がり検出信号に同期してク
ロックを規定通信速度と同じ周波数のクロック群となる
よう分周する分周回路と速度コードに対応したクロック
を選択して受信データのサンプリングクロックとして出
力する第2のマルチプレクサとよりなることを特徴とし
ている。
ロックを規定通信速度と同じ周波数のクロック群となる
よう分周する分周回路と速度コードに対応したクロック
を選択して受信データのサンプリングクロックとして出
力する第2のマルチプレクサとよりなることを特徴とし
ている。
以上に加えて本発明は、前述の基本発明において、制御
部が、サンプリングクロックをカウントする第3のカウ
ンタと、そのカウンタ値がキャラクタ長となったら1キ
ャラクタ終了信号を有効にする第2のデコーダと、該1
キャラクタ受信信号をカウントし、受信済キャラクタ数
信号を出力する第4のカウンタと、キャラクタ不適号信
号を1キャラクタ受信終了直後にサンプルするフリップ
フロップと、該フリップフロップの出力信号と速度不適
合信号との論理和をとりリセット要求信号とに出力し、
各ブロックのリセット入力に供給するゲートと、予定さ
れていたキャラクタ列を受信し終わると、受信完了通知
信号を有効にする第3のデコーダとよりなることを特徴
としている。
部が、サンプリングクロックをカウントする第3のカウ
ンタと、そのカウンタ値がキャラクタ長となったら1キ
ャラクタ終了信号を有効にする第2のデコーダと、該1
キャラクタ受信信号をカウントし、受信済キャラクタ数
信号を出力する第4のカウンタと、キャラクタ不適号信
号を1キャラクタ受信終了直後にサンプルするフリップ
フロップと、該フリップフロップの出力信号と速度不適
合信号との論理和をとりリセット要求信号とに出力し、
各ブロックのリセット入力に供給するゲートと、予定さ
れていたキャラクタ列を受信し終わると、受信完了通知
信号を有効にする第3のデコーダとよりなることを特徴
としている。
[実施例コ
次に本発明について図面を参照して説明する。
第1図は本発明の原理ブロック図を示す。
図中、1は受信データ8がスペース極性である時間を計
るカウンタであり、2は規定通信速度の1ビット当りの
時間とカウンタ1の速度カウント値9とを比較する速度
用判定装置であり、適合範囲内であれば、適合した規定
通信速度を示す速度コード10を出力し、範囲外であれ
ば異常を示す速度不適合信号11を出力する。3は入力
クロック12より受信データ8のスタートビットに同期
した各規定通信速度と等しい周波数のクロックを発生さ
せ、速度カウント値9より適合した規定通信速度に対応
したサンプリングクロック13を選択し出力するクロッ
ク切替装置である。
るカウンタであり、2は規定通信速度の1ビット当りの
時間とカウンタ1の速度カウント値9とを比較する速度
用判定装置であり、適合範囲内であれば、適合した規定
通信速度を示す速度コード10を出力し、範囲外であれ
ば異常を示す速度不適合信号11を出力する。3は入力
クロック12より受信データ8のスタートビットに同期
した各規定通信速度と等しい周波数のクロックを発生さ
せ、速度カウント値9より適合した規定通信速度に対応
したサンプリングクロック13を選択し出力するクロッ
ク切替装置である。
また4はサンプリングクロック13に同期して受信デー
タ8を1キャラクタ分記憶するシフトレジスタ、5は受
信キャラクタ14と予め決められたキャラクタコード1
6とを比較するキャラクタ用判定装置であり、不一致の
場合、異常を示すキャラクタ不適号信号17を発生する
。6はキャラフタ用判定装置5に予め決められた第1キ
ャラクタから第Nキャラクタのキャラクタコード16を
供給するコード発生装置である。
タ8を1キャラクタ分記憶するシフトレジスタ、5は受
信キャラクタ14と予め決められたキャラクタコード1
6とを比較するキャラクタ用判定装置であり、不一致の
場合、異常を示すキャラクタ不適号信号17を発生する
。6はキャラフタ用判定装置5に予め決められた第1キ
ャラクタから第Nキャラクタのキャラクタコード16を
供給するコード発生装置である。
7はサンプリングクロック13により受信キャラクタ数
15をカウントし、トキャラクタ受信毎にキャラクタ用
判定装置5のキャラクタ不適合信号17を監視し、異常
があれば初期化し、かっカウンタ1も初期化要求信号1
8によって初期化し。
15をカウントし、トキャラクタ受信毎にキャラクタ用
判定装置5のキャラクタ不適合信号17を監視し、異常
があれば初期化し、かっカウンタ1も初期化要求信号1
8によって初期化し。
異常が無ければ次に受信すべきキャラクタコードを発生
させるようコード発生装置6に受信キャラクタ数15を
通知し、更に予め決められたキャラクタ列を異常なく受
信した時点で受信完了通知信号19を発生する制御部で
ある。
させるようコード発生装置6に受信キャラクタ数15を
通知し、更に予め決められたキャラクタ列を異常なく受
信した時点で受信完了通知信号19を発生する制御部で
ある。
第2図は本発明の一実施例のブロック図、第3図は第2
図の動作説明図、第4図は第3図中Aで示される部分の
部分詳細図である。尚、第3図。
図の動作説明図、第4図は第3図中Aで示される部分の
部分詳細図である。尚、第3図。
第4図中の左側の符号の数字は第2図中の同じ数字の部
分の波形を示している。
分の波形を示している。
エツジ検出装置21は受信データ41を監視し。
受信データ41の立ち下がりを検出した時点て立ち下が
り検出信号42を出力し、立ち上かりを検出した時点て
立ち上かり検出信号43を出力する。
り検出信号42を出力し、立ち上かりを検出した時点て
立ち上かり検出信号43を出力する。
カウンタ22は初期化後−度たけ、立ち下かり検出信号
42か有効で立ち上かり検出信号43か無効であるとき
、入カクロソク4つによりカウントアツプし速度カウン
ト値44を出力する(第4図中44a参照)。
42か有効で立ち上かり検出信号43か無効であるとき
、入カクロソク4つによりカウントアツプし速度カウン
ト値44を出力する(第4図中44a参照)。
ここて本実施例か対応する規定通信速度を高速から順に
速度A 、 B 、 C[bps]とし、受信デー
タ41から速度A、B、Cと判断すべき1ビット当りの
最短伝送時間を入力クロック49の周波数で割った値を
順に4.12.24とし、各速度の最高速値と呼ぶ。ま
た、速度A、B、Cを意味する速度コードの値を1.2
.3とする。
速度A 、 B 、 C[bps]とし、受信デー
タ41から速度A、B、Cと判断すべき1ビット当りの
最短伝送時間を入力クロック49の周波数で割った値を
順に4.12.24とし、各速度の最高速値と呼ぶ。ま
た、速度A、B、Cを意味する速度コードの値を1.2
.3とする。
第1のマルチプレクサ24は、速度コード47により、
速度コード47か示す速度より一段低速な規定通信速度
の最高速値45が選択されるように入力48に予め設定
しておく (第4図中45a参照)。第1のコンパレー
タ23は速度カウント値44と規定通信速度の最高速値
45が一致したら速度不適号信号46を有効にする。第
2のカウンタ25は速度不適号信号46によりカウント
アツプし速度コート47を出力する(第4図中47a参
照)。第]のデコーダ26は速度コードが3を越えたら
、各ブロックを初期化すべく、速度不適合信号61を有
効にする。
速度コード47か示す速度より一段低速な規定通信速度
の最高速値45が選択されるように入力48に予め設定
しておく (第4図中45a参照)。第1のコンパレー
タ23は速度カウント値44と規定通信速度の最高速値
45が一致したら速度不適号信号46を有効にする。第
2のカウンタ25は速度不適号信号46によりカウント
アツプし速度コート47を出力する(第4図中47a参
照)。第]のデコーダ26は速度コードが3を越えたら
、各ブロックを初期化すべく、速度不適合信号61を有
効にする。
分周回路27は立ち下かり検出信号42に同期してクロ
ック4つを規定速度と同し周波数のクロック群50とな
るよう分周する。検出すべき受信データの速度をB [
bpsコとすると、クロック群50の中には第3図中5
0aのA [Hz]、 50 a ’のB N(Z]
、 50 a’のC[Hzコというクロックが存在
する。第2のマルチプレクサ28は速度コード47に対
応したクロックを選択して受信データのサンプリングク
ロック51として出力する。
ック4つを規定速度と同し周波数のクロック群50とな
るよう分周する。検出すべき受信データの速度をB [
bpsコとすると、クロック群50の中には第3図中5
0aのA [Hz]、 50 a ’のB N(Z]
、 50 a’のC[Hzコというクロックが存在
する。第2のマルチプレクサ28は速度コード47に対
応したクロックを選択して受信データのサンプリングク
ロック51として出力する。
第4図中受信データ41aのスタート極性により速度カ
ウント値44aかカウントアツプする。
ウント値44aかカウントアツプする。
最高速値45aは速度コード47aの初期値旦のため4
である。速度カウント値44aか4となった時点で速度
不適号信号46aが有効となり、速度コード47aが1
カウントアツプし1となる。
である。速度カウント値44aか4となった時点で速度
不適号信号46aが有効となり、速度コード47aが1
カウントアツプし1となる。
また最高速値45aは速度コード47aにより12とな
る。同様に速度カウント値44aが12となった時点て
速度コード47aは2となるが、その後速度カウント値
44aは24未満であるため。
る。同様に速度カウント値44aが12となった時点て
速度コード47aは2となるが、その後速度カウント値
44aは24未満であるため。
速度コード47aは2を保持したままとなる。このため
第3図中サンプリングクロック51aには第2のマルチ
プレクサ28により50a’か選択されて出力される。
第3図中サンプリングクロック51aには第2のマルチ
プレクサ28により50a’か選択されて出力される。
シフトレジスタ29はキャラクタ長と同数のフリップフ
ロップを有し、受信データ41をサンプルし、パラレル
受信データ52を出力する。
ロップを有し、受信データ41をサンプルし、パラレル
受信データ52を出力する。
第3のカウンタ30はサンプリングクロック51をカウ
ントし、そのカウント値53かキャラクタ長となったら
第2のデコーダ31か1キャラクタ終了信号54を有効
にする。第4のカウンタ32は1キャラクタ受信信号5
4をカウントし、受信済キャラクタ数55を出力する(
第3図中55a参照)。
ントし、そのカウント値53かキャラクタ長となったら
第2のデコーダ31か1キャラクタ終了信号54を有効
にする。第4のカウンタ32は1キャラクタ受信信号5
4をカウントし、受信済キャラクタ数55を出力する(
第3図中55a参照)。
受信キャラクタ列の期待値の設定をマルチプレクサ33
の入力57への設定により予め行っておく。マルチプレ
クサ33は受信済キャラクタ数55が示す値により1次
に受信すべきキャラクタコード56を出力する。コンパ
レータ34はパラレル受信データ52とキャラクタコー
ド56が一致したら、キャラクタ不適合信号28を無効
にする(第3図58a参照)。キャラクタ不適合信号5
8はフリップフロップ35により1キャラクタ受信終了
直後にサンプルされ、ゲート37により速度不適合信号
61との論理和をリセット要求信号59として、各ブロ
ックのリセット入力に接続される。異常なくキャラクタ
を受信すると、受信済キャラクタ数55はインクリメン
トされて、予定されていたキャラクタ列を受信し終ると
、デコーダ36により受信完了通知信号60を有効にす
る。
の入力57への設定により予め行っておく。マルチプレ
クサ33は受信済キャラクタ数55が示す値により1次
に受信すべきキャラクタコード56を出力する。コンパ
レータ34はパラレル受信データ52とキャラクタコー
ド56が一致したら、キャラクタ不適合信号28を無効
にする(第3図58a参照)。キャラクタ不適合信号5
8はフリップフロップ35により1キャラクタ受信終了
直後にサンプルされ、ゲート37により速度不適合信号
61との論理和をリセット要求信号59として、各ブロ
ックのリセット入力に接続される。異常なくキャラクタ
を受信すると、受信済キャラクタ数55はインクリメン
トされて、予定されていたキャラクタ列を受信し終ると
、デコーダ36により受信完了通知信号60を有効にす
る。
受信完了信号60が有効になった時の速度コード47が
検出した速度を表わすことになる。
検出した速度を表わすことになる。
[発明の効果]
以上説明したように本発明は、カウンタ、速度用判定手
段、クロック切替手段、シフトレジスタ。
段、クロック切替手段、シフトレジスタ。
キャラクタ用判定手段、コード発生手段、制御部を有す
る回路により調歩同期通信時、受信データより通信速度
の検出を受信キャラクタの確認も含めて実行するため、
ソフトウェアが不要となり。
る回路により調歩同期通信時、受信データより通信速度
の検出を受信キャラクタの確認も含めて実行するため、
ソフトウェアが不要となり。
それ故、また、高速な通信速度であっても通信速度の検
出が可能となる効果がある。
出が可能となる効果がある。
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例のブロック図、第3図は第2図の動作説明図、第
4図は第3図の部分詳細図である。 記号の説明:1・・・カウンタ、2・・・速度用判定装
置、3・・・クロック切替装置、4・・シフトレジスタ
。 5・・・キャラクタ用判定装置、6・・・コード発生装
置。 7・・・制御部、8・・・受信データ、9・・・速度カ
ウント値、10・・・速度コード、11・・速度不適合
信号。 12・・・入力クロック、13・・・サンプリングクロ
ック、14・・受信キャラクタ、15・・受信キャラク
タ数、16−=キャラクタコード、17・・・キャラク
タ不適合信号、18・・・初期化要求信号、19・・・
受信完了通知信号、21・・・エツジ検出装置、22・
・・カウンタ、23・・・第1のコンパレータ、24・
・・第1のマルチプレクサ、25・・第2のカウンタ、
26・・・第1のデコーダ、27・・・分周回路、28
・・・第2のマルチプレクサ、29・・・シフトレジス
タ、30・・・第3のカウンタ、31・・・第2のデコ
ーダ、32・・・第4のカウンタ、33・・・第3のマ
ルチプレクサ、34・・・第2のコンパレータ、35・
・・フリップフロップ、36・・・第3のデコーダ、3
7・・・ゲート。 41・・・受信データ、42・・・立ち下がり検出信号
。 43・・立ち上がり検出信号、44・・・速度カウント
値、45・・・最高速値、46・・・速度不適号信号、
47・・・速度コード、48・・・入力、49・・・入
力クロック。 50・・・クロック群、51・・・サンプリングクロッ
ク。 52・・・パラレル受信データ、53・・・カウント値
。
実施例のブロック図、第3図は第2図の動作説明図、第
4図は第3図の部分詳細図である。 記号の説明:1・・・カウンタ、2・・・速度用判定装
置、3・・・クロック切替装置、4・・シフトレジスタ
。 5・・・キャラクタ用判定装置、6・・・コード発生装
置。 7・・・制御部、8・・・受信データ、9・・・速度カ
ウント値、10・・・速度コード、11・・速度不適合
信号。 12・・・入力クロック、13・・・サンプリングクロ
ック、14・・受信キャラクタ、15・・受信キャラク
タ数、16−=キャラクタコード、17・・・キャラク
タ不適合信号、18・・・初期化要求信号、19・・・
受信完了通知信号、21・・・エツジ検出装置、22・
・・カウンタ、23・・・第1のコンパレータ、24・
・・第1のマルチプレクサ、25・・第2のカウンタ、
26・・・第1のデコーダ、27・・・分周回路、28
・・・第2のマルチプレクサ、29・・・シフトレジス
タ、30・・・第3のカウンタ、31・・・第2のデコ
ーダ、32・・・第4のカウンタ、33・・・第3のマ
ルチプレクサ、34・・・第2のコンパレータ、35・
・・フリップフロップ、36・・・第3のデコーダ、3
7・・・ゲート。 41・・・受信データ、42・・・立ち下がり検出信号
。 43・・立ち上がり検出信号、44・・・速度カウント
値、45・・・最高速値、46・・・速度不適号信号、
47・・・速度コード、48・・・入力、49・・・入
力クロック。 50・・・クロック群、51・・・サンプリングクロッ
ク。 52・・・パラレル受信データ、53・・・カウント値
。
Claims (5)
- (1)調歩同期通信時に受信データがスペース極性であ
る時間をカウントするカウンタと、該カウント値と規定
通信速度の1ビット当りの時間を比較する速度用判定手
段と、受信データのスタートビットに同期した各規定通
信速度と等しい周波数のクロックを選択するクロック切
替手段と、受信データを記憶するシフトレジスタと、該
シフトレジスタからの受信キャラクタと決められたキャ
ラクタを比較するキャラクタ用判定手段と、該キャラク
タ用判定手段に第1キャラクタから第Nキャラクタのコ
ードを供給するコード発生手段と、前記クロック切替手
段の出力クロックより受信キャラクタ数をカウントし、
前記コード発生手段に該キャラクタ数を通知し、受信完
了通知信号を発生し、また前記速度用判定手段とキャラ
クタ用判定手段の異常を示す信号によって前記カウンタ
を初期化させる信号を出力する制御部とを有することを
特徴とする調歩同期通信速度検出装置。 - (2)カウンタの前段に、受信データの立ち下がりを検
出した時点で立ち下がり検出信号を出力し、立ち上がり
を検出した時点で立ち上がり検出信号を出力するエッジ
検出装置を有することを特徴とする、請求項第(1)項
記載の調歩同期通信速度検出装置。 - (3)速度用判定装置が、速度カウント値と規定通信速
度の最高速値が一致したら速度適合信号を有効にする第
1のコンパレータと、速度適合信号によりカウントアッ
プし速度コードを出力する第2のカウンタと、速度コー
ドが規定値を越えたら速度不適号信号を有効にする第1
のデコーダとよりなることを特徴とする、請求項第(1
)項記載の調歩同期通信速度検出装置。 - (4)クロック切替装置が、立ち下がり検出信号に同期
してクロックを規定通信速度と同じ周波数のクロック群
となるよう分周する分周回路と、速度コードに対応した
クロックを選択して受信データのサンプリングクロック
として出力する第2のマルチプレクサとよりなることを
特徴とする、請求項第(1)項記載の調歩同期通信速度
検出装置。 - (5)制御部が、サンプリングクロックをカウントする
第3のカウンタと、そのカウンタ値がキャラクタ長とな
ったら1キャラクタ終了信号を有効にする第2のデコー
ダと、該1キャラクタ受信信号をカウントし、受信済キ
ャラクタ数信号を出力する第4のカウンタと、キャラク
タ不適号信号を1キャラクタ受信終了直後にサンプルす
るフリップフロップと、該フリップフロップの出力信号
と速度不適合信号との論理和をとりリセット要求信号と
に出力し、各ブロックのリセット入力に供給するゲート
と、予定されていたキャラクタ列を受信し終わると、受
信完了通知信号を有効にする第3のデコーダとよりなる
ことを特徴とする、請求項第(1)項記載の調歩同期通
信速度検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP90291855A JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
US07/784,922 US5206888A (en) | 1990-10-31 | 1991-10-30 | Start-stop synchronous communication speed detecting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP90291855A JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04167738A true JPH04167738A (ja) | 1992-06-15 |
Family
ID=17774296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP90291855A Pending JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5206888A (ja) |
JP (1) | JPH04167738A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689534A (en) * | 1992-05-12 | 1997-11-18 | Apple Computer, Inc. | Audio functional unit and system and method for configuring the same |
KR0138973B1 (ko) * | 1992-11-23 | 1998-06-15 | 죤 에이취.무어 | 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 |
DE4308418A1 (de) * | 1993-03-17 | 1994-09-22 | Elsa Gmbh | Bitratenerkennung |
US5802302A (en) * | 1995-06-29 | 1998-09-01 | International Business Machines Corporation | System and method for response time measurement in high speed data transmission networks |
EP0813321A3 (de) * | 1996-06-14 | 2001-05-09 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren und Steuersystem zum Übertragen von Daten |
GB2324688A (en) * | 1997-04-25 | 1998-10-28 | Motorola Ltd | A modem in which bit rate is determined using the width of a start bit |
US6157689A (en) * | 1998-03-16 | 2000-12-05 | Ericsson Inc. | Automatic speed detection for asynchronous serial communications |
US6163586A (en) * | 1998-12-01 | 2000-12-19 | Philips Electronics North America Corp. | Autobaud/autoecho method |
US7382736B2 (en) * | 1999-01-12 | 2008-06-03 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
US6608819B1 (en) | 1999-01-12 | 2003-08-19 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4598375A (en) * | 1983-04-22 | 1986-07-01 | Hagiwara Denki Kabushiki Kaisha | Time measuring circuit |
JPS61105486A (ja) * | 1984-10-30 | 1986-05-23 | Canon Inc | タイマ装置 |
US5010560A (en) * | 1989-01-17 | 1991-04-23 | Marconi Instruments, Inc. | Data logging apparatus |
US4956781A (en) * | 1989-02-15 | 1990-09-11 | Delco Electronics Corporation | Counter driven RAM engine control |
EP0431232A1 (en) * | 1989-12-06 | 1991-06-12 | International Business Machines Corporation | Mechanism for measuring the service times of software and hardware components in complex systems |
-
1990
- 1990-10-31 JP JP90291855A patent/JPH04167738A/ja active Pending
-
1991
- 1991-10-30 US US07/784,922 patent/US5206888A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
CN114416626B (zh) * | 2021-11-22 | 2024-04-12 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Also Published As
Publication number | Publication date |
---|---|
US5206888A (en) | 1993-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2641999B2 (ja) | データ・フォーマット検出回路 | |
US5289474A (en) | Communication network interface testing system | |
JPH04167738A (ja) | 調歩同期通信速度検出装置 | |
US5706029A (en) | Apparatus and method for retrieving data from a joystick | |
JPH0612905B2 (ja) | 通信インターフェイス | |
US5867695A (en) | Method and system for reduced metastability between devices which communicate and operate at different clock frequencies | |
EP0430050A2 (en) | Asynchronous priority select logic | |
JPS62298248A (ja) | ビツト・パタ−ン検出回路 | |
US3571806A (en) | Variable-speed line adapter for synchronous transmissions | |
EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
US5043989A (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
JP2625249B2 (ja) | フレーム検出回路 | |
US5485583A (en) | System for controlling data transfer by setting and decrementing a counter based on the number of error correction bits and transfer bit rate respectively | |
JP3602233B2 (ja) | Atコマンド解析装置 | |
GB2324688A (en) | A modem in which bit rate is determined using the width of a start bit | |
KR930001813B1 (ko) | 포인터 조정 지터 감소용 버스트(Burst) 처리회로 | |
JP2973613B2 (ja) | プログラマブルカウンタ | |
US5684849A (en) | Digital circuit for detecting coincidence of two successive words of incoming serial data and a method thereof | |
JPH07212413A (ja) | 非同期データの受信回路 | |
JPH08274763A (ja) | 遅延時間測定装置 | |
KR0160502B1 (ko) | 통신 포트의 구조 검출 장치 | |
KR940005212B1 (ko) | 텔렉스 회선제어회로 및 제어방법 | |
JP2774318B2 (ja) | 伝送制御信号検出装置およびその制御方法 | |
JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
JP2776355B2 (ja) | キーボードインタフェース回路 |