KR0138973B1 - 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 - Google Patents

클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치

Info

Publication number
KR0138973B1
KR0138973B1 KR1019930024709A KR930024709A KR0138973B1 KR 0138973 B1 KR0138973 B1 KR 0138973B1 KR 1019930024709 A KR1019930024709 A KR 1019930024709A KR 930024709 A KR930024709 A KR 930024709A KR 0138973 B1 KR0138973 B1 KR 0138973B1
Authority
KR
South Korea
Prior art keywords
clock signal
bus
circuit
frequency
information
Prior art date
Application number
KR1019930024709A
Other languages
English (en)
Other versions
KR940012831A (ko
Inventor
다니엘 세푸란 로렌스
Original Assignee
죤 에이취.무어
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 에이취.무어, 모토로라 인코포레이티드 filed Critical 죤 에이취.무어
Publication of KR940012831A publication Critical patent/KR940012831A/ko
Application granted granted Critical
Publication of KR0138973B1 publication Critical patent/KR0138973B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)
  • Transceivers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 회로내의 전력 소비를 최소화시키는 회로 (100; 200; 500) 및 이와 관련된 방법(700)에 관한 것이다.
적어도 2개의 회로 요소(106,112)가 버스(136)에 의해 서로 연결되는데. 이 버스를 통해 회로 요소들(106,112)간에 정보 송신이 이루어진다. 클록 신호 발생기(148)는 적어도 2가지 주파수, 즉 저주파수와 고주파 클록 신호를 교대로 발생시킨다. 정보가 버스(136)상에 송신되지 아니한 경우에는 클록 신호 발생기(148)는 저주파 클록신호를 발생시키고, 이에 따라 회로(100)는 저주파 레벨에서 동작한다. 정보가 버스(136)상에 송신된 경우에는 클록 신호 발생기(148)는 고주파 클록 신호를 발생시키고 , 이에 따라 회로(100)는 고주파 레벨에서 동작한다.
예컨대, 버스(136)상에 송신된 워드(280)의 첫번째 1 비트를 형성하는 시작 비트(284)가 검출되면, 클록 신호 발생기(148)는 클록 신호의 주파수를 증가시킨다.

Description

클록 주파수를 제어하여 전기 회로의 전력 소비를 최소화시키는 장치
제 1도는 전기 회로의 일부를 구성하는 클록 신호 발생기의 클록 주파수와 동작중인 전기 회로의 전력 소비간의 관계를 나타낸 그래프도.
제 2 도는 본 발명의 양호한 실시예에 따른 전기 회로의 간단화된 블럭도.
제 3 도는 제 2도와 유사한, 본 발명의 또 다른 양호한 실시예에 따른 블럭도.
제 4 도는 본발명의 양호한 실시예의 회로 구성 요소들간에 송신된 디지털 워드의 포맷 구성도.
제 5 도는 본 발명의 양호한 실시예의 전기 회로 동작중에 클록 주파수와 정보 송신간의 타이밍 관계와 관련 방법을 나타낸 타이밍도
제 6 도는 제 1도 내지 제 5도 에서 도시된 회로 및 관련 방법을 구비한 본 발명의 양호한 실시예의 무선송수신기의 블럭도.
제 7 도는 본 발명의 양호한 실시예에 방법 스텝을 나타낸 논리 흐름도.
제 8 도는 본 발명의 양호한 실시예의 방법을 구비한 알고리즘 흐름도.
*도면의 주요부분에 대한 부호의 설명
100,200,500 : 전기회로106,206,506 : 제 2회로 요소
112,212,512 : 제 1회로 요소136,236,536 : 버스
148,248,542 : 클록 신호 발생기280 : 디지털 워드
284 : 시작 비트
[배경기술]
본 발명은 일반적으로 클록 신호 발생기를 구비한 전기 회로에 관한 것으로, 보다 구체적으로는 적어도 2주파수 레벨중 어느 레벨에서도 동작가능한 전기 회로 및 그 방법에 관한 것이다.
통신 시스템은 2이상의 위치간에 정보를 송신하며, 통신 채널에 의해 상호 연결된 최소한 1송신기 및 1수신기를 포함한다. 무선 통신 시스템은 그 통신 시스템내의 통신채널이 무선 주파수 채널인 통신 시스템이며, 그 무선 주파수 채널은 통신 스펙트럼 주파수 범위에 설정된다.
무선 통신 시스템의 이루를 구성하는 송신기는그 송신기가 무선 주파수 채널에 송신하기에 적합하도록 정보의 형태를 변환하는 회로를 포함한다. 이와같은 회로는 변조 처리를 행하는 변조 회로를 포함한다. 이러한 변조과정에서, 정보를 송신하고자 할 때, 그 정보는 통상적으로 반송 신호라고 하는 무선 주파수 전자기파에 실리게 되며, 이러한 신호를 통상 변조 신호라고 한다. 또한, 변조 신호는 송신기와 수신기간의 통신 정보를 포함하기 때문에 통신 신호라고도 한다.
무선 통신 시스템에서는 정보 신호를 변조 신호로 변조한후, 그 변조신호를 송신기와 수신기간의 어떤 물리적 상호 접속도 필요없이 원격지로 송신할 수 있어 유리하다.
양방향(two-way) 무선 통신 시스템은 상술한 무선 통신 시스템과 유사하나, 한 장소로의 정보 송신과 그 장소에서의 정보 송신이 가능한 무선 통신 시스템이다. 이와같은 양방향 무선 통신 시스템에서 정보의 양방양 송신이 이루어지는 각장소에서는 송신기와 수신기가 모두 모두 구비되어 있으며, 전형적인 경우에 , 한 장소에 구비된 송신기와 수신기는 무선 송수신기 ,또는 간단히 송수신기라고 하는 유닛으로 이루어진다.
셀룰러 통신 시스템은 양방향 무선 통신 시스템의 한 형태로서, 그 시스템내에서는 셀룰러 통신 시스템의 통신 대상 지역내라면, 어느 장소에 배치된 무선 송수신기라도 그 송수신기와의 통신이 가능하다.
셀룰러 통신 시스템은 고정 설치된 복수의 무선 송수신기를 통신 대상 지역내에 일정한 간격으로 배치한 기지국을 갖고 있으며,이들 기지국은 통상의 유선 전화망에 접속되어 있다. 각 기지국은 통신 대상 지역에서 그 기지국의 근처 지역을 서비스 지역으로 하며, 이들 서비스 지역은 셀(cell)이라 불리운다. 복수의 셀은 복수의 기지국중에서 이들 기지국의 한 기지국에 대응토록 설정된 각 셀로 이루어지며, 이들 셀은 셀룰러 통신 시스템의 서비스 영역(coverage area)을 형성한다. 셀룰러 통신 시스템에서 무선 전화라 불리우는 무선 송수신기는 서비스 영역내 이동가능하며, 기지국을 통해서 통상의 유선 전화망의 이용자와 통신할 수 있다. 무선전화에서 발생된 통신 신호는 기지국에 송신된후, 통상의 유선 전화망을 통해 희망하는 유선 위치로 송신되어 양자간의 통화가 가능하게 되며, 또한 유선 위치에 서서의 통화개시에 따라 무선 전화와의 통화도 가능하다.
무선 전화 구조의 한 형식은 통상 휴대용 무선 전화라고 불리우는데, 그 이유는 이러한 무선 전화 구조가 이용자가 휴대할 수 있을 정도의 크기이기 때문이다. 전형적인 경우, 1개 또는 그 이상의 전지를 갖는 배터리 팩으로 이루어진 휴대용 전원은 휴대용 무선 전화에 부착되어, 휴대용 무선 전화와 함께 휴대할수 있다.이와같은 휴대용 전원은 무선 전화에 적절하게 접속되어 무선 전화의 동작중에 그 무선전화에 전력을 공급한다.
배터리는 유한한 양의 에너지를 축적하므로, 휴대용 무선 전화의 동작은 휴대용 전원의 에너지 축적량에 의해 제한된다. 휴대용 전원에 의한 휴대용 무선 전화의 급전은 전원의 축적된 에너지를 소비시킨다. 휴대용 전원이 방전되면, 무선 전화의 계속되는 동작을 가능하게 하기 위해서는 이와 같은 전원을 교환해야 한다.
휴대용 전원의 에너지 축적용량을 증가시킬수는 있어도, 이와같은 용량 증가는 통상 휴대용 전원의 크기와 무게의 증가를 수반할 수 있다. 그러므로, 이와 같은 휴대용 전원의 에너지 축적 용량의 증가는 휴대용 전화와 이와 함께 운반되는 휴대용 전원으로 구성된 조립품의 휴대성을 저하시키는 결과를 가져온다.
따라서, 휴대용 무선 전화를 동작시키는데 필요한 전력량을 감소시켜 단일 휴대용 전원으로 급전하는 경우에도 휴대용 무선전화의 동작시간이 연장될수 있도록 하기 위한 노력이 이루어져 왔다. 휴대용 무선 전화의 회로 동작 효율을 증가 시키므로써, 무선전화에 그 동작이 가능토록 전력을 공급하기 위해 사용된 전원의 에너지 축적용량을 증가시키지 않고서도 무선 전화의 동작시간을 증가시킬 수가 있다.
이와 같은 무선전화를 동작시키기 위해, 보다 적은 전력량을 요구하면서도 그 무선전화의 동작을 가능케 하는 회로가 있다면, 무선전화의 동작시간을 더욱 증가 시킬수 있다.
따라서 , 본 발명의 이점과 또한 목적이라 할수 있는 것은 이와같은 회로에 의해 그 동작중에 소비되는 전력량을 최소화하는 회로와, 이와 관력된 방법을 제공하는 것이다.
본 발명의 또다른 이점 및 목적이라 할 수 있는 것은 무선 전화의 감소된 평균 전력 레벨에서 그 무선 전화의 동작을 가능케하는 회로를 내장한 무선 전화 구조를 제공하는 것이다.
본 발명은 또 다른 이점과 특징을 갖고, 이들에 관한 상세한 내용은 이하에서 양호한 실시예의 상세한 설명을 참조하므로써 더욱 명확해질 것이다.
본 발명에 따르면, 전기 회로와 관련 방법이 개시된다. 그 전기 회로는 적어도 정보 신호를 발생시키도록 동작하는 제 1회로 요소를 포함한다. 제 2회로 요소는 적어도 정보 신호를 수신하기 위해 동작한다. 버스는 상기 제 1 회로 요소와 제 2 회로 요소를 상호 접속시키고, 이에 따라서 적어도 상기 제 1 회로 요소에 의해 발생된 정보 신호의 송신을 가능케 하며, 동시에 적어도 상기 제 2 회로 요소에 의해 상기 제 1 회로 요소에서 발생된 정보 신호의 수신을 가능케 한다. 클록 신호 발생기는 정보 신호가 버스상에 송신되고 있지 않는 경우에 제 1 레벨 이하의 주파수의 클록 신호를 발생시키고, 또는 정보 신호가 버스상에서 발생될 수 있다라는 지시를 수신한 경우에 제 2레벨 이상의 주파수의 클록 신호를 발생시킨다.
이하에서는 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
많은 전기 회로는 그 일부로서 클록 신호 발생기를 포함한다. 이와 같은 클록 신호 발생기는 주기적인 주파수에서 발진하는 클록 신호를 발생시킨다. 특히, 이들 클록 신호는 이들 클록 신호의 크기가 신호클리핑(clipping)회로등에 의해 제한되거나 ,또는 이들 클록 신호가 디지털 회로에 인가되는 경우 , 종종 펄스 트레인이라 불리운다. 그러므로, 이하에서는 클록 신호와 펄스 트레인이라고 하는 용어를 혼용한다.
클록 신호 발생기에서 발생된 이와 같은 클록 신호로 이루어진 펄스 트레인은 일반적인 경우 전기 회로의 일부를 형성하는 클록 신호 발생기외의 다른 전기 회로의 구성요소에 입력 신호로서 인가된다. 전형적인 경우에는, 이와 같은 펄스 트레인으로 이루어진 입력 신호는 펄스 트레인이 인가되는 구성 요소들의 동작 속도(rate)를 제어하는데 이용된다. 즉, 펄스 트레인이 인가되는 구성요소들은 전형적으로 펄스 트레인의 각 펄스의 상승 엣지(rising edge)또는 하강 엣지(falling edge)의 검출에 응답하는 동작을 실행한다.
따라서, 클록 신호 발생기에서 발생된 클록 신호로 이루어진 펄스 트레인의 주파수가 높아진다면, 그 클록 신호가 인가되는 구성요소들로 이루어진 전기회로의 동작 속도가 높아진다. 대조적으로, 클록 신호 발생기에서 발생된 클록 신호로 이루어진 펄스 트레인의 주파수가 저하된다면, 그 클록 신호가 인가되는 구성요소들로 이루어진 전기회로의 동작 속도가 저하시킨다.
제 1 도는 클록 신호 발생기에서 발생된 클록 신호의 주파수와,그 클록 신호 발생기가 그 일부를 구성하는 전형적인 전기 회로의 동작간에 소비되는 전력과의 관계를 나타낸 그래프이다. 여기서는, 그러한 전기 회로의 동작간에 소비되는 소비 전력을 세로 좌표축(14)에 전기 회로의 클록 신호 발생기에 의해 발생된 클록 신호의 주파수의 함수로서 표시하고 가로 좌표축(18)은 주파수에 관해 표시하였다.
이와같은 관계를 도시한 결과로서 형성된 라인(22)은 전기 회로에 의해 소비되는 전력이 클록 신호 주파수에 정비례함을 보여준다. 따라서, 전기 회로가 보다 높은 주파수에서 동작하는 경우(즉. 그와 같은 전기회로의 일부를 형성하는 클록 신호 발생기가 높은 주파수의 클록 신호를 발생하기 위해서 동작하는 경우), 전기회로에 의해 다량의 전력이 소비된다. 반대로, 전기 회로가 보다 낮은 주파수에서 동작하는 경우 (즉, 전기 회로의 일부를 형성하는 클록 신호 발생기가 낮은 주파수의 클록 신호를 발생하기 위해서 동작하는 경우)는 전기 회로에 의해 보다 적은 량의 전력이 소비된다.
일반적으로 회로 동작의 속도는 클수록 유리하므로, 가능한 최대의 동작 주파수에서 전기 회로를 동작시키려 하고 있다. 그러나. 제 1 도의 그래프에서 도시된 바와같이, 전기 회로를 상술한 바대로 가능한 최대의 동작 주파수에서 동작시킨다면 최대의 전력 소비율이라는 결과를 낳는다. 앞서 설명한 바와같이, 휴대용 무선전화와 같은 많은 전자 디바이스는 휴대용 전원에 의해 급전되고, 또한 이와 같이 휴대용 전원에 의해 급전되는 경우, 전자 디바이스의 동작시간은 제한된다. 즉, 전자 디바이스의 회로를 높은 주파수에서 동작시킨다면 단일 휴대용 전원에 의해 급전되는 전자 디바이스의 동작 시간은 저하된다.
그러나 다수의 전기 회로에서, 그와같은 전기 회로의 구성요소들은 간헐적으로만 동작한다. 셀룰러 무선전화와 같은 무선 송수신기의 특정예에서는 , 송수신기의 구성 요소들은 그 송수신기가 전력을 공급받는 기간의 일부 동안에만 동작한다.
예컨대, 상기 송수신기는 일반적으로 버스를 통해 상호 접속된 각종 구성요소를 포함한다. 정보는 상기 송수신기의 각종 요소간에서 상기 버스에 의해 간혈적인(intermittent) 시간동안 송신된다.
다른 기간동안에는 상기 버스를 통해 어떤 정보도 송신되지 않는다. 어떤 정보도 상기 버스를 통해 송신되지 않는 그와 같은 시간 동안은 높은 주파수에서 회로가 동작할 필요가 없다. 상기 버스에 의해 정보가 송신될 때에의 경우에만 높은 주파수에서 전기 회로가 동작하는 것이 좋다.
믈론, 어떤 정보도 상기 버스에 의해 송신되지 않는 경우에 무선전화의 회로를 차단하므로써 (즉, 회로에 전력의 공급을 중단하므로써) 전력을 최대한 절약할 수는 있다. 그러나, 그와같은 과정은 상기 클록을 제어할 수 없는 어떤 장치에 의한 상기 버스상에서의 정보의 후속 송신을 방해한다.
그러나, 회로 동작 주파수를 낮추므로써(즉, 회로 동작하는 속도를 느리게 하므로써), 버스에 의한 정보의 후속 송신을 가능케 하면서 전력의 소비량을 저감 시킬수 있다.
따라서, 어떤 정보도 버스에 의해 송신되지 않는 경우 무선전화의 회로를 낮은 주파수에서 동작시킨다면, 무선전화 동작간에 소비되는 전력량도 저하되며, 동시에 정보가 버스에 의해 송신되는 경우 무선전화의 회로를 높은 주파수에서 동작시킨다면, 무선전화는 최대한 유리하게 동작할수 있다.
다른 전기 회로들도 마찬가지로 최대 유리한 동작을 가능하게 하기위해, 그와 같이 상이한 동작 주파수에서 양호하게 동작시킬수 있다.
다음, 제 2도의 단순화된 블록도에 있어서, 도면부호(100)으로 총괄 표시한 본 발명의 양호한 일실시예인 전기 회로가 도시되어 있다. 전기 회로(100)는 버스(136)에 의해서 상호 접속된 제 1 회로요소(106)와 제 2 회로요소(112)를 포함한다.
제 1회로 요소(106)는 버스(136)를 통해 정보를 제 2 회로 요소(112)에 송신하도록 동작하며, 또한 제 2회로 요소(112)는 버스(136)를 통해 정보를 제 1 회롤요소(106)로 송신한다. 클록 신호 발생기(148)는 또한 전기 회로(100)의 일부를 구성한다. 클록 신호 발생기(148)는 각기 라인(154)과 라인(160)을 거쳐 회로요소(106,112)에 인가되는 클록 신호를 발생시킨다.
클록 신호 발생기(148)는 가변신호 발생기로서 적어도 2 개의 상이한 주파수의 클록 신호, 즉, 제 1 저주파 신호와 제 2 고주파 신호를 발생시킨다. 본 발명의 양호한 실시예에서 , 고주파 신호는 저주파 신호 보다 16배 높은 주파수 신호이다. 라인(166)은 제 1회로요소(106)와 클록 신호 발생기(148)를 상호 접속시킨다. 라인(166)은 제 1 회로요소(106)에 의해 발생된 제어 신호가 클록 신호 발생기(148)에 인가되어, 그 클록 신호 발생기(148)에서 발생되는 클록 신호의 주파수선택을 제어하기 위한 회로 경로를 제공한다.
제1회로 요소(106)도 그리고 제2회로 요소(112)도 신호를 송신하지 않는 경우에는, 클록 신호 발생기(148)는 저주파의 클록 신호를 발생시키도록 동작한다. 상술한 바와같이, 전기 회로가 낮은 동작 주파수에서 동작하는 경우, 그 회로에 의해 소비되는 전력은 최소화한다.
제1회로 요소(106)가 정보를 버스 (136)를 통해 제 2 회로 요소(112)에 송신하도록 동작하는 경우, 또는 제 2 회로 요소(112)가 제1회로 요소(106)로 정보송신을 개시한 경우, 제1회로 요소(106)는 라인(166)을 통해 이러한 송신의 표시를 클록 신호 발생기(148)에 제공한다. 이러한 송신표시에 응답하여, 클록 신호 발생기(148)는 고주파 클록 신호를 발생시킨다. 고주파 클록 신호의 발생은 회로동작 속도를 빠르게 하고, 이에 따라서 회로요소(106,112)간의 정보 송신 속도가 빨라진다.
버스 (136)를 통해 회로요소(106,112)간의 정보 송신이 완료된 경우에는,그 완료의 표시가 제1회로 요소(106)에 의해 라인(166)을 통해 클록 신호 발생기(148)에 제공된다. 이러한 완료 표시에 응답하여, 클록 신호 발생기(148)는 다시 낮은 주파수의 클록 신호를 발생시키므로 전기 회로(100)의 전력 소비를 최소화한다.
다음, 제 3 도의 블록도에서, 도면 부호(200)으로 총괄 표시한 본 발명의 다른 양호한 실시예의 전기 회로가 블럭도로서 도시되어 있다. 전기 회로(200)는 여기서는 제 1 슬레이브 요소(212), 제 2 슬레이브 요소(218) 및 n번째 슬레이브 요소(224)를 포함하는 복수의 슬레이브 요소에 버스 (136)를 통해 접속된 마스터 요소(206)인 제 1 회로 요소를 포함한다. 버스 (136)는, 마스터 요소(206)에서 슬레이브 요소(212-224)중 적어도 1개의 요소에 정보를 송신하는 송신 라인과, 슬레이브 요소(212-224)중 어느 슬레이브 요소에서 마스터 요소(106)로 정보의 송신을 가능케 하는 적어도 1개의 수신 라인 및 클록 라인을 포함하는 멀티 라인 직렬 버스이다.
클록 신호 발진기(242)도 또한 전기 회로(200)의 일부를 구성한다. 클록 신호 발진기(242)는 마스터 요소(206)에 공급되는 단일 주파수의 클록 신호를 라인(254)상에 발생시키도록 동작한다. 마스터 요소(206)는 발진기(242)에 의해 발생된 클록 신호의 주파수를 적어도 2개 값중 어느 한 값에 의해 분주시키고, 동시에 적어도 2 주파수중 어느 주파수의 클록 신호를 버스 (136)의 클록 라인상에 발생시키도록 동작하는 분주기 회로를 포함한다.(예컨대, 양호한 실시예에서 분주기 회로는 발생기(148)에 의해 발생된 신호의 주파수를 분주비 6또는 분주비 1로 분주시킨다.) 클록 신호 발진기(242)는 라인(254)상에 이 클록 신호 발진기에 의해 인가된 클록 신호의 주파수를 분주하도록 동작하는 마스터 요소(206)의 상기 부분과 더불어 제 1 도의 전기 회로(100)의 클록 신호 발생기(148)와 유사하게 이루어진다. 따라서, 클록 신호 발진기(242)와 마스터 요소(206)의 일부를 포함하는 점선으로 표시된 블럭(248)은 이후 전기 회로(200)의 클록 신호 발생기로 언급한다.
제 1 동작 모드에서는, 마스터 요소(206)가 버스 (236)상에 정보를 송신하고, 그와 동시에 마스터 요소(206)내 포함된 회로는 발진기(242)에 의해 발생된 클록 신호의 주파수를 증가시키도록 동작한다.
제 2 동작 모드에서는, 슬레이브 요소(212-224)중 어느 1개가 버스 (136)상에 정보의 송신을 개시한다. 슬레이브 요소(212-224)에 의한 정보의 그와 같은 개시를 마스터 요소(206)가 검출하면, 그 마스터 요소내에 포함된 회로는 앞서와 유사하게 발진기(242)에 의해 발생된 클록 신호의 주파수를 증가시킨다.
어떤 정보도 버스 (236)의 송신 도는 수신 라인상에 송신되지 않는 경우에, (즉, 마스터 요소(206) 또는 슬레이브 요소(212-224)중 어느것에 의해서도 정보가 송신되지 않는, 마스터 요소(206)의 분주기 회로는 클록 신호 발생기(248)에 의해 발생된 클록 신호가 저주파수대의 신호가 되도록 동작하므로써, 회로(200)의 전력 소비량을 최소화한다. 그러나, 정보가 버스 (136)의 송신 또는 수신 라인중 어느 1개의 라인상에 송신되는 경우는 마스터 요소(206)의 분주기 회로가 클록 신호 발생기(248)에 의해 발생된 클록 신호 주파수를 증가시키므로써 , 회로(200)의 마스터 요소(206)와 슬레이브 요소(212-224)간의 정보 송신 속도를 최대화한다.. 마스터 요소(206)는 슬레이브 요소(212-224)중 1개 또는 그 이상에 버스 (236)의 송신라인을 거쳐 신호를 발생시킨다.
마스터 요소(206) 가 슬레이브 요소(212-224)의 1개 또는 그 이상에 정보를 송신중이라는 것이 표시될때, 또는 슬레이브 요소(212-224)중 1개가 버스 (236)상에 정보 송신을 개시중이라는것이 검출될 때 , 클록 신호 발생기(248)에 의해 발생된 클록 신호의 주파수는 저주파 레벨에서 고주파 레벨로 증가하게 된다. 어떤 정부도 버스 (236)의 송신 또는 수신 라인에서 송신되지 않는 경우, 클록 신호 발생기(248)에 의 해 발생된 클록 신호의 주파수는 다시 저하된다. 이와같이 클록 신호 발생기(248)에 의해 발생된 클록 신호 주파수의 저하는 시간상 지연될 수 있다.
제 3 도의 구성요소(212-224)를 슬레이브 요소라고 명명한 이유는 슬레이브 요소(212-224)의 어떤것도 클록 신호 발생기(248)에 의해 발생된 클록 신호의 주파수를 직접 제어하지 못하기 때문이다. 그러나, 단일의 마스터 요소(206)는 클록 신호 발생기에 의해 발생된 클록 신호 주파수를 직접 제어하도록 동작하기 때문에, 이와같은 이유에 따라 마스터 요소라 한것이다.
제 4도는 제 2 도 또는 제 3 도의 각 전기 회로(100 또는 200)의 요소들간에 송신될 수 있는 디지털 워드의 포멧을 설명하는 블록도이다. 이 도면에서 예시된 포멧도 전기 회로(100,200)의 요소들간에 유사하게 송신될 수 있다.
예시된 바와같이, 비트 크기가 16비트인 워드(280)에 있어서, 그 첫번째 비트는 괄호(284)에 의해 표시된 시작 비트로 이루어진다. 이 시작 비트에 바로 이어지는 3개의 연속한 비트는 도착지 주소를 나타내며, 괄호(288)로 표시되어 있다.(제 2 도의 경우, 정보는 전기 회로(100)내의 2개 회로 요소간에서만 송신되므로 어떤 도착지 주소도 필요치 않음에 유념하라). 도착지 주소에 바로 이어지는 3개의 비트는 소스 주소로서 여기서 괄호(292)로 표시되어 있다. (또한, 워드(280)와 유사한 워드가 제 2도의 전기 회로(100)의 호로 요소들간에 송신되는 경우, 어떤 도착지 주소도 필요치 않다는 이유와 유사한 이유로 어떤 소스 주소도 필요치 않다.)
예시된 바와같이 소스 및 도착지 주소의 비트 크기가 3비트인 동안. 시스템은 8개의 구성요소까지 구비할 수 있다. 물론, 그 이상의 구성 요소를 구비한 시스템에서는 소스와 도착지 주소를 형성하는 비트수가 증가해야 된다.
소스 주소에 이어지는 비트들은 소시 및 도착지 주소이외 데이타를 구성하는 비트들로서, 괄호(292)로 표시되어 있다.
양호한 실시예에서, 워드(280)의 시작 비트는 항상 논리값1을 갖는다. 버스상에서 논리값1이 검출되면 전기 회로의 클록 신호 발생기에 의해 발생된 클록 신호 주파수를 변경하라는 표시가 클록 신호 발생기에 인가되어서 클록 신호 발생기는 증가된 주파수의 클록 신호를 발생하게 된다. 예컨대 워드(280)와 같은 정보의 송신이 완료된 후에는, 회로의 구성 요소간을 상호 접속시키는 버스상에 어떤 논리값1도 송신되지 않는다. 선택된 기간 동안에 논리값1이 버스상에서 검출됨이 없이 그 시간 주기가 경과된 경우, 클록 신호 발생기에는 그 클록 신호 발생기에 의해 발생된 클록 신호의 주파수를 감소시키라는 표시가 인가된다.
제 5도는 본 발명의 양호한 실시예의 (제 2 도 또는 제 3도의 각 전기 회로(100 또는 200)와 같은) 전기 회로의 동작간에 클록 주파수와 정보 송신간에 타이밍 관계와, 그와 관련된 방법을 설명하는 타이밍도이다. 앞서, 제 4도에 예시된 워드(280)가 여기서는 파형(320,330)의 아래에 다시 도시되었다.
파형(320,330)은 제 2도 또는 제 3도의 각 클록 신호 발생기(148 또는 248)와 같은 클록 신호 발생기에 의해 발생된 클록 신호를 나타낸다. 여기서, 클록 신호는 저하된 레벨의 제 1 주파수 신호이거나, 이 제 1 주파수 신호보다 16배 높은 주파수의 증가된 레벨의 제 2 주파수 신호이다.
버스상에 정보를 송신하기에 앞서, 클록 신호는 제 1의 저하된 레벨의 주파수의 어느 주파수의 클록 신호가 발생된다. 이러한 저하된 레벨의 주파수는 파형(320)의 좌측부분의 주파수를 나타낸다.
시작 비트의 검출에 의해 명백한 바와같이, 정보가 버스상에 송신된 경우에, 클록 신호의 주파수는 16배로 증가한다. 따라서, 파형(320)의 우측부분은 제 2 주파수에서 발생되었을때의 클록 신호를 예시한다.
파형(320)은 제 2 도 또는 제 3 도의 회로(100 또는 200)와 같은 회로의 요소들을 접속시키는 버스상에 발생된 시작 비트와 정보를 나타낸다. 회로(200)에 대해서 시작 비트는 슬레이브 요소(212-224)중 1개가 버스 (236)상에 정보의 송신을 개시할 때 발생된 것임에 유념하라.(반대로, 마스터 요소(206)가 버스 (236)상에 정보를 송신하는 경우에는 어떤 시작 비트도 필요치 않는데, 그 이유는 마스터 요소(206)의 내부 회로가 클록 신호의 주파수를 직접 증가시키 때문이다.) 따라서 제 3 도의 회로(200)에 관하여 파형(330)은 슬레이브 요소(212-224)중 1개에 의해 발생된 신호를 나타낸다.
파형(330)의 좌측 부분은 정보 송신의 개시전의 기간을 표시하고, 다음 회로가 낮은 동작 주파수에서 동작하는 경우에 버스상에 발생된 시작 비트인, 1비트의 정보를 표시하고 있다. 파형(330)의 우측 부분은 파형(320)의 우측 부분에 대응함과 동시에 회로가 높은 주파수에서 동작할때의 버스에 의한 정보의 송신을 표시한다.
회로가 높은 주파수에서 동작하므로, 전력량이 증가하지만, 파형(330)의 우측 부분에서 명시된 바와같이, 정보는 훨씬 높은 속도에서 송신된다. 그러나, 정보가 버스에 의해 송신되지 않는 경우, 클록 신호 발생기는 낮은 주파수의 클록 신호를 발생하고, 그것에 의해 회로의 전력 소비를 최소화한다.
그와같은 일례로서, 어떤 회로 요소를 구성하는 게이트 어레이가 각기 6마이크로 와트 비율(rate)로 전력을 소비하는, 500개의 게이트로 구성되어 있고 동시에 낮은 주파수의 레벨의 경우에 클록 신호 발생기에 의해 발생된 클록 신호의 주파수가 62,500KHz라면,전기 회로(100)의 회로 요소(106) 또는 전기 회로(200)의 마스터 요소(206)를 구성하는 게이트 어레이의 전력소비는 대략 188 마이크로와트가 된다. 클록 신호 발생기에 의해 발생된 클록 신호가 주파수에서 16배로 증가하면, 요소(106 또는 206)를 구성하는 게이트 어레이의 전력소비는 대략 3밀리와트이다. 정보가 보스에 의해 송신되는 기간 동안에만 클록 신호 발생기가 증가된 주파수의 클록 신호를 발생하므로, 전력 소비율은 높은 주파수에서만 동작하는 회로와 비교해 볼때 훨씬 적어진다.
제 6 도는 본 발명의 양호한 실시예의, 도면부호(450)로 총괄적으로 표시된, 무선 송신기의 블록도를 도시하고, 그 무선 송신기는 제 3 도에 도시된 전기 회로 (200)와 유사한 회로를 채택하고 있다. 송수신기(450)에 송신된 신호는 안테나(456)에 의해 수신됨과 동시에 라인(462)상의 전기 신호로 변환된다. 라인(462)은 다운 컨버터 회로(468)에 결합되고,그 다운 컨버터회로 (468)는 라인(462)에 의해 그 회로에 인가된 신호를 주파수 감소 방향으로 변환시킨다. 다운 컨버터(468)는 라인(472)상에 다운 컨버트된 신호를 발생시키고 , 발생된 그 신호는 채널 디코더(476)에 공급된다. 채널 디코더(476)는 송수신기(450)에 송신하기 전에 신호에 도입된 용장성(redundancies)를 제거함과 동시에 라인(480)상에 디코딩된 신호를 발생하도록 동작한다.
도면에서는 블록(500)이 점선으로 도시됨과 함께 제 3 도의 회로(200)에 대응하지만, 제 6 도의 블록도에서 블록(500)은 단순히 제 3 도의 유사 회로와의 비교 목적으로만 도시되고 있다.
게이트 어레이(506)는 라인(510)을 통해 시스템 프로세서(508)에 결합된 마스터 요소를 구성한다. 또한 게이트어레이(506)는 버스(536)를 통해 신호 프로세서 및 신호 디코더(518)에 결합되어 있다. 더욱이, 게이트 어레이(506)는 라인(554)을 통해 클록 신호 발진기(542)에 결합되어 있다. 신호처리기(512)와 신호 디코더(518)는 제 3도의 요소(206 및 212-224)간의 동작 관계가 유사하게 게이트 어레이(506)와 함께 동작한다.
라인(480)상에 체널 디코더(476)에 의해 발생된 신호는 신호 처리기(512)에 공급되고, 이 신호 처리기는 (512)는 원하는 신호 처리 기능을 달성하도록 동작한다. 신호 처리기(512)는 제 3 도의 회로 (200)의 슬레이브 요소(212-224)의 1개와 유사하다. 신호 처리기(512)가 라인(536)상에 정보 신호를 발생시키는 경우, 그 신호 처리기(512)는 먼저 시작 비트를 먼저 발생시키고, 그 시작 비트는 게이트 이레이(506)에 의해 검출된다. 게이트 어레이(506)는 회로(200)의 마스터 요소(206)와 마찬가지로, 클록 발진기(542)에 의해 발생되고 동시에 라인(554)을 통해 어레이(506)에 공급된 클록 신호의 주파수를 분주하는 회로를 포함한다. 시작 비트가 검출된 경우, 게이트 어레이(506)는 버스(536)의 클록 라인상에 발생된 클록 신호의 주파수를 증가시킨다.
도시된 바와 같이, 버스(536)는 신호 처리기(512)와 신호 디코더(518)를 상호접속시킨다. 신호 디코더(518)는 처리기(512)에 의해 버스(536)을 거쳐 그곳에 송신된 신호를 수신함과 동시에 이 신호를 디코더하도록 동작한다. 또한, 신호 디코더(518)는 게이트 어레이(506)와 마스터/슬레이브 관계로 동작함과 동시에 라인(510)상에 디코딩된 신호를 발생하도록 동작하고, 그 디코딩된 신호는 스피커(566)와 같은 변환기에 공급된다.
게이트 어레이(506), 신호 처리기(512), 신호 디커더(518) 및 , 버스(536)를 포함하는 회로는 정보가 상기 버스를 통해 송신되는 한, 증가된 주파수에서 동작하며, 이에 따라 정보가 송신되는 속도를 최대화한다.
제 6도의 블럭도는 또한 라인(510)을 통해 시스템 프로세서(508)에 결합된 사용자 인터페이스(572)를 도시한다. 사용자 인터페이스(572)는 동작 스위치를 갖는 키패드 및 가시적 출력을 형성하는 발광 다이오드와 같은 인터페이스를 포함한다. 무선 송수신기(450)의 하부는 그 송신기 부분을 구비함과 동시에, 이경우에는 신호를 라인(510)상의 전기적 형식으로 변환시키는 마이크로폰(584)인 변환기를 포함하고 상기 전기적 형식의 신호는 신호 디코더(596)에 공급된다. 신호 코더는 그곳에 인가된 신호를 코딩함과 동시에 코딩된 신호를 라인(510)상에 발생시키고, 그 코딩된 신호는 신호 처리기(612)에 공급된다. 신호처리기(612)는 라인(618)상에 신호를 발생시키고, 그 신호는 송수신기(450)의 수신부의 채널 코더(476)의 동작과 반대로 동작을 행하는 채널 디코더(624)에 공급된다. 디코더(624)는 라인(630)상에 코딩된 신호를 발생시키고 , 그 코딩된 신호는 채널 코더는 업 컨버터(636)공급된다. 업 컨버터(636)는 라인(630)을 통해 그곳에 공급된 신호의 주파수를 높이는 방식으로 변환함과 동시에 그곳에 라인업 컨버트된 신호를 라인(462)을 통해 송신을 위한 안테나(456)에 공급한다.
게이트 어레이(506)는 또한 상기 게이트 어레이(506)에 의해 라인(536)을 통해 송신되는 정보의 주파수를 제어하는 방법과 유사한 방법으로 라인(606)을 통해 송신되는 정보의 주파수를 제어하도록 동작한다.
게이트 어레이(506), 신호 코더(596), 버스(608)및 신호처리기(612)를 포함하는 회로는 상기 어레이(506), 신호 처리기(512), 디코더(518) 및 버스(536)을 포함하는 회로의 동작과 유사한 방식으로 동작한다. 신호 코더(596)가 버스(606)상에 신호를 발생시키는 경우, 코더(596)는 먼저 시작 비트를 발생시키고, 그 시작비트는 게이트 어레이(506)의해 검출된다. 게이트 어레이(506)가 그와 같이 시작비트를 검출한 경우, 그 게이트 어레이는 전과 동일하게 정보가 송신되는 속도를 최대로 하기 위해 회로의 동작 주파수를 증가시킨다.송수신기 (450)의 회로는 그 구성 요소간에 정보가 송신되는 기간 동안에만 높은 주파수 레벨 및 대응하는 높은 전력 소비율에서 동작하므로, 높은 주파수의 송신 속도에서 그 요소간의 정보 전달을 가능케 하기 때문에 송수신기(450)의 요소의 전력 소비가 최소화된다.
다음, 제 7 도의 논리적 흐름도에 있어서, 본 발명의 양호한 실시예의 방법에 의한 스텝이 도면부호(700)로 총괄적으로 표시되어 있다. 양호한 본실시에의 방법은 버스에 의해 상호접속된 적어도 2개의 회로 요소와 제 1 레벨이하의 주파수와 제 2 레벨 이상의 주파수의 클록 신호를 교대로 발생시키는 클록 신호 발생기를 포함하는 전기 회로의 전력소비를 최소화한다.
먼저, 블럭(706)으로 표시된 바와 같이, 상기 버스에 의해 상호 접속된 적어도 2개의 회로 요소중 어느것도 그것에 의해 정보를 송신하지 못하는 경우는 제 1 레벨 이하의 주파수의 클록 신호가 발생된다.
다음. 블럭(712)으로 표시된 바와같이, 버스에 의해 상호 접속된 적어도 2개의 회로 요소중 어느 회로 요소가 그것에 의해 정보를 송신하는 경우는 상기 제 2 레벨 이상의 주파수로 증가된다.
다음, 블럭(718)으로 표시된 바와 같이, 상기 적어도 2개의 회로 요소중 상기 회로 요소가 버스를 통한 정보의 송신을 완료한 경우에는 클록 신호의 주파수는 제 1 레벨 이하의 주파수로 저하된다.
제 8 도는 본 발명의 양호한 실시예에 의한 동작을 설명하는 알고리즘의 흐름도이다.
상기 버스를 통해 어떤 정보도 송신되지 않는 경우에는 , 클록 신호 발생기에 의해 발생된 클록 신호는 저하된 주파수의 신호가 된다. 여기서는, 그와 같은 상태는 블럭(806)에서 표시된 초기 상태로서 표시되어 있다.
블럭(812)에서 표시된 바와같은, 상기 버스는 그 버스를 통해 송신된 정보의 존재를 검출하기 위하여 감시된다. 판단 블록(818)에 표시된 바와같이 상기 버스를 통해, 여기서는 시작 비트의 검출에 의해 정보 송신이 개시되었는지의 여부에 대한 판정이 행해진다.
만일 어떤 정보도 검출되지 않았다면, 분기가 이루어지지 않고, 버스는 계속해서 감시된다. 만일, 시작 비트가 검출되면, 판단 블럭(818)에서 예(yes)분기가 이루어짐과 동시에 클록 신호 발생기에 의해 발생된 클록 신호는 블럭(824)에서 표시된 바와같이 주파수가 증가된다.
블록(834)에 표시된 바와같이, 버스가 다시 버스가 감시되고, 동시에 그 버스를 통해 정보가 계속해서 송신되고 있는지의 여부에 대한 판정을 행한다. 만일, 계속 송신되고 있다면, 예(yes) 분기가 이루어짐과 동시에 버스의 감시가 계속된다. 만일 상기 버스를 통해 어떤 정보도 송신되지 않는다면, 판단 블럭(840)에서 아니오(no) 분기가 이루어지고, 동시에 판단 블록(850)에 의해 표시된 바와같이, 어느 선택된 기간의 동안에 정보가 송신되지 않았는지에 관하여 판정이 행해진다. 만일, 상기 선택된 기간이 경과하지 않았다면, 아니오(no)분기가 이루어지고, 동시에 버스는 계속 감시된다. 그렇지 않는 경우에는, 예(yes)분기가 판단 블럭(850)에서 이루어지고, 블럭(860)에 표시된 바와 같이, 블럭 신호 발생기에 의해 발생된 클록신호의 주파수가 저하됨과 동시에 버스는 그 버스를 통한 정보의 재송신이 존재하는지를 검출하기 위해 감시된다.
지금까지 본 발명을 각종 도면의 양호한 실시예에 관해 설명하였지만, 본 발명에 이탈됨이 없이 본 발명과 동일한 기능을 달성하기 위해, 다른 유사한 실시예도 가능하며 동시에 수정과 부가를 기술된 실시예에 대해 행하는 것이 가능한 것을 이해하여야 할것이다. 그러므로 본 발명은 어느 단일 실시예에 한정된 것은 아니고 첨부된 특허청구의 범위의 기재에 따른 본 발명의 폭과 범위에서 해석해야 할 것이다.

Claims (6)

  1. 직렬버스(136;236;536)와,프로세서(106;206,508)와, 직렬버스(136;236;536)에 결합된 직렬포트(207,307)와, 그 직렬포트(207,307)에 결합되어 클록 신호를 직렬버스(136;236;536)에 제공하기 위한 클록 신호 발생기 (148;242;542)를 포함하는 시스템 프로세서(106;206,508)회로와, 상기 시스템 프로세서(106;206,508)와 직렬버스(136;236;536)를 통해 결합되어, 상기 직렬버스(136;236;536)를 통해 통신을 개시하기에 앞서 정보-전송 개시 신호를 전달하도록 동작하는 적어도 1개의 회로요소(112,212,218,224;512;518)로서, 그 회로요소(112,212,218,224;512;518)는 상기 직렬 버스의 클록 주파수에 직접적으로 비례하는 주파수에서 동작하는 적어도 1개의 회로요소(112,212,218,224;512;518)를 구비하며, 상기 프로세서(106;206,508)회로는, 직렬버스(136;236;536)를 통해 통신정보 신호를 발생시키는 경우, 직렬버스(136;236;536)상의 클록 신호의 주파수를 가변하도록 동작하고, 그 클록 신호의 주파수는 비통신간에는 제1레벨이하의 0 이 아닌 주파수를 갖도록 제어되고, 통신간에는 제 1레벨이상의 주파수를 갖도록 제어되며, 상기 프로세서(106;206,508)는 직렬버스(136;236;536)상의 정보 전송 개시신호에 응답하여 클록신호의 주파수가 증가하도록 동작하고, 상기 프로세서(106;206,508)는 상기 클록신호에 응답하여 그 동작 주파수를 조정하므로, 통신간에는 직렬버스(136;236;536)의 통신이 높은 속도에서 이루어지고, 비통신간에는 직렬버스(136;236;536)가 낮은속도에서 동작하게 때문에 에너지의 소비가 저하되는 것을 특징으로 하는 전기회로(100,200,500)
  2. 제 1 항에 있어서, 상기 프로세서(106;206,508)는 직렬버스(136;236;536)상에 정보신호 전송을 개시하고, 직렬버스(136;236;536)를 통해 정보 신호를 수신하도록 동작하는 것을 특징으로 하는 전기회로(100,200,500)
  3. 제 2 항에 있어서, 상기 프로세서(106;206,508)는 직렬버스(136;236;536)상에 통신을 개시하기에 앞서 클록 속도를 증가시키도록 동작하는 것을 특징으로 하는 전기회로(100,200,500)
  4. 제 1 항에 있어서, 상기 직렬버스(136;236;536)는 상기 프로세서(106;206,508)와 상호 접속하고, 적어도 1개의 회로요소(112,212,218,224;512;518)는 전송 라인을 형성하는 제 1 버스라인과, 수신 라인을 형성하는 제 2 버스 라인 및 클록 신호 발생기(148;242;542)에 의해 발생된 클록 신호를 전달하기 위한 클록 라인을 형성하는 제 3 버스 라인을 갖는 멀티 와이어를 포함하는 것을 특징으로 하는 전기 회로,
  5. 제 4 항에 있어서, 상기 클록 신호 발생기(148;242;542)를 클록 신호를 상기 프로세서(106;206,508)에 공급하고, 상기 프로세서(106;206,508)는 클록 신호를 상기 멀티 와이어 버스의 상기 클록 라인에 공급하는 것을 특징으로 하는 전기 회로.
  6. 제 5 항에 있어서, 상기 프로세서(106;206,508)는 상기 클록 신호 발생기(148;242;542)를 제어하여, 상기 회로요소(112,212,218,224;512;518)가 정보 신호의 신호의 전송을 버스상에 완료한후, 소정기간동안 제 1 주파수의 클록 신호를 발생시키는 것을 특징으로 하는 전기회로.
KR1019930024709A 1992-11-23 1993-11-19 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 KR0138973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98001292A 1992-11-23 1992-11-23
US980,012 1992-11-23

Publications (2)

Publication Number Publication Date
KR940012831A KR940012831A (ko) 1994-06-24
KR0138973B1 true KR0138973B1 (ko) 1998-06-15

Family

ID=25527289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024709A KR0138973B1 (ko) 1992-11-23 1993-11-19 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치

Country Status (3)

Country Link
US (1) US5628001A (ko)
JP (1) JP2862471B2 (ko)
KR (1) KR0138973B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401735B1 (ko) * 1997-06-06 2003-10-17 에릭슨 인크. 기준 보상 전력 강하 제어를 제공하는 무선 통신 장치 및 그 작동 방법
KR20190084755A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433800A (en) * 1987-07-29 1989-02-03 Toshiba Corp Semiconductor memory
JP3555252B2 (ja) * 1995-06-30 2004-08-18 株式会社デンソー 間欠受信制御装置
US5983357A (en) * 1995-07-28 1999-11-09 Compaq Computer Corporation Computer power management
JP3694084B2 (ja) * 1996-02-21 2005-09-14 三菱電機株式会社 携帯端末
JP2933523B2 (ja) * 1996-03-13 1999-08-16 日本電気エンジニアリング株式会社 データ送受信装置
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6079022A (en) * 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
US5937167A (en) * 1997-03-31 1999-08-10 International Business Machines Corporation Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
US5958011A (en) * 1997-03-31 1999-09-28 International Business Machines Corporation System utilizing mastering and snooping circuitry that operate in response to clock signals having different frequencies generated by the communication controller
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
KR200215119Y1 (ko) * 1997-12-01 2001-03-02 윤종용 절전동작모드를위한기준신호발생회로를구비하는전원공급장치
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6105097A (en) * 1998-10-14 2000-08-15 Cypress Semiconductor Corp. Device and method for interconnecting universal serial buses including power management
US6311294B1 (en) 1998-10-20 2001-10-30 Cypress Semiconductor Corp. Device and method for efficient bulk data retrieval using a universal serial bus
US6389495B1 (en) 1999-01-16 2002-05-14 Cypress Semiconductor Corp. Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus
US6161186A (en) * 1999-02-12 2000-12-12 Hewlett Packard Company Lower power passive listen method for electronic devices
FR2795584B1 (fr) * 1999-06-23 2001-08-10 Sagem Appareil autonome et procede de gestion par un tel appareil d'un transmetteur
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
TW533357B (en) * 2001-12-14 2003-05-21 Via Tech Inc Method of hot switching the data transmission rate of bus
ATE517538T1 (de) * 2002-12-16 2011-08-15 Research In Motion Ltd Verfahren und vorrichtung zur senkung des energieverbrauches in einem cdma- kommunikationsgerät
JP2006236241A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 周辺装置
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
JP5276804B2 (ja) * 2007-06-20 2013-08-28 横河電機株式会社 積算データバックアップ装置と積算データバックアップ方法
TWI448902B (zh) * 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8090894B1 (en) 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7895387B1 (en) 2007-09-27 2011-02-22 Cypress Semiconductor Corporation Devices and methods for sharing common target device with two different hosts according to common communication protocol
US7965111B2 (en) * 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
FR2947930B1 (fr) * 2009-07-10 2012-02-10 St Ericsson Grenoble Sas Detection d'attachement usb
US8429320B2 (en) * 2009-12-18 2013-04-23 Broadcom Corporation Method and system for dynamically programmable serial/parallel bus interface
JP5569403B2 (ja) * 2011-01-14 2014-08-13 ブラザー工業株式会社 無線通信装置及び画像形成装置
TW201243656A (en) * 2011-04-20 2012-11-01 Kye Systems Corp A non-contact inputting device of computer peripheral and method for the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
JPS5654529A (en) * 1979-10-08 1981-05-14 Nec Corp Data processor
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
JPS58182332A (ja) * 1982-04-19 1983-10-25 Nec Corp 選択呼出し受信機のバツテリ・セ−ビング装置
JPS58207733A (ja) * 1982-05-28 1983-12-03 Nec Corp バツテリ−セ−ビング回路
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
JPS62160830A (ja) * 1986-01-10 1987-07-16 Nec Corp 選択呼出信号受信機
US5109521A (en) * 1986-09-08 1992-04-28 Compaq Computer Corporation System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5230071A (en) * 1987-08-13 1993-07-20 Digital Equipment Corporation Method for controlling the variable baud rate of peripheral devices
US4860003A (en) * 1988-05-27 1989-08-22 Motorola, Inc. Communication system having a packet structure field
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
US5097437A (en) * 1988-07-17 1992-03-17 Larson Ronald J Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices
JPH0616601B2 (ja) * 1988-09-07 1994-03-02 三洋電機株式会社 受信電波処理回路のパワーセイブ回路及びそのパワーセイブ方法
KR910009665B1 (ko) * 1989-05-31 1991-11-25 삼성전자 주식회사 무선 수신기의 전원 절약회로 및 그 제어방법
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor
JPH04167738A (ja) * 1990-10-31 1992-06-15 Nec Corp 調歩同期通信速度検出装置
US5136180A (en) * 1991-02-12 1992-08-04 Vlsi Technology, Inc. Variable frequency clock for a computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401735B1 (ko) * 1997-06-06 2003-10-17 에릭슨 인크. 기준 보상 전력 강하 제어를 제공하는 무선 통신 장치 및 그 작동 방법
KR20190084755A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법

Also Published As

Publication number Publication date
US5628001A (en) 1997-05-06
JPH06252800A (ja) 1994-09-09
KR940012831A (ko) 1994-06-24
JP2862471B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
KR0138973B1 (ko) 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치
US5293639A (en) Reduction of power consumption in a portable communication unit
RU2249916C2 (ru) Многопереходные пакетные сети радиосвязи
US4921464A (en) Radio channel search system
KR100491277B1 (ko) 통합된 주 송신기 및 보조 송신기를 갖는 무선 통신 장치 및 방법
JPH09139719A (ja) ベースバンド干渉の誘発を軽減するエネルギー効率のよい時分割無線装置
AU2004306702A1 (en) Synchronizing RF system
JP5367166B2 (ja) 移動通信端末
KR100352559B1 (ko) 이동정보장치및그제어방법
KR910005651B1 (ko) 무성통신장치
KR20060118325A (ko) 무선통신장치 및 무선통신방법
US20050268118A1 (en) Architecture and method for the centralised control of remote peripheral electronic devices
JPH1155176A (ja) 無線通信端末器
WO2002037714A1 (en) Method and apparatus to synchronize mobile radios
JPH0466139B2 (ko)
JPH05191928A (ja) 電源回路
JP2000307492A (ja) 携帯電話無線機
JP2001036490A (ja) 無線送信装置、及びその送信チャネル設定方法
JPH04215324A (ja) 移動無線機の間欠受信方式
JPS5833324A (ja) 移動通信機
JPH05308317A (ja) 無線電話装置
JPH11163788A (ja) 移動局による基地局の送信出力制御方式
JPS587093B2 (ja) 移動無線電話方式
JPS6313525A (ja) 携帯無線機
KR20020006157A (ko) 송수신 중간주파 처리장치의 전원 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070108

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee