JP3555252B2

JP3555252B2 - 間欠受信制御装置

Info

Publication number: JP3555252B2
Application number: JP16562995A
Authority: JP
Inventors: 博之太田; 広明柴田; 小坂　　明雄
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1995-06-30
Filing date: 1995-06-30
Publication date: 2004-08-18
Anticipated expiration: 2019-08-18
Also published as: CN1080034C; US5815819A; JPH0918405A; CN1144426A

Description

【０００１】
【産業上の利用分野】
本発明は、基地局から一定時間毎に送信されてくる送信データを間欠受信する受信装置に設けられ、間欠受信の開始タイミングを設定する間欠受信制御装置に関する。
【０００２】
【従来の技術】
従来より、例えば基地局と複数の子局との間で無線通信を行うに際に、基地局から各子局に対して時分割にてデータ送信を行い、子局側では自局に対して送信されたデータのみを受信・復調するように構成された時分割無線通信システムが知られている（特開昭６０−２５０７３６号公報参照）。
【０００３】
また、こうした時分割無線通信システムを構成する子局側では基地局からの送信データを常時受信する必要はないため、基地局からの送信データを受信した後は、一旦受信動作を停止して、基地局が次に自局に対するデータ送信を行うタイミングにて受信動作を再開する、所謂間欠受信を行うようにしたものも知られている。
【０００４】
そして、このように子局側にて間欠受信を行うようにした場合、子局が間欠受信を行わない受信待ち状態にあるときには、受信装置の受信動作を停止させることができるため、特に携帯電話や自動車電話のように、子局がバッテリ駆動されるシステムでは、バッテリの電力消費量を低減して、バッテリ電力を有効に利用することができる。
【０００５】
一方、このような間欠受信を行うには、受信動作を一旦停止した後、次に受信動作を開始するまでの時間を計時する必要がある。このため、間欠受信を行う受信装置には、通常、計時用のクロックを発生する発振源と、この発振源からの出力クロックをカウントするカウンタとを備え、カウンタによるカウント値が所定値に達したときに所定の受信待ち時間が経過したと判定して、受信装置による受信同を再開させる間欠受信制御装置が設けられている。
【０００６】
そして、このような間欠受信制御装置を用いて間欠受信の開始タイミングを設定する場合、計時用クロックを発生する発振源に、基地局側からの送信データの送信周期よりも短い周期でクロックを発生する高速発振源を用いれば、間欠受信の開始タイミングを、基地局から自局への送信開始タイミングに正確に一致させることができる。
【０００７】
【発明が解決しようとする課題】
しかし、高速発振源は消費電流が大きいため、計時用クロックの発振源に高速発振源を用いると、間欠受信によって受信装置の受信動作を停止させるにもかかわらず、受信待機時の消費電流が大きくなってしまい、子局の消費電力を充分低減することができないといった問題があった。
【０００８】
一方、こうした問題を解決するには、計時用クロックを発生する発振源に、消費電流の少ない低速発振源を用いればよいが、この場合、低速発振源からの出力クロックを用いて間欠受信の開始タイミングを正確に捕捉することができないため、図５に示す如く、受信開始タイミングＡを、基地局が自局に対してデータ送信を開始する送信開始タイミングＲよりも早めに設定することにより、受信タイミング捕捉期間を設け、この捕捉期間中に、基地局側の送信タイミングと自局側での受信タイミングとの同期をとり直す必要がある。
【０００９】
つまり、図５は、基地局が複数の子局に対して所定の送信周期で４ビットのデータを順次時分割送信し、子局側の受信装置が、自局に対して送信されてきた４ビットのデータを間欠受信する場合を表わしているが、このデータの１ビット毎の送信周期よりも長い周期にて発振する低速発振源からの出力クロックを用いて間欠受信の開始タイミングを設定するには、低速発振源からの出力クロックを用いて間欠受信を開始すべきタイミングＲを正確に捉えることができないため、低速発振源からの出力クロックを用いて、このタイミングＲよりも早い受信開始タイミングＡを検出して、受信動作を開始し、このタイミングＡから実際に間欠受信を開始すべきタイミングＲまでの間に、基地局からの送信信号に基づき送信装置側でのデータ送信タイミングと、子局側での受信タイミングとの同期をとり、しかも基地局側から自局に対するデータが送信されるタイミングＲにて間欠受信を開始できるように間欠受信の開始タイミングを再度設定しなければならないのである。
【００１０】
そして、受信開始タイミングＡから実際に間欠受信を開始すべきタイミングＲまでの受信タイミング捕捉期間は、子局側での受信用クロック生成用ＰＬＬの同期捕捉期間に相当するので、通常、基地局側からの送信データの数十ビット分必要となり、子局側での受信待ち時間が短くなり、間欠受信による消費電力の低減効果を充分発揮できなくなってしまうという問題がある。
【００１１】
本発明は、こうした問題に鑑みなされたものであり、間欠受信を行う受信装置において、間欠受信開始タイミングを、消費電流の増加を招くことなく正確に設定できる間欠受信制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の発明は、
基地局から一定時間毎に送信されてくる送信データを間欠受信する受信装置に設けられ、当該受信装置が送信データの待ち状態になってから次に受信を開始すべき間欠受信開始タイミングを設定する間欠受信制御装置であって、
上記基地局側でのデータ１ビット毎の送信周期よりも短い周期で発振する高速発振源と、
上記送信周期よりも長い周期で発振する低速発振源と、
該低速発振源から出力される低速クロックの立ち上がりエッジ又は立ち下がりエッジを検出するエッジ検出手段と、
当該受信装置が上記送信データの待ち状態になってから上記エッジ検出手段にて最初のエッジが検出されるまでの間、上記高速発振源から出力される高速クロックの数をカウントする第１の高速クロックカウント手段と、
上記エッジ検出手段にて最初のエッジが検出されると、その後上記低速クロックの数をカウントし、該カウント値が予め設定された所定数に達した時点で、タイミング信号を発生する低速クロックカウント手段と、
該低速クロックカウント手段からタイミング信号が出力されると、その後上記高速クロックの数をカウントし、該カウント値が所定数に達した時点で、間欠受信開始タイミング信号を発生する第２の高速クロックカウント手段と、
上記第１の高速クロックカウント手段にてカウントされた高速クロック数と予め設定された所定クロック数とに基づき、上記第２の高速クロックカウント手段がカウントする高速クロック数を設定するカウント数設定手段と、
上記低速クロックカウント手段が上記低速クロックをカウントしている所定期間中、上記高速発振源の発振動作を停止させる高速発振停止手段と、
を備えたことを特徴とする。
【００１３】
また請求項２に記載の発明は、請求項１に記載の間欠受信制御装置において、
上記第２の高速クロックカウント手段は、上記低速クロックカウント手段からのタイミング信号を所定時間遅延させる遅延手段を備え、該遅延手段により遅延されたタイミング信号にて、上記高速クロックのカウントを開始し、
上記高速発振停止手段は、上記エッジ検出手段にて上記最初のエッジが検出されると上記高速発振源の発振動作を停止させ、その後、上記低速クロックカウント手段からタイミング信号が出力されると、上記高速発振源の発振動作を再開させることを特徴とする。
【００１４】
【作用及び発明の効果】
請求項１に記載の間欠受信制御装置においては、基地局側でのデータ１ビット毎の送信周期よりも短い周期で発振する高速発振源と、同じくその送信周期よりも長い周期で発振する低速発振源とのに種類の発振源が備えられ、エッジ検出手段が、低速発振源から出力される低速クロックの立ち上がりエッジ又は立ち下がりエッジを検出する。
【００１５】
そして、第１の高速クロックカウント手段が、当該間欠受信制御装置が設けられた受信装置が基地局からの送信データの待ち状態になってから、エッジ検出手段にて最初のエッジが検出されるまでの間、高速発振源から出力される高速クロックの数をカウントすると共に、エッジ検出手段にて最初のエッジが検出されると、その後、低速クロックカウント手段が、低速クロックの数をカウントして、そのカウント値が予め設定された所定数に達した時点でタイミング信号を発生する。またこのように低速クロックカウント手段が低速クロックをカウントしている所定期間中には、高速発振停止手段が、高速発振源の発振動作を停止させる。
【００１６】
次に、低速クロックカウント手段からタイミング信号が出力されると、第２の高速クロックカウント手段が、高速クロックの数をカウントし、そのカウント値が、第１の高速クロックカウント手段にてカウントされた高速クロック数と予め設定された所定クロック数とに基づきカウント数設定手段にて設定された所定のカウント数に達した時点で、間欠受信開始タイミング信号を発生する。
【００１７】
つまり、本発明の間欠受信制御装置においては、受信装置が送信データの待ち状態になってから次に受信を開始するまでの受信待ち時間を、低速クロックカウント手段にて低速発振源からの低速クロックをカウントすることにより大まかに計時し、低速クロックの時間分解能では計時できない残りの時間を、第１及び第２の高速クロックカウント手段にて高速発振源からの高速クロックをカウントすることにより高分解能にて計時することにより、受信待ち時間，延いては間欠受信の開始タイミングを正確に設定できるようにし、しかも、低速クロックカウント手段がカウント動作を行っており、高速クロックを必要としない所定期間中には、高速発振停止手段にて高速発振源の発振動作を停止させることにより、受信手段が送信データの待ち状態にある期間中の高速発振源の発振動作を必要最小限に抑えて、高速発振源の動作に伴う消費電流の増加を抑制するようにしている。
【００１８】
このため本発明によれば、低速発振源のみを用いて間欠受信の開始タイミングを設定するようにした装置のように、受信タイミングの捕捉期間を設けることなく、間欠受信の開始タイミングを正確に設定することができると共に、高速発振源のみを用いて間欠受信の開始タイミングを設定するようにした場合に比べて、高速発振源の発振動作に伴う消費電流の増加を抑制することができる。
【００１９】
従って、本発明によれば、従来装置に比べて、間欠受信を行う受信装置が受信待ち状態にある期間中の消費電流を極めて良好に低減することができ、受信装置の消費電力を低減できる。そして特に、本発明を、携帯電話や自動車電話のように、バッテリ駆動される通信装置に搭載された受信装置に適用すれば、そのバッテリの消費電力を低減して、一つのバッテリを用いた連続使用時間を長くすることができ、極めて効果的である。
【００２０】
次に請求項２に記載の間欠受信制御装置においては、第２の高速クロックカウント手段が、遅延手段を用いて低速クロックカウント手段からのタイミング信号を所定時間遅延させ、その遅延後のタイミング信号にて高速クロックのカウントを開始する。そして、高速発振停止手段が、エッジ検出手段にて最初のエッジが検出されると高速発振源の発振動作を停止させ、その後、低速クロックカウント手段からタイミング信号が出力されると、高速発振源の発振動作を再開させる。
【００２１】
即ち、高速発振停止手段は、低速クロックカウント手段が低速クロックをカウントしている所定期間中に高速発振源の発振動作を停止させることにより、高速発振源による消費電流を低減するものであるため、高速発振停止手段を最も簡単に構成するには、エッジ検出手段にて最初のエッジが検出されてから、低速クロックカウント手段がタイミング信号を出力するまでの間、高速発振源の発振動作を停止させるようにすればよい。しかし、高速発振停止手段をこのように構成すると、第２の高速クロックカウント手段が高速クロックのカウント動作を開始するタイミングと、高速発振源が発振動作を再開するタイミングとが一致するため、第２の高速クロックカウント手段がカウント動作を開始した直後の高速クロックが不安定となり、第２の高速クロックカウント手段を用いた経過時間の計時を正確に行なうことができなくなる。
【００２２】
そこで本発明では、低速クロックカウント手段からタイミング信号が出力されて、第２の高速クロックカウント手段が高速クロックのカウントを開始するまでに、一定の遅延時間を設けることにより、高速発振停止手段が低速クロックカウント手段からのタイミング信号にて高速発振源の発振動作を開始させても、第２の高速クロックカウント手段がカウント動作を開始する際には、高速発振源からの高速クロックが安定しており、第２の高速クロックカウント手段による経過時間の計時を精度よく行なうことができるようにしているのである。
【００２３】
このため、本発明によれば、第２の高速クロックカウント手段による計時精度を確保するために、高速発振停止手段を、低速クロックカウント手段のカウント動作を監視して、そのカウント動作が終了する前に、高速発振源の発振動作を再開させるように構成する必要はなく、高速発振停止手段を極めて簡単に構成できると共に、第２の高速クロックカウント手段の計時精度を低下させることもないため、間欠受信の開始タイミングを正確に設定することができる。
【００２４】
【実施例】
以下に本発明の実施例を図面と共に説明する。
図２は、本発明が適用された実施例の携帯型電話装置（携帯電話）の全体構成を表わすブロック図である。なお、携帯電話は、複数の子局をグループ分けしたグループ毎に所定データを時分割にて送信する基地局からの送信データを受信し、必要に応じて、基地局及び基地局が接続された電話回線網を介して他の電話装置との間で通話用のデータを送受信する周知のものである。
【００２５】
図２に示す如く、本実施例の携帯電話は、音声入力用のマイクロホン２，受信音声再生用のスピーカ４，及び，マイクロホン２から入力されたアナログ音声信号をデジタル音声信号に変換すると共に通話先より送信されてきたデジタル音声信号をアナログ音声信号に変換してスピーカ４に出力するコーデック６，からなる通話装置１０と、基地局との間で無線通信を行うための通信用アンテナ１２，通信用アンテナ１２にて受信された受信信号を増幅して所定の中間周波信号に変換する受信高周波部１４，受信高周波部１４にて中間周波信号に変換された受信信号を復調する復調部１６，送信用データにて所定の送信信号を変調する変調部１８，変調部１８にて変調された送信信号を通信用の高周波信号に変換し増幅して出力する送信高周波部２０，及び，通信用アンテナ１２からの受信信号を受信高周波部１４に出力すると共に送信高周波部２０からの高周波信号を通信用アンテナ１２に出力する送受分配器２２，からなる通信装置３０と、通話装置１０との間で通話用の音声データのやり取りを行うと共に通信装置３０の受信及び送信動作を制御する制御装置４０と、から構成されている。
【００２６】
また、制御装置４０は、携帯電話としての機能を実現するために、下記▲１▼〜▲４▼にて例示するような各種制御を実行するためのものであり、こうした各種制御を実行するためにＣＰＵを中心に構成された制御部４２と、図３に示すように基地局側でのデータ１ビット当たりの送信周期よりも短い周期で発振し、その発振周期に対応した高速クロックＣＨを出力する高速発振源４４と、同じく基地局側の送信周期よりも長い周期で発振し、その発振周期に対応した低速クロックＣＬを出力する、高速発振源４４に比べて消費電流の小さい低速発振源４６とを備えている。
【００２７】
▲１▼ 復調部１６にて基地局からの送信データを復調するために、基地局側での１ビット当たりのデータ送信周期に同期した受信タイミング信号を生成して、復調部１６に出力する受信タイミング制御。
▲２▼ 基地局が当該携帯電話に対するデータ送信を行う送信期間中にのみ受信タイミング信号の生成・出力を実行させ、それ以外の期間中は受信タイミング信号の生成・出力を停止することにより、通信装置３０側での受信動作を間欠的に実行させる間欠受信制御。
【００２８】
▲３▼ 復調部１６にて復調された受信データの中から当該携帯電話に対する呼び出し信号を検出して、基地局側に応答信号を送信するための送信データを変調部１８に出力したり、図示しない操作部から入力された電話番号に対応して基地局側に他の電話装置を呼び出すための呼び出し信号を送信するための送信データを変調部１８に出力することにより、基地局及び電話回線網に設けられた交換器等を介して他の電話装置との電話回線を接続させる回線接続制御。
【００２９】
▲４▼ 電話回線接続後、復調部１６からの受信データの中から通話先からのデジタル音声信号を抽出して、コーデック６に出力すると共に、コーデック６を介して入力される送話用のデジタル音声信号に所定のデータを付与して変調部１８に出力することにより、当該携帯電話と他の電話装置との間の通話を実現させる音声入出力制御。
【００３０】
そして、高速発振源４４から出力される高速クロックＣＨは、主として、ＣＰＵの動作及び復調部１６に出力する受信タイミング信号の生成等に使用され、低速発振源４６から出力される低速クロックＣＬは、主として、間欠受信の実行によりＣＰＵ及び通信装置３０が受信動作を停止しているときに受信待ち時間を計時するのに使用される。
【００３１】
次に、上記間欠受信を実行するために制御部４２に設けられた本発明の間欠受信制御装置としての受信開始タイミング設定回路５０について、図１に示すブロック部に基づき説明する。
受信開始タイミング設定回路５０は、当該携帯電話に対する基地局からの送信データの受信が終了した際にＣＰＵから出力される受信終了トリガＴＬを受けて動作するものであり、この受信終了トリガＴＬと共に、高速発振源４４から出力される高速クロックＣＨ、及び低速発振源４６から出力される低速クロックＣＬが入力される。
【００３２】
そして、受信開始タイミング設定回路５０には、受信終了トリガＴＬの入力後、低速クロックＣＬの最初の立ち上がりエッジを検出する、エッジ検出手段としてのエッジ検出回路５２と、受信終了トリガＴＬの入力によりカウント動作を開始して、高速クロックＣＨの立ち上がりエッジをカウントすると共に、その後エッジ検出回路５２からエッジ検出信号ＳＥが出力されるとカウント動作を停止して、そのときのカウント値Ｄ１を出力する、第１の高速クロックカウント手段としての第１カウンタ５４と、エッジ検出回路５２からのエッジ検出信号ＳＥを受けてカウント動作を開始し、その後入力される低速クロックＣＬの立ち上がりエッジをカウントすると共に、そのカウント値が予め設定された所定値Ｄ２に達した時点でタイミング信号Ｔ１を発生する低速クロックカウント手段としての第２カウンタ５６と、この第２カウンタ５６からのタイミング信号Ｔ１を所定時間△Ｔ０だけ遅延させる、遅延手段としての遅延回路５８と、この遅延回路５８にて所定時間△Ｔ０遅延されたタイミング信号Ｔ２を受けるとカウント動作を開始し、その後入力される高速クロックＣＨの立ち上がりエッジをカウントして、そのカウント値が所定値Ｄ３に達したときに間欠受信の開始タイミングを表わすタイミング信号（受信開始トリガ）Ｔ３を出力する、第２の高速クロックカウント手段としての第３カウンタ６０と、第１カウンタ５４から高速クロックＣＨのカウント値Ｄ１が出力されると、予め設定された基準カウント値Ｄ０から第１カウンタ５４によるカウント値Ｄ１を減じて、第３カウンタ６０が受信開始トリガＴ３を発生するカウント値Ｄ３を設定する、カウント数設定手段としての減算器６２とから構成されている。
【００３３】
そして、エッジ検出回路５２からのエッジ検出信号ＳＥは、高速発振源４４の発振動作を停止させる停止信号として、高速発振源４４に出力され、第２カウンタ５６からのタイミング信号Ｔ１は、高速発振源４４の発振動作を再開させる起動信号として、高速発振源４４に出力され、高速発振源４４は、これら各信号を受けて、発振動作を停止或は開始する。つまり、本実施例では、エッジ検出回路５２及び第２カウンタ５６が、高速発振停止手段としての機能を実現する。
【００３４】
ここで、基準カウント値Ｄ０は、第１カウンタ５４，第２カウンタ５６，及び第３カウンタ６０のカウント時間と、遅延回路５８の遅延時間△Ｔ０との総和が、基地局側での時分割送信の周期に対応して予め設定された受信待ち時間ＴＷとなるように、第１カウンタ５４のカウント値Ｄ１を用いて第３カウンタ６０のカウント値Ｄ３を設定するためのものであり、以下のように設定される。
【００３５】
即ち、まず、高速クロックＣＨの１周期を△ＴＨ，低速クロックＣＬの１周期を△ＴＬとすると、第１カウンタ５４のカウント時間△Ｔ１，第２カウンタ５６のカウント時間△Ｔ２，第３カウンタ６０のカウント時間△Ｔ３は、夫々、△Ｔ１＝△ＴＨ×Ｄ１，△Ｔ２＝△ＴＬ×Ｄ２，△Ｔ３＝△ＴＨ×Ｄ３となる。また、受信終了トリガＴＬ入力後、受信開始トリガＴ３を出力するまでの受信待ち時間ＴＷは、次式（１）のように記述できる。
【００３６】
ＴＷ＝△Ｔ１＋△Ｔ２＋△Ｔ０＋△Ｔ３ …（１）
そして、遅延回路５８の遅延時間△Ｔ０及び第２カウンタ５６によるカウント時間△Ｔ２は一定であり、第１カウンタ５４によるカウント時間△Ｔ１はそのカウント値Ｄ１から知ることができるため、上記受信待ち時間ＴＷを一定にするためのＤ３の値は、以下のように求めることができる。
【００３７】

そこで、本実施例では、基準カウント値Ｄ０として、上記（２）式における（Ｔｘ／△ＴＨ）に対応した一定値を設定し、減算器６２において、この基準カウント値Ｄ０から第１カウンタ５４によるカウント値Ｄ１を減じることにより、第３カウンタ６０のカウント値Ｄ３を設定して、受信待ち時間ＴＷを一定時間に制御できるようにしているのである。
【００３８】
このように本実施例の受信開始タイミング設定回路５０においては、図３に示す如く、ＣＰＵから受信終了トリガＴＬが入力されると、その後低速クロックＣＬが立ち上がるまでの時間△Ｔ１を第１カウンタ５４を用いて計時し、低速クロックＣＬが立ち上がって、エッジ検出回路５２からエッジ検出信号ＳＥが出力されると、このエッジ検出信号ＳＥにより、高速発振源４４の発振動作を停止させると共に、第２カウンタ５６のカウント動作を開始させる。そして、第２カウンタ５６による低速クロックＣＬのカウント値が所定値Ｄ２に達して、所定時間△Ｔ２が経過すると、第２カウンタ５６からタイミング信号Ｔ１が出力され、このタイミング信号Ｔ１により高速発振源４４の発振動作を再開させる。またタイミング信号Ｔ１は、遅延回路５８にて所定の遅延時間△Ｔ０だけ遅延され、カウント動作開始用のタイミング信号Ｔ２として第３カウンタ６０に入力される。すると、第３カウンタ６０は、上記のように減算器６２にて求められたカウント値Ｄ３に達するまで高速クロックＣＨをカウントし、そのカウント値がＤ３となって、所定時間△Ｔ３が経過すると、受信開始トリガＴ３を出力する。
【００３９】
なお、遅延時間△Ｔ０は、タイミング信号Ｔ１により高速発振源４４の発振動作を再開させた後、高速発振源４４から安定した高速クロックＣＨが出力されるまでの時間を計時するためのものであり、これによって、第３カウンタ６０において、カウント動作の開始直後から、高速クロックＣＨを用いた計時を正確に行うことができるようになる。
【００４０】
従って、本実施例によれば、ＣＰＵから受信終了トリガＴＬが入力されてから、受信開始トリガＴ３を出力して、ＣＰＵ及び通信回路３０側での受信動作を再開させるまでの受信待ち時間ＴＷを、高速発振源４４から出力される高速クロックＣＨの周期にて決定される時間分解能にて、極めて高精度に制御することができる。また、このように受信待ち時間ＴＷを高速クロックＣＨに対応した時間分解能で高精度に制御できるにもかかわらず、受信待ち状態にある期間中の大半は、低速クロックＣＬのカウントによる計時動作によって、高速発振源４４の発振が停止されるため、高速発振源４４を連続発振させる場合に比べて、その消費電流を著しく低減することができ、携帯電話全体の電力消費量を低減できる。このため携帯電話の電源であるバッテリの電力消費量を抑えて、バッテリを長時間使用することが可能になる。
【００４１】
ここで、上記のように「Ｄ０−Ｄ１」の演算動作を行う減算器６２は、各カウント値Ｄ０，Ｄ１が最大ビット長が固定の２進数データであるため、通常、加算器と反転ゲートとで構成される。つまり、カウント値Ｄ１の各ビットを反転ゲート（例えば、テキサスインスツルメント社製ＩＣ：ＳＮ７４ＬＳ０４）を用いて反転し、この反転データと、基準カウント値Ｄ０（但しこの場合はＴｘ／△ＴＨに値１を加えたデータを使用）とを、加算器（例えば、テキサスインスツルメント社製ＩＣ：ＳＮ７４ＬＳ２８３）にて加算することにより、「Ｄ０−Ｄ１」の演算を行うように構成される。
【００４２】
また、減算器６２における演算動作に必要な基準カウント値Ｄ０や、第２カウンタ５６がタイミング信号Ｔ１を出力する際のカウント値Ｄ２は、予め設定しておく必要があるが、このためには、これら各部にカウント値Ｄ０，Ｄ２を書込み可能なレジスタ（例えば、テキサスインスツルメント社製ＩＣ：ＳＮ７４ＬＳ３７３）を設け、受信終了トリガＴＬの出力と共に、ＣＰＵ側からこれらレジスタに各カウント値Ｄ０，Ｄ２を書込むようにすればよい。
【００４３】
また、各カウンタ５４，５６，６０は、バイナリカウンタ（例えば、テキサスインスツルメント社製ＩＣ：ＳＮ７４ＬＳ１６１）を使用することができ、遅延回路５８は、例えば反転素子（インバータ）等からなる遅延素子を連結することにより、入力信号を、各遅延素子の遅延時間（反転動作時間）と連結個数とで決定される所定時間だけ遅延して出力するように構成された遅延回路を使用することにより、容易に構成できる。
【００４４】
一方、エッジ検出回路５２は、低速クロックＣＬの立ち上がりエッジを検出するものであるが、こうしたエッジ検出回路としては、図４（ａ）に示す如く、入力信号を反転する反転回路７２と、この反転回路７２からの出力を一定時間遅延させる遅延回路７４と、遅延回路７４からの出力と入力信号との論理積をとるＡＮＤ回路７６とにより簡単に構成することができる。つまり、このように構成されたエッジ検出回路によれば、図４（ｂ）に示す如く、反転回路７２において入力信号Ｐｉｎが反転され、その反転信号Ｐａが遅延回路７４にて一定時間遅延されて、ＡＮＤ回路７６に入力されることから、ＡＮＤ回路７６には、入力信号Ｐｉｎと、入力信号Ｐｉｎの立ち上がり後、一定時間経過したときにローレベルに反転する遅延信号Ｐｂが入力されることになり、ＡＮＤ回路７６からは入力信号Ｐｉｎの立ち上がり後、遅延回路７４の遅延時間にて決定される一定時間だけハイレベルとなるパルス信号Ｐｏｕｔが出力される。従って、この回路に低速クロックＣＬを入力すれば、その立ち上がりエッジを簡単に検出することができるようになるのである。
【００４５】
以上、本発明の一実施例について説明したが、本発明はこうした実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、携帯電話において基地局からの送信データを間欠受信する場合の間欠受信開始タイミングを制御するものについて説明したが、本発明は、携帯電話に限らず、基地局側から定期的に送信されてくる送信データを間欠受信する装置であれば、どのような装置であっても適用でき、上記実施例と同様の効果を得ることができる。
【００４６】
また例えば上記実施例では、エッジ検出回路５２において低速クロックＣＬの立上がりエッジを検出し、また各カウンタ５４，５６，６０にて高速クロックＣＨ及び低速クロックＣＬの数をカウントする際にも、その立上がりエッジをカウントするものとして説明したが、こうしたエッジ検出やクロック数のカウントには、各信号の立下がりエッジを用いるようにしてもよい。
【図面の簡単な説明】
【図１】実施例の受信開始タイミング設定回路の構成を表わすブロック図である。
【図２】実施例の携帯電話の全体構成を表わすブロック図である。
【図３】実施例の受信開始タイミング設定回路の動作を表わすタイムチャートである。
【図４】エッジ検出回路の構成及び動作の一例を表わす説明図である。
【図５】低速発振源のみを用いて間欠受信開始タイミングを設定する場合の問題点を説明する説明図である。
【符号の説明】
２…マイクロホン４…スピーカ６…コーデック１０…通話装置
１２…通信用アンテナ１４…受信高周波部１６…復調部
１８…変調部２０…送信高周波部２２…送受分配器
３０…通信装置４０…制御装置４２…制御部４４…高速発振源
４６…低速発振源５０…受信開始タイミング設定回路
５２…エッジ検出回路５４…第１カウンタ５６…第２カウンタ
５８…遅延回路６０…第３カウンタ６２…減算器

Claims

基地局から一定時間毎に送信されてくる送信データを間欠受信する受信装置に設けられ、当該受信装置が送信データの待ち状態になってから次に受信を開始すべき間欠受信開始タイミングを設定する間欠受信制御装置であって、
上記基地局側でのデータ１ビット毎の送信周期よりも短い周期で発振する高速発振源と、
上記送信周期よりも長い周期で発振する低速発振源と、
該低速発振源から出力される低速クロックの立ち上がりエッジ又は立ち下がりエッジを検出するエッジ検出手段と、
当該受信装置が上記送信データの待ち状態になってから上記エッジ検出手段にて最初のエッジが検出されるまでの間、上記高速発振源から出力される高速クロックの数をカウントする第１の高速クロックカウント手段と、
上記エッジ検出手段にて最初のエッジが検出されると、その後上記低速クロックの数をカウントし、該カウント値が予め設定された所定数に達した時点で、タイミング信号を発生する低速クロックカウント手段と、
該低速クロックカウント手段からタイミング信号が出力されると、その後上記高速クロックの数をカウントし、該カウント値が所定数に達した時点で、間欠受信開始タイミング信号を発生する第２の高速クロックカウント手段と、
上記第１の高速クロックカウント手段にてカウントされた高速クロック数と予め設定された所定クロック数とに基づき、上記第２の高速クロックカウント手段がカウントする高速クロック数を設定するカウント数設定手段と、
上記低速クロックカウント手段が上記低速クロックをカウントしている所定期間中、上記高速発振源の発振動作を停止させる高速発振停止手段と、
を備えたことを特徴とする間欠受信制御装置。
請求項１に記載の間欠受信制御装置において、
上記第２の高速クロックカウント手段は、上記低速クロックカウント手段からのタイミング信号を所定時間遅延させる遅延手段を備え、該遅延手段により遅延されたタイミング信号にて、上記高速クロックのカウントを開始し、
上記高速発振停止手段は、上記エッジ検出手段にて上記最初のエッジが検出されると上記高速発振源の発振動作を停止させ、その後、上記低速クロックカウント手段からタイミング信号が出力されると、上記高速発振源の発振動作を再開させることを特徴とする間欠受信制御装置。