JPH06252800A - 電気回路 - Google Patents

電気回路

Info

Publication number
JPH06252800A
JPH06252800A JP5314435A JP31443593A JPH06252800A JP H06252800 A JPH06252800 A JP H06252800A JP 5314435 A JP5314435 A JP 5314435A JP 31443593 A JP31443593 A JP 31443593A JP H06252800 A JPH06252800 A JP H06252800A
Authority
JP
Japan
Prior art keywords
clock signal
bus
circuit
frequency
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5314435A
Other languages
English (en)
Other versions
JP2862471B2 (ja
Inventor
Lawrence D Cepuran
ローレンス・ディー・セプラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06252800A publication Critical patent/JPH06252800A/ja
Application granted granted Critical
Publication of JP2862471B2 publication Critical patent/JP2862471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 （修正有） 【目的】 必要な回路の動作速度を低下させることなく
回路の平均消費電力を低減する。 【構成】 少なくとも２つの回路要素１０６，１１２が
バス１３６によって相互接続され回路要素の間での情報
送信を可能にする。クロック信号発生器１４８が少なく
とも２つの周波数、すなわち、低い周波数および高い周
波数、のクロック信号を交替で発生する。情報がバスに
よって送信されない場合はクロック信号発生器は低い周
波数のクロック信号を発生し、かつ前記回路は低い周波
数レベルで動作する。情報がバスによって発生される場
合は、前記クロック信号発生器は高い周波数のクロック
信号を発生しかつ前記回路は高い周波数で動作する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的にはその一部を形
成するクロック信号発生器を有する電子回路に関し、か
つ、より特定的には、少なくとも２つの周波数レベルの
うちのいずれかで動作可能な電子回路、およびそれに関
連する方法に関する。
【０００２】
【従来の技術】通信システムは２つまたはそれ以上の場
所の間で情報を送信するよう動作し、かつ、少なくと
も、通信チャネルによって相互結合された送信機および
受信機を含む。無線通信システムは前記通信チャネルが
無線周波数チャネルからなる通信システムであり、該無
線周波数チャネルはある範囲の周波数の通信スペクトル
によって規定される。
【０００３】無線通信システムの一部を形成する送信機
は前記情報を無線周波数チャネルによって送信するのに
適した形式に変換するための回路を含む。そのような回
路は変調と称されるプロセスを行う変調回路を含む。そ
のようなプロセスにおいては、送信されるべき情報は、
通常キャリア信号と称される、無線周波数の電磁波に刻
み込まれる。得られた信号は通常変調された信号と称さ
れる。そのような得られた信号はまた前記変調された信
号が送信機と受信機との間で通信されるべき情報を含む
から通信信号と称される。
【０００４】無線通信システムは送信機と受信機との間
で何らの物理的相互接続も必要とされず、いったん情報
信号が変調されて変調された信号を形成すると、該変調
された信号は大きな距離にわたって送信できるという点
で有利である。
【０００５】２方向無線通信システムは、上に述べた無
線通信システムと同様に、無線通信システムであるが、
さらに情報のある場所への送信、並びにその場所からの
情報の送信の双方が可能なものである。そのような２方
向無線通信システムの各場所には送信機および受信機の
双方が含まれる。単一の場所に配置された送信機および
受信機は典型的には無線送受信機、あるいはより簡単に
は、送受信機と称されるユニットを構成する。
【０００６】セルラ通信システムは該セルラ通信システ
ムによって包含される地理的領域内の任意の場所に位置
する無線送受信機と通信が可能な１つの形式の２方向無
線通信システムである。
【０００７】セルラ通信システムは、ベースステーショ
ンと称される、複数の固定サイト無線送受信機を前記地
理的領域にわたり間隔を空けた位置に配置することによ
って形成される。ベースステーションは伝統的な、有線
の、電話ネットワークに接続される。各ベースステーシ
ョンはそれに関連してそのようなベースステーションの
各々の近くに位置する地理的領域の一部を有する。その
ような部分はセルと称される。前記複数のベースステー
ションのうちのベースステーションの対応するものによ
って各々規定される、複数のセルは一緒になってセルラ
通信システムのカバレージ領域を規定する。セルラ通信
システムにおいては無線電話と称される、無線送受信機
は前記セルラ通信システムのカバレージ領域内の任意の
場所に位置し、ベースステーションによって前記伝統的
な有線電話ネットワークのユーザと通信することができ
る。前記無線電話によって発生された通信信号はベース
ステーションに送信され、かつ次に、伝統的な有線電話
ネットワークによって所望の有線位置に送信されそれに
よって電話通信を可能にする。該電話通信はまた前記有
線位置における開始によって前記無線電話と行うように
することもできる。
【０００８】無線電話構造の１つの形式は通常携帯用無
線電話と称され、それはそのような無線電話の構造はユ
ーザによってそれを運搬できる寸法になっているからで
ある。一般には１つまたはそれ以上の電池を有するバッ
テリパックからなる、携帯用電源が前記携帯用無線電話
に取り付けられ、前記携帯用無線電話と共に持ち運ぶこ
とができる。そのような携帯用の電源は無線電話に適切
に接続されて該無線電話の動作中に該無線電話に対し電
力を与える。
【０００９】バッテリは限られた量のエネルギのみを蓄
積するから、携帯用無線電話の動作は前記携帯用電源の
エネルギ蓄積容量によって制限される。携帯用電源によ
る携帯用無線電話の給電は電源の蓄積されたエネルギを
使い尽くすことになる。いったん携帯用電源が放電され
ると、無線電話の引き続く動作を可能にするためにはそ
のような電源の交換が必要である。
【００１０】
【発明が解決しようとする課題】携帯用電源のエネルギ
蓄積容量は増大させることができるかもしれないが、そ
のような容量の増大は一般には携帯用電源の大きさおよ
び重量の付随する増大と共に行うことができる。携帯用
電源のエネルギ蓄積容量のそのような増大は、従って、
携帯用無線電話およびそれと共に運搬される携帯用電源
からなるアセンブリの携帯性を低下させることによって
のみ行うことができる。
【００１１】従って、携帯用無線電話を動作させるのに
必要な電力量を低減することにより単一の携帯用電源に
よって給電される場合の携帯用無線電話の動作時間を増
大するために努力がされてきている。無線電話の回路の
動作の効率を増大することにより、無線電話にその動作
を可能にするために電力を供給するために使用される電
源のエネルギ蓄積容量を増大させることなしでも、無線
電話の動作時間を増大させることが可能になる。
【００１２】そのような無線電話を動作させるためによ
り少ない電力を要求しながら該無線電話の動作を可能に
する回路があれば無線電話の動作時間をさらに増大する
ことができる。
【００１３】従って、本発明の利点でもありかつ目的と
するものは、このような回路によってその動作の間に消
費される電力量を最小にする回路、および関連する方
法、を提供することにある。
【００１４】本発明のさらに他の利点でもありかつ目的
とするものは、無線電話の低減された平均電力レベルで
動作させることができる回路を導入したそのような無線
電話構造を提供することにある。
【００１５】本発明はさらに他の利点および特徴を有
し、それらの詳細は以下の好ましい実施例の詳細な説明
を参照することによりさらに明らかになるであろう。
【００１６】
【課題を解決するための手段および作用】本発明によれ
ば、電気回路および関連する方法が開示される。該電気
回路は少なくとも情報信号を発生するよう動作可能な第
１の回路要素を含む。第２の回路要素は少なくとも情報
信号を受信するよう動作する。バスが前記第１の回路要
素と前記第２の回路要素とを相互接続し、それによって
少なくとも前記第１の回路要素によってそこに発生され
た情報信号の送信を可能にし、かつ少なくとも前記第２
の回路要素によってそこに発生された情報信号の受信を
可能にする。クロック信号発生器が前記情報信号が前記
バス上に送信されない場合に第１のレベルより低い周波
数の、あるいは前記情報信号が前記バス上に発生される
べきであるという指示を受信した時に第２のレベルより
上の周波数のクロック信号を発生する。
【００１７】
【実施例】数多くの電子回路はクロック信号発生器をそ
の一部として含む。そのようなクロック信号発生器は周
期的な周波数で発振するクロック信号を発生する。該ク
ロック信号はしばしばパルス列（ｐｕｌｓｅ ｔｒａｉ
ｎｓ）と称され、特に前記クロック信号が、信号の「ク
リップ回路」などによって、振幅が制限されている場
合、あるいは前記クロック信号がデジタル回路に供給さ
れる場合にパルス列と称される。クロック信号およびパ
ルス列という用語は、しばしば、以下において相互交換
的に使用される。
【００１８】クロック信号発生器によって発生されたそ
のようなクロック信号で形成されるパルス列は典型的に
はクロック信号発生器がその一部を形成する電子回路の
他の要素への入力信号として提供される。そのようなパ
ルス列からなる入力信号は典型的には前記パルス列が印
加される要素の動作の速度を制御するために使用され
る。すなわち、パルス列が印加される前記要素は典型的
には前記パルス列の個々のパルスの立上りエッジまたは
立下りエッジ部の検出に応じて動作を行う。
【００１９】従って、クロック信号発生器によって発生
されたクロック信号から形成されるパルス列の周波数が
増大するとクロック信号が印加される要素からなる電気
回路の動作の速度が増大する。逆に、クロック信号発生
器によって発生されるクロック信号によって形成される
パルス列の周波数が低減すると該クロック信号が印加さ
れる要素からなる電気回路の動作の速度が低下する。
【００２０】図１は、クロック発生器によって発生され
るクロック信号の周波数と前記クロック信号発生器が一
部を形成する典型的な電気回路の動作の間に消費される
電力との間の関係を示すグラフ表現である。そのような
電気回路の動作の間に消費される電力は縦座標軸１４に
電気回路のクロック信号によって発生されるクロック信
号の周波数の関数としてプロットされている。横座標軸
１８は、従って、周波数に関してスケーリングされてい
る。
【００２１】そのような関係をプロットした結果として
形成された、ライン２２は電気回路によって消費される
電力がクロック信号の周波数に正比例することを示して
いる。従って、電気回路がより高い周波数で動作してい
る場合（すなわち、そのような電気回路の一部を形成す
るクロック信号発生器が高い周波数のクロック信号を発
生するよう動作している場合）、電気回路によってより
多量の電力が消費される。逆に、電気回路がより低い周
波数で動作している場合（すなわち、電気回路の一部を
形成するクロック信号発生器が低い周波数のクロック信
号を発生するよう動作している場合）は、電気回路によ
ってより少ない量の電力が消費されることになる。
【００２２】大きな速度の回路動作が一般に好都合であ
るから、最大の可能な動作周波数で電気回路を動作させ
ることが通常試みられる。しかしながら、図１のグラフ
表現が示すように、可能な最も高い周波数での電気回路
のそのような動作は最も高い率で電力消費を生じる結果
となる。前に述べたように、携帯用無線電話のような、
数多くの電子装置は携帯用電源によって給電される。そ
のような携帯用電源によって給電される場合、電子装置
の動作可能な期間が制限される。電子装置の回路を高い
周波数で動作させることにより、単一の携帯用電源によ
る電子装置の動作期間は短くなる。
【００２３】しかしながら、数多くの電気回路におい
て、そのような回路の要素（ｅｌｅｍｅｎｔｓ）は間欠
的にのみ動作する。セルラ無線電話のような、無線送受
信機の特定の例においては、送受信機の要素は該送受信
機が概略給電されている期間の一部の間のみ動作する。
【００２４】例えば、前記送受信機は一般にはバスによ
って相互接続された種々の要素を含む。情報は前記送受
信機の種々の要素の間で前記バスによって間欠的なイン
ターバルで送信される。
【００２５】他の期間の間は、前記バスによって何らの
情報も送信されない。何らの情報も前記バスによって送
信されないそのような時間の間は、回路の高い周波数で
の動作は不必要である。前記バスによって情報が送信さ
れるべき場合にのみ高い周波数で電気回路の動作を行う
ことが都合がよい。
【００２６】もちろん、何らの情報も前記バスによって
送信されない場合に無線電話の回路を遮断することによ
り（すなわち、回路への電力の供給を終了することによ
り）最大の電力節約を達成できる。しかしながら、その
ような手順は前記クロックを制御しない何らかの装置に
よって前記バスによる情報の引き続く送信を阻止するこ
とになる。
【００２７】しかしながら、回路の動作の周波数を低減
することにより（すなわち、回路が動作する速度をスロ
ーダウンすることにより）、バスによる情報の引き続く
送信を可能にしながら電力節約を行うことが可能にな
る。
【００２８】従って、バスによって情報が送信されない
場合に低い周波数で無線電話の回路を動作させることに
より、無線電話の動作の間に消費される電力量を低減
し、かつ、情報がバスによって送信されるべき場合には
高い周波数で無線電話の回路を動作させることにより無
線電話の最も都合のよい動作が可能となる。
【００２９】他の電子回路も同様にその最も有利な動作
を可能にするためにそのような異なる動作周波数で好適
に動作させることができる。
【００３０】次に図２の単純化したブロック図に移る
と、参照数字１００で総括的に参照される、本発明の好
ましい実施例の電気回路が示されている。電気回路１０
０はバス１３６によって相互接続された第１の回路要素
１０６および第２の回路要素１１２を具備する。第１の
回路要素１０６はバス１３６によって情報を第２の回路
要素１１２に送信するよう動作する。また、第２の回路
要素１１２は前記バスによって情報を第１の回路要素１
０６に送信するよう動作する。クロック信号発生器１４
８もまた電気回路１００の一部を形成する。クロック信
号発生器１４８はクロック信号を発生し、該クロック信
号は、ここではライン１５４および１６０によって、そ
れぞれ、回路要素１０６および１１２に供給される。
【００３１】クロック信号発生器１４８は少なくとも２
つの異なる周波数のクロック信号、すなわち、第１の低
い周波数の信号および第２の高い周波数の信号を発生す
る可変信号発生器である。本発明の好ましい実施例にお
いては、前記高い周波数の信号は前記低い周波数の信号
の１６倍の周波数の信号である。ライン１６６は第１の
回路要素１０６とクロック信号発生器１４８とを相互接
続する。ライン１６６は第１の回路要素１０６によって
発生される制御信号がクロック信号発生器１４８に印加
されて発生されるクロック信号の周波数の選択を制御す
るための回路パスを提供する。
【００３２】第１の回路要素１０６も第２の回路要素１
１２もバス１３６によって信号を送信していない場合
は、クロック信号発生器１４８は低い周波数のクロック
信号を発生するよう動作する。上に述べたように、電気
回路が低い動作周波数で動作する場合は、その回路によ
って消費される電力は最小化される。
【００３３】第１の回路要素１０６がバス１３６によっ
て第２の回路要素１１２に情報を送信するよう動作して
いるとき、あるいは回路要素１１２が回路要素１０６に
情報の送信を開始するとき、回路要素１０６はライン１
６６によってそのような送信の表示をクロック信号発生
器１４８に提供する。そのような表示に応じて、クロッ
ク信号発生器１４８はその後高い周波数のクロック信号
を発生する。高い周波数のクロック信号を発生すること
は回路動作の速度を増大させ、かつ、従って、回路要素
１０６および１１２の間で送信される情報の速度が増大
する。
【００３４】バス１３６により回路要素１０６および１
１２の間の情報送信がいったん終了すると、回路要素１
０６によってそのような表示がライン１６６を介してク
ロック信号発生器１４８に与えられる。そのような表示
に応じて、クロック信号発生器１４８は再び低い周波数
のクロック信号を発生し、それによって電気回路１００
の電力消費を最小化する。
【００３５】次に図３のブロック図に移ると、ここでは
参照数字２００で総括的に参照される、本発明の別の好
ましい実施例の電気回路が示されている。電気回路２０
０は、ここでは第１のスレイブ要素２１２、第２のスレ
イブ要素２１８、および第ｎ番目のスレイブ要素２２４
を含む複数のスレイブ要素にバス２３６によって結合さ
れたマスタ要素２０６である、第１の回路要素を具備す
る。バス２３６はマスタ要素２０６から前記スレイブ要
素２１２〜２２４のうちの少なくとも１つに情報を送信
するための送信ライン、スレイブ要素２１２〜２２４の
うちのあるスレイブ要素からマスタ要素２０６に情報の
送信を可能にする少なくとも１つの受信ライン、および
クロックラインを含む多ライン直列バスである。
【００３６】クロック信号発振器２４２はまた電気回路
２００の一部を形成する。クロック信号発振器２４２は
マスタ要素２０６に供給される単一周波数のクロック信
号をライン２５４上に発生するよう動作する。マスタ要
素２０６は発振器２４２によって発生されたクロック信
号の周波数を少なくとも２つの値のいずれかによって分
周しかつ少なくとも２つの周波数のいずれかのクロック
信号をバス２３６のクロックライン上に発生するための
分周または除算回路を含む。（例えば、好ましい実施例
においては、前記分周回路は発生器１４８によって発生
された信号の周波数を１６の因数（ｆａｃｔｏｒ）によ
りあるいは１の因数により分周するよう動作する。）ク
ロック信号発振器２４２およびライン２５４によってそ
こに供給されたクロック信号の周波数を分周するよう動
作するマスタ要素２０６の前記部分は一緒になって図２
の電気回路１００のクロック信号発生器１４８と同様の
ものとなる。従って、クロック信号発振器２４２および
マスタ要素２０６の一部を含む、点線で示されたブロッ
ク２４８は以後電気回路２００のクロック信号発生器と
称される。
【００３７】第１の動作モードにおいては、マスタ要素
２０６はバス２３６によって情報を送信し、かつマスタ
要素２０６内に含まれる回路は発振器２４２によって発
生されるクロック信号の周波数を増大するよう動作す
る。第２の動作モードにおいては、スレイブ要素２１２
〜２２４の１つがバス２３６によって情報の送信を開始
する。スレイブ要素２１２〜２２４によるそのような送
信の開始をマスタ要素２０６が検出すると該マスタ要素
内に含まれる回路に同様に発振器２４２によって発生さ
れるクロック信号の周波数を増大させる。
【００３８】バス２３６の送信または受信ラインのいず
れによっても情報が送信されていない場合（すなわち、
情報がマスタ要素２０６またはスレイブ要素２１２〜２
２４のいずれによっても送信されていない場合）は、マ
スタ要素２０６の分周回路はクロック信号発生器２４８
によって発生されるクロック信号を低い周波数のものに
させるよう動作し、それによって回路２００の電力消費
の割合を最小化する。しかしながら、情報がバス２３６
の送信ラインまたは受信ラインのいずれかで送信されて
いる場合は、マスタ要素２０６の分周回路はクロック信
号発生器２４８によって発生されるクロック信号の周波
数を高い周波数にするよう動作し、それによって回路２
００の要素２０６と２１２〜２２４との間の情報転送レ
ートを最大にする。マスタ要素２０６はバス２３６の送
信ラインによってスレイブ要素２１２〜２２４のうちの
１つまたはそれ以上に対し信号を発生する。
【００３９】マスタ要素２０６が情報をスレイブ要素２
１２〜２２４のうちの１つまたはそれ以上に送信してい
るという指示に応じて、あるいはスレイブ要素２１２〜
２２４のうちの１つがバス２３６によって情報の送信を
開始しつつあることの検出に応じて、クロック信号発生
器２４８によって発生されたクロック信号が周波数にお
いて低い周波数レベルから高い周波数レベルへと増大さ
れる。情報がもはやバス２３６の送信または受信ライン
によって送信されなければ、クロック信号発生器２４８
によって発生されるクロック信号は再び周波数が低減さ
れる。クロック信号発生器２４８により発生されるクロ
ック信号の周波数の引き続く低減はもし必要であれば時
間的に遅らせることができる。
【００４０】図３のスレイブ要素２１２〜２２４は、該
スレイブ要素２１２〜２２４のいずれもクロック信号発
生器２４８によって発生されるクロック信号の周波数を
直接制御しないからそのように称される。むしろ、マス
タ要素２０６のみがクロック信号発生器により発生され
るクロック信号の周波数を直接制御するよう動作し、か
つ、従って、そのような理由のためだけでマスタ要素と
称される。
【００４１】図４は、図２または図３の、それぞれ、電
気回路１００または２００の要素の間で送信されるデジ
タルワードのフォーマットを示す図である。この図に示
されるワードのフォーマットは説明の目的のためのみの
ものであり、任意の他のワードフォーマットも同様に回
路１００および２００の要素の間で送信できる。
【００４２】図示の如く、ワード２８０は長さが１６ビ
ットであり、該１６ビットのワード２８０の第１ビット
はブラケット２８４に含まれるビットによって示される
スタートビットを構成する。該スタートビットのすぐ後
に続く３つの順に並ぶビットはブラケット２８８に含ま
れるビットによって示される、着信先または宛先アドレ
スを規定する。（図２の電気回路１００においては２つ
の回路要素の間でのみ情報が送信されるから、何らの宛
先アドレスも必要とされないことに注目すべきであ
る。）前記宛先アドレスのすぐ後に続く３つのビットは
発信元アドレスであり、ここではブラケット２９２で囲
まれるビットによって示されている。（前と同様に、ワ
ード２８０と同様のワードが図２の電気回路１００の回
路要素の間で送信される場合は、宛先アドレスが必要と
されない理由と同様の理由によって発信元アドレスも必
要とされない。）発信元および宛先アドレスは長さが３
ビットであるものとして示されているが、そのようなア
ドレスの長さは８つまでの要素を有するシステムに対す
るものである。もちろん、より大きな数の要素を有する
システムは発信元および宛先アドレスを形成するのに大
きな数のビットを必要とする。
【００４３】発信元アドレスに続くビットは、発信元お
よび宛先アドレス以外の、ブラケット２９６内に含まれ
る、データを形成する。
【００４４】好ましい本実施例においては、ワード２８
０のスタートビットは常に論理１からなる。バス上に論
理１を検出すると、電気回路のクロック信号発生器によ
って発生されるクロック信号の周波数を変更するための
指示が与えられ該クロック信号発生器に増大した周波数
のクロック信号を発生させる。ワード２８０のような、
情報の送信が完了した後、回路の要素を相互接続するバ
スによって論理１は送信されない。バス上に論理１を検
出することなく選択された期間が経過した場合、クロッ
ク信号発生器によって発生されるクロック信号の周波数
を低減させるために指示が与えられる。
【００４５】図５は、本発明の好ましい実施例の（図２
または図３の、それぞれ、回路１００または２００のよ
うな）電気回路の動作、および関連する方法、の間のク
ロック周波数および情報の送信の間のタイミング関係を
示すタイミング図である。前に図４に示した、ワード２
８０が再び示されており、ここでは曲線３２０および３
３０の下に示されている。
【００４６】曲線３２０は図２または図３の、それぞ
れ、クロック信号発生器１４８または２４８のような、
クロック信号発生器によって発生されるクロック信号を
表わす。ここでは、該クロック信号は第１の、低減され
たレベルの周波数であるか、あるいは該第１の周波数の
１６倍の周波数の第２の増大したレベルの周波数を有す
る。バスによって情報を送信する前に、該クロック信号
は第１の低減されたレベルの周波数の周波数で発生され
る。そのような低減されたレベルの周波数は曲線３２０
の左側の部分の周波数を規定する。
【００４７】スタートビットの検出によって明らかにな
るように、前記バスによって情報が送信される場合は、
前記クロック信号の周波数は１６倍に増大される。従っ
て、曲線３２０の右側部分は第２の周波数で発生される
場合の前記クロック信号を示している。
【００４８】曲線３３０は、図２または図３の回路１０
０または２００のような、回路の要素を接続するバスに
おいて発生されるスタートビットおよび情報を表わして
いる。回路２００に関しては、スタートビットは前記ス
レイブ要素２１２〜２２４のうちの１つがバス２３６に
よって情報の送信を開始した場合に発生されることに注
目すべきである。（逆に、マスタ要素２０６がバス２３
６によって情報を送信する場合は、マスタ要素２０６の
内部の回路が直接クロック信号の周波数を増大させるか
らスタートビットは必要とされない。）したがって、図
３の回路２００に関しては、曲線３３０はスレイブ要素
２１２〜２２４のうちの１つによって発生される信号を
表わすことになる。
【００４９】曲線３３０の左側部分は情報の送信の前の
期間を表し、次に、回路が低い動作周波数で動作する場
合にバス上に発生されるスタートビットである、１ビッ
トの情報を表わしている。曲線３３０の右側部分は曲線
３２０の右側部分に対応しかつ回路が高い周波数で動作
している場合のバスによる情報の送信を示している。
【００５０】回路は高い周波数で動作しているから、電
力量が増大するが、回路が低い周波数で動作している場
合よりも、曲線３３０の右側部分から明らかなように、
情報はずっと高い速度で送信される。しかしながら、情
報がバスによって送信されない場合は、クロック信号発
生器は低い周波数のクロック信号を発生し、それによっ
て回路の電力消費を最小にする。
【００５１】一例として、もし回路要素を構成するゲー
トアレイが、各々６マイクロワットのレートで電力を消
費する、５００個のゲートで構成されており、かつ低い
周波数のレベルの場合にクロック信号発生器によって発
生されるクロック信号が６２，５００ｋＨｚであれば、
電気回路１００の回路要素１０６または電気回路２００
のマスタ要素２０６を構成するゲートアレイの電力消費
はほぼ１８８マイクロワットになる。クロック信号発生
器により発生されるクロック信号が周波数で１６倍に増
大したとき、要素１０６または２０６を構成するゲート
アレイの電力消費は約３ミリワットとなる。情報がバス
によって送信される期間の間のみクロック信号発生器は
増大した周波数のクロック信号を発生するから、電力消
費の割合は高い周波数でのみ動作する回路と比較した場
合ずっと少なくなる。
【００５２】図６は本発明の好ましい実施例の、参照数
字４５０で総括的に参照される、無線送受信機のブロッ
ク図を示し、該無線送受信機は図３に示される電気回路
と同様の回路を導入している。送受信機４５０に送信さ
れた信号はアンテナ４５６によって受信されかつライン
４６２上の電気信号に変換される。ライン４６２はダウ
ンコンバータ回路４６８に結合され、該ダウンコンバー
タ回路４６８はライン４６２によってそこに印加された
信号を周波数的に低い方向に変換する。ダウンコバータ
４６８はライン４７２上にダウンコンバートされた信号
を発生し、該信号はチャネルデコーダ４７６に供給され
る。チャネルデコーダ４７６は送受信機４５０に送信す
る前に信号に導入された冗長性を除去しかつライン４８
０上にデコードされた信号を発生するよう動作する。
【００５３】図面には、点線で示された、ブロック５０
０も示されておりかつ図３の回路２００に対応するが、
ブロック５００は図６のブロック図においては図３の類
似の回路との比較の目的のためのみに示されている。
【００５４】ゲートアレイ５０６はライン５１０によっ
てシステムプロセッサ５０８に結合されたマスタ要素を
形成する。ゲートアレイ５０６はさらにバス５３６によ
って信号プロセッサ５１２および信号デコーダ５１８に
結合されている。ゲートアレイ５０６はさらにライン５
５４によってクロック信号発振器５４２に結合されてい
る。信号プロセッサ５１２および信号デコーダ５１８は
図３の要素２０６および２１２〜２２４の間の動作関係
と同様にしてゲートアレイ５０６と共に動作する。
【００５５】ライン４８０上にチャネルデコーダ４７６
によって発生される信号は信号プロセッサ５１２に供給
され、該信号プロセッサ５１２は所望の信号処理機能を
達成するよう動作する。信号プロセッサ５１２は図３の
回路２００のスレイブ要素２１２〜２２４の１つと類似
している。信号プロセッサ５１２がライン５３６上に情
報信号を発生する場合は、該プロセッサ５１２はまずス
タートビットを発生し、該スタートビットはゲートアレ
イ５０６によって検出される。ゲートアレイ５０６は、
回路２００のマスタ要素２０６と同様に、クロック信号
発振器５４２により発生されかつライン５５４によって
アレイ５０６に供給されるクロック信号の周波数を分周
する回路を含む。スタートビットが検出されたとき、ゲ
ートアレイ５０６はバス５３６のクロックライン上に発
生されたクロック信号を増大した周波数となるようにさ
せる。
【００５６】図示されているように、バス５３６は信号
プロセッサ５１２と信号デコーダ５１８とを相互接続す
る。信号デコーダ５１８はプロセッサ５１２によってバ
ス５３６を介してそこに送信された信号を受信しかつそ
こに供給された信号をデコードするよう動作する。信号
デコーダ５１８はさらにゲートアレイ５０６とマスタ／
スレイブ関係で動作しかつライン５６０上にデコードさ
れた信号を発生するよう動作し、該デコードされた信号
は、スピーカ５６６のような、変換器に結合される。
【００５７】ゲートアレイ５０６、信号プロセッサ５１
２、信号デコーダ５１８、およびバス５３６を含む回路
は情報が前記バスによって送信されている限り増大した
周波数で動作し、それによって情報が送信される速度を
最大にする。
【００５８】図６のブロック図はさらにライン５７８に
よってシステムプロセッサ５０８に結合されるユーザイ
ンタフェース６７２を示す。ユーザインタフェース５７
２は付勢スイッチを有するキーパッドおよび可視的出力
を形成する発光ダイオードのようなインタフェースを含
む。
【００５９】無線送受信機４５０の下部はその送信機部
分を具備しかつ、ここでは信号をライン５９０上の電気
的形式に変換するマイクロホン５８４である、変換器を
含み、前記電気的形式の信号は信号コーダ５９６に供給
される。信号コーダはそこに印加される信号を符号化し
（ｃｏｄｅｓ）かつ符号化された信号をライン６０６上
に発生し、該符号化された信号は信号プロセッサ６１２
に供給される。信号プロセッサ６１２はライン６１８上
に信号を発生し、該信号は送受信機４５０の前記受信部
のチャネルデコーダ４７６の動作と逆の動作を行うチャ
ネルデコーダ６２４に供給される。デコーダ６２４はラ
イン６３０上に符号化された信号を発生し、該符号化さ
れた信号はアップコンバータ６３６に供給される。アッ
プコンバータ６３６はライン６３０によってそこに供給
される信号を周波数的に高い方に変換しかつそこでライ
ン４６２上に発生されたアップコンバートされた信号を
送信のためにアンテナ４５６に供給するよう動作する。
【００６０】ゲートアレイ５０６はまた前記ゲートアレ
イ５０６が情報がライン５３６によって送信される周波
数を制御する方法と類似の方法でライン６０６によって
送信される情報の周波数を制御するよう動作する。
【００６１】ゲートアレイ５０６、信号コーダ５９６、
バス６０６および信号プロセッサ６１２を含む回路は前
記アレイ５０６、プロセッサ５１２、デコーダ５１８、
およびバス５３６を含む回路の動作と類似した動作を行
う。信号コーダ５９６がバス６０６上に信号を発生する
場合は、コーダ５９６はまずスタートビットを発生し、
該スタートビットはゲートアレイ５０６によって検出さ
れる。ゲートアレイ５０６がそのようなスタートビット
を検出した場合、該ゲートアレイは、前と同様に情報が
送信される速度を最大にするために、回路の動作周波数
を増大させる。
【００６２】送受信機４５０の回路はその回路要素の間
で情報が送信されるべき時間の間のみ高い周波数レベル
および対応する高い電力消費率で動作するから、高い周
波数の送信速度でその要素間の情報転送を可能にしなが
ら送受信機４５０の要素の電力消費が最小化される。
【００６３】次に図７の論理的フロー図に移ると、本発
明の好ましい実施例の方法による、参照数字７００で総
括的に参照される、方法ステップが示されている。好ま
しい本実施例の方法は、バスによって相互接続された少
なくとも２つの回路要素および第１のレベルより低い周
波数のまたは第２のレベルより高い周波数のクロック信
号を交替で発生するクロック信号発生器を含む電気回路
の電力消費を最小にする。
【００６４】最初に、ブロック７０６で示されるよう
に、前記バスによって相互接続された少なくとも２つの
要素のいずれもそれによって情報を送信していない場合
は第１のレベルより低い周波数のクロック信号が発生さ
れる。
【００６５】次に、ブロック７１２で示されるように、
前記バスによって相互接続された少なくとも２つの回路
要素のうちのある回路要素がそれによって情報を送信す
る場合は前記第２のレベルより高い周波数に増大され
る。
【００６６】次に、ブロック７１８によって示されるよ
うに、前記少なくとも２つの回路要素のうちの前記回路
要素がバスによる情報の送信を完了した場合にはクロッ
ク信号の周波数は前記第１のレベルより低い周波数に低
減される。
【００６７】図８は、本発明の好ましい実施例による方
法の動作を表わすアルゴリズムのフロー図である。
【００６８】前記バスによって何らの情報も送信されて
いない場合は、クロック信号発生器によって発生される
クロック信号は低い周波数となっている。ここでは、そ
のような状態は、ブロック８０６で表わされる、初期状
態として示されている。
【００６９】ブロック８１２で示されるように、前記バ
スがそれによって送信される情報の存在を検出するため
に監視される。判断ブロック８１８によって示されるよ
うに、前記バスによって、ここではスタートビットの検
出によって、情報送信が開始されたか否かについての判
定が行われる。
【００７０】もし何らの情報も検出されなければ、分岐
が行われず、かつバスは監視され続ける。もしスタート
ビットが検出されれば、判断ブロック８１８からイエス
（ｙｅｓ）分岐がとられ、かつクロック信号発生器によ
って発生されるクロック信号は、ブロック８２４で示さ
れるように、周波数が増大される。
【００７１】ブロック８３４によって示されるように、
バスが再び監視され、かつ該バスによって情報が送信さ
れ続けているかについて判定が行われる。もしそうであ
れば、イエス分岐がとられかつバスの監視が続けられ
る。もし前記バスによって何らの情報も送信されていな
ければ、判断ブロック８４０からノー（ｎｏ）分岐がと
られ、かつ、判断ブロック８５０によって示されるよう
に、ある選択された期間の間情報が送信されていないか
に関して判定が行われる。もし前記選択された期間が経
過していなければ、ノー分岐がとられ、かつバスは監視
され続ける。そうでない場合は、判断ブロック８５０か
らイエス分岐がとられ、クロック信号発生器によって発
生されるクロック信号の周波数が、ブロック８６０で示
されるように、低減されかつバスは該バスによる情報の
再度の送信が存在することを検出するために監視され
る。
【００７２】本発明が種々の図面の好ましい実施例に関
して説明されたが、本発明から離れることなく本発明と
同じ機能を達成するために他の同様の実施例も成すこと
ができかつ修正および付加を記述された実施例に対して
行うことが可能なことが理解されるべきである。従っ
て、本発明はいずれか単一の実施例に限定されるべきも
のではなく、むしろ添付の特許請求の範囲の記載に従っ
た広さおよび範囲で解釈されるべきものである。
【００７３】
【発明の効果】以上のように、本発明によれば、電気回
路の必要な動作速度を低下させることなくその動作の間
に消費される電力量を最小化することができる。また、
本発明によれば無線電話の適切な動作を可能にしながら
平均電力消費レベルを低下させ、バッテリ電源などの動
作期間を増大することができる。
【図面の簡単な説明】
【図１】電気回路の一部を形成するクロック信号発生器
のクロック周波数と電気回路の動作の間における電力消
費との関係を示すグラフである。
【図２】本発明の好ましい実施例による電気回路の単純
化したブロック図である。
【図３】本発明の別の好ましい実施例の、前記図２と同
様の、ブロック図である。
【図４】本発明の好ましい実施例の回路の要素間で送信
されるデジタルワードのフォーマットを示す説明図であ
る。
【図５】本発明の好ましい実施例に関わる電気回路およ
び関連する方法の動作の間におけるクロック周波数と情
報の送信との間のタイミング関係を示すタイミング図で
ある。
【図６】前記各図に示された回路および関連する方法を
取り入れた本発明の好ましい実施例による無線送受信機
のブロック図である。
【図７】本発明の好ましい実施例による方法の各方法ス
テップを示す論理的フロー図である。
【図８】本発明の好ましい実施例の方法を導入したアル
ゴリズムを示すフロー図である。
【符号の説明】 １００ 電気回路 １０６ 第１の回路要素 １１２ 第２の回路要素 １４８ クロック信号発生器 ２００ 電気回路 ２０６ マスタ要素 ２１２，２１８，…２２４ スレイブ要素 ２４２ クロック信号発振器 ２４８ クロック信号発生器 ２８４ スタートビット ２８８ 宛先アドレス ２９２ 発信元アドレス ２９６ データ ４５０ 送受信機 ４５６ アンテナ ４６８ ダウンコンバータ ４７６ チャネルデコーダ ５１２ 信号プロセッサ ５１８ 信号デコーダ ５０６ ゲートアレイ ５０８ 信号プロセッサ ５４２ クロック発振器 ５７２ ユーザインタフェース ５８４ マイクロホン ５９６ 信号コーダ ６１２ 信号プロセッサ ６２４ チャネルコーダ ６３６ アップコンバータ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電気回路であって、 少なくとも情報信号を発生するよう動作可能な第１の回
    路要素、 少なくとも情報信号を受信するよう動作可能な第２の回
    路要素、 前記第１の回路要素と前記第２の回路要素とを一緒に相
    互接続し、それによって少なくとも前記第１の回路要素
    によってそこに発生された情報信号の送信を可能にしか
    つそこに発生された前記情報信号の少なくとも前記第２
    の回路要素による受信を可能にするためのバス、 前記第１の回路要素および前記第２の回路要素への印加
    のためにクロック信号を発生するためのクロック信号発
    生器であって、該クロック信号発生器において発生され
    たクロック信号は前記情報信号が前記バスによって送信
    されていない場合には第１のレベルより低い周波数を有
    しあるいは前記情報信号が前記バスによって送信されて
    いる場合には前記第２のレベルより高い周波数を交替で
    有し、かつ前記クロック信号発生器は前記クロック信号
    発生器が前記情報信号がバス上に発生されるべきである
    ことの表示を受信した場合には前記第１のレベルより低
    い周波数から前記第２のレベルより高い周波数へと前記
    クロック信号の周波数を変え、かつ前記クロック信号発
    生が前記情報信号がバス上に発生されないことの表示を
    受信した場合には前記クロック信号の周波数を前記第２
    のレベルより高い周波数から前記第１のレベルより低い
    周波数に変えるよう動作するもの、 を具備することを特徴とする電気回路。
  2. 【請求項２】 前記第１の回路要素は前記第１の回路要
    素に対し情報信号を開始しかつ発生するよう動作するス
    レーブ要素を具備することを特徴とする請求項１に記載
    の電気回路。
  3. 【請求項３】 前記第１の回路要素を構成する前記スレ
    ーブ要素は前記バスによる送信のために情報信号を発生
    しかつ前記バスによってそこに送信された情報信号を受
    信するよう動作可能であることを特徴とする請求項２に
    記載の電気回路。
  4. 【請求項４】 前記第２の回路要素は前記クロック信号
    発生器に結合されたマスタ要素を具備し、前記第２の回
    路要素を構成するマスタ要素は前記第１の回路要素が前
    記バス上に情報信号の発生を開始したことを検出するよ
    う動作し、かつ情報信号の前記発生の開始を検出したこ
    とに応じて、前記クロック信号を発生するクロック信号
    発生器に前記クロック信号の周波数が前記第２のレベル
    より高い周波数となるよう周波数を増大させるよう動作
    することを特徴とする請求項３に記載の電気回路。
  5. 【請求項５】 前記第２の回路要素を構成する前記マス
    タ要素は前記バスによる送信のために情報信号を発生し
    かつ前記バスによってそこに送信された情報信号を受信
    するよう動作することを特徴とする請求項４に記載の電
    気回路。
  6. 【請求項６】 前記第１の回路要素と前記第２の回路要
    素とを相互接続する前記バスは送信ラインを形成する第
    １のバスライン、受信ラインを形成する第２のバスライ
    ン、および前記クロック信号発生器により発生されたク
    ロック信号を送信するためのクロックラインを形成する
    第３のバスラインを有する複数ワイヤのバスからなるこ
    とを特徴とする請求項１に記載の電気回路。
  7. 【請求項７】 前記クロック信号発生器はそこで発生さ
    れたクロック信号を前記第２の回路要素に供給し、かつ
    前記第２の回路要素は、次に、該クロック信号を前記複
    数ワイヤのバスの前記クロックラインに供給することを
    特徴とする請求項６に記載の電気回路。
  8. 【請求項８】 前記クロック信号発生器は少なくとも前
    記第１の回路要素によって前記バスを介する情報送信開
    始信号の送信前は前記第１のレベルより低い周波数のク
    ロック信号を発生し、かつ前記クロック信号発生器はい
    ったん前記情報送信開始信号が少なくとも前記第１の回
    路要素によって前記バス上に送信されると前記第２のレ
    ベルより高い周波数のクロック信号を発生することを特
    徴とする請求項１に記載の電気回路。
  9. 【請求項９】 前記情報送信開始信号はデジタルワード
    のスタートビットからなることを特徴とする請求項８に
    記載の電気回路。
  10. 【請求項１０】 前記クロック信号発生器は前記第２の
    回路要素が前記バスによる情報信号の送信を完了した後
    に再び前記第１のレベルより低い周波数のクロック信号
    を発生することを特徴とする請求項７に記載の電気回
    路。
JP5314435A 1992-11-23 1993-11-19 電気回路 Expired - Fee Related JP2862471B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98001292A 1992-11-23 1992-11-23
US980,012 1992-11-23

Publications (2)

Publication Number Publication Date
JPH06252800A true JPH06252800A (ja) 1994-09-09
JP2862471B2 JP2862471B2 (ja) 1999-03-03

Family

ID=25527289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5314435A Expired - Fee Related JP2862471B2 (ja) 1992-11-23 1993-11-19 電気回路

Country Status (3)

Country Link
US (1) US5628001A (ja)
JP (1) JP2862471B2 (ja)
KR (1) KR0138973B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858192A (en) * 1987-07-29 1989-08-15 Kabushiki Kaisha Toshiba Semiconductor memory device with redundancy circuit
JP2009003588A (ja) * 2007-06-20 2009-01-08 Yokogawa Electric Corp 積算データバックアップ装置と積算データバックアップ方法
JP2012147396A (ja) * 2011-01-14 2012-08-02 Brother Ind Ltd 無線通信装置及び画像形成装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555252B2 (ja) * 1995-06-30 2004-08-18 株式会社デンソー 間欠受信制御装置
US5983357A (en) * 1995-07-28 1999-11-09 Compaq Computer Corporation Computer power management
JP3694084B2 (ja) * 1996-02-21 2005-09-14 三菱電機株式会社 携帯端末
JP2933523B2 (ja) * 1996-03-13 1999-08-16 日本電気エンジニアリング株式会社 データ送受信装置
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits
US5761517A (en) * 1996-08-14 1998-06-02 International Business Machines Corporation System and method for reducing power consumption in high frequency clocked circuits
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6079022A (en) * 1996-10-11 2000-06-20 Intel Corporation Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity
US5937167A (en) * 1997-03-31 1999-08-10 International Business Machines Corporation Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
US5958011A (en) * 1997-03-31 1999-09-28 International Business Machines Corporation System utilizing mastering and snooping circuitry that operate in response to clock signals having different frequencies generated by the communication controller
US6047169A (en) * 1997-06-06 2000-04-04 Ericsson Inc. Radio communications device with reference-compensated power down control and methods of operating thereof
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
KR200215119Y1 (ko) * 1997-12-01 2001-03-02 윤종용 절전동작모드를위한기준신호발생회로를구비하는전원공급장치
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
US6105097A (en) * 1998-10-14 2000-08-15 Cypress Semiconductor Corp. Device and method for interconnecting universal serial buses including power management
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US6311294B1 (en) 1998-10-20 2001-10-30 Cypress Semiconductor Corp. Device and method for efficient bulk data retrieval using a universal serial bus
US6389495B1 (en) 1999-01-16 2002-05-14 Cypress Semiconductor Corp. Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus
US6161186A (en) * 1999-02-12 2000-12-12 Hewlett Packard Company Lower power passive listen method for electronic devices
FR2795584B1 (fr) * 1999-06-23 2001-08-10 Sagem Appareil autonome et procede de gestion par un tel appareil d'un transmetteur
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
TW533357B (en) * 2001-12-14 2003-05-21 Via Tech Inc Method of hot switching the data transmission rate of bus
ATE517538T1 (de) * 2002-12-16 2011-08-15 Research In Motion Ltd Verfahren und vorrichtung zur senkung des energieverbrauches in einem cdma- kommunikationsgerät
JP2006236241A (ja) * 2005-02-28 2006-09-07 Toshiba Corp 周辺装置
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
TWI448902B (zh) * 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8090894B1 (en) 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7895387B1 (en) 2007-09-27 2011-02-22 Cypress Semiconductor Corporation Devices and methods for sharing common target device with two different hosts according to common communication protocol
US7965111B2 (en) * 2008-04-29 2011-06-21 Qualcomm Incorporated Method and apparatus for divider unit synchronization
FR2947930B1 (fr) 2009-07-10 2012-02-10 St Ericsson Grenoble Sas Detection d'attachement usb
US8429320B2 (en) * 2009-12-18 2013-04-23 Broadcom Corporation Method and system for dynamically programmable serial/parallel bus interface
TW201243656A (en) * 2011-04-20 2012-11-01 Kye Systems Corp A non-contact inputting device of computer peripheral and method for the same
KR102450521B1 (ko) * 2018-01-09 2022-10-05 삼성전자주식회사 모바일 장치 및 그것의 인터페이싱 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
JPS5654529A (en) * 1979-10-08 1981-05-14 Nec Corp Data processor
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
JPS58182332A (ja) * 1982-04-19 1983-10-25 Nec Corp 選択呼出し受信機のバツテリ・セ−ビング装置
JPS58207733A (ja) * 1982-05-28 1983-12-03 Nec Corp バツテリ−セ−ビング回路
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
JPS62160830A (ja) * 1986-01-10 1987-07-16 Nec Corp 選択呼出信号受信機
US5109521A (en) * 1986-09-08 1992-04-28 Compaq Computer Corporation System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5230071A (en) * 1987-08-13 1993-07-20 Digital Equipment Corporation Method for controlling the variable baud rate of peripheral devices
US4860003A (en) * 1988-05-27 1989-08-22 Motorola, Inc. Communication system having a packet structure field
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
US5097437A (en) * 1988-07-17 1992-03-17 Larson Ronald J Controller with clocking device controlling first and second state machine controller which generate different control signals for different set of devices
JPH0616601B2 (ja) * 1988-09-07 1994-03-02 三洋電機株式会社 受信電波処理回路のパワーセイブ回路及びそのパワーセイブ方法
KR910009665B1 (ko) * 1989-05-31 1991-11-25 삼성전자 주식회사 무선 수신기의 전원 절약회로 및 그 제어방법
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor
JPH04167738A (ja) * 1990-10-31 1992-06-15 Nec Corp 調歩同期通信速度検出装置
US5136180A (en) * 1991-02-12 1992-08-04 Vlsi Technology, Inc. Variable frequency clock for a computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858192A (en) * 1987-07-29 1989-08-15 Kabushiki Kaisha Toshiba Semiconductor memory device with redundancy circuit
JP2009003588A (ja) * 2007-06-20 2009-01-08 Yokogawa Electric Corp 積算データバックアップ装置と積算データバックアップ方法
JP2012147396A (ja) * 2011-01-14 2012-08-02 Brother Ind Ltd 無線通信装置及び画像形成装置

Also Published As

Publication number Publication date
US5628001A (en) 1997-05-06
KR940012831A (ko) 1994-06-24
KR0138973B1 (ko) 1998-06-15
JP2862471B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
JP2862471B2 (ja) 電気回路
US8005364B2 (en) Method and apparatus for communicating in the presence of radio frequency energy
CN1330196C (zh) 用于控制位于远离用户的移动终端的系统和方法
JPS60182825A (ja) 無線電話方式
JPH09139719A (ja) ベースバンド干渉の誘発を軽減するエネルギー効率のよい時分割無線装置
US6104937A (en) Power-saving method and circuit
JP2005268890A (ja) 無線通信端末装置、無線通信システムおよび無線通信方法
JPS6143026A (ja) 受信電界制御送信方式
JPH04345330A (ja) 移動無線装置
WO2002037714A1 (en) Method and apparatus to synchronize mobile radios
JPH0466139B2 (ja)
JPH04334215A (ja) 移動無線装置
JP2770347B2 (ja) 音声データ変換方式
JPS59196634A (ja) 送受信装置
JPS5833324A (ja) 移動通信機
JP2954001B2 (ja) Ｄｔｍｆ信号送出無線電話装置
JPH0537408A (ja) 無線機の動作電圧制御回路
JP2770346B2 (ja) 音声データ変換方式
JPH0492518A (ja) 送受信機
JPH0420292B2 (ja)
JP3099526B2 (ja) 無線電話装置
JPH05130006A (ja) 利得制御方式及び電話装置の利得制御方式
JP3051042B2 (ja) 携帯無線装置の置忘れ防止方法及び置忘れ防止機能付携帯無線装置
KR100652020B1 (ko) 배터리 잔류량에 따른 절전 모드 요구 기능을 가지는무선통신 단말기 및 그 방법과 그에 따른 절전 모드 제어시스템 및 그 방법
KR980007276A (ko) 리모트장치의 베터리저전위상태 알림기능을 구비한 무선전화기

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03