JPS62171248A - 回線速度検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は回線速度検出方式に関し、特にディジタル回線
に接続されたデータ端末装置が１通信開始時に、自動的
に回線速度を検出することを可能とする回線速度検出方
式に関する。

従来技術 従来は１回線速度は回線使用者と回線供給者との契約に
より、一義的に決められるのが普通で。

回線速度が変化する要因はなく、従って、回線速度の検
出も、オペレータによるチェックが行われていだに過ぎ
なかった。

しかし、近年、ネットワークの拡大に伴ない、異なる回
線速度を有するネットワークに接続されるゲートウェイ
等において、複数の回線速度に対応する必要が生じて来
た。

この場合には、複数の回線速度を自動検出できることが
望ましい。

目　　　　　的 本発明は、上述の如く、従来は考慮されていなかった、
回線速度の自動検出（無人検出）を可能とするために有
効に用い得る、回線速度検出方式を提供することを目的
とするものである。

構成 本発明の上記目的は、回線上のフラグを検出することに
より、回線速度を検出する回線速度検出方式において、
連続した前記フラグを所定回数検出した場合に、回線が
接続されたものとして受信クロックの同期を調べること
を特徴とする回線速度検出方式によって達成される。

以下１図面に基づいて本発明の構成をより詳細に説明す
る。

第１図は本発明の一実施例であるデータ端末装置の回線
速度検出部の構成を示す図である。図において、１はＣ
ＰＵ、２は後に詳述する１回線上のフラグを検出するた
めのフラグ検出部、３は通信制御部、４はプログラマブ
ルタイマ、５はバスを示している。なお、ＲｘＤは受信
データ、ＲｘＣは受信データ・サンプリングクロック、
また。

ＴｘＤは送信データ、ＴｘＣは送信データ・サンプリン
グクロックを示している。

第２図は上記フラグ検出部゛の詳細な構成を示すもので
ある。図において、２１．２２はデータのシリアル／パ
ラレル変換用８ビツトシフトレジスタ、２３、２４．２
５．２６はそれぞれ基準データを設定されている４ビツ
トコンパレータ、２７はカウンタ、２８はフリップフロ
ップである。

以下、第１図、第２図に基づいて、本実施例の動作を説
明する。

第１図に示される如く、回線上のデータは、通信制御部
３に入力されると同時に、フラグ検出部２にも入力され
る。受信データ・サンプリングクロックは、通信制御部
３．上記フラグ検出部２の他、プログラマブルタイマ４
にも入力される。また、フラグ検出部２の出力は、ＣＰ
Ｕ１のインタラブド（ｉｎｔ）入力に接続されている。

フラグ検出部２に入力されたデータは、後述する如き動
作により、データ端末装置が回線と接続されたと判断し
た場合に、ＣＰｔＴｌに対して割込みをかける。

ＣＰｔＪｌは上記割込みに係るルーチン内で、上記プロ
グラマブル４に入力されている前記受信データ・サンプ
リングクロックＲｘＣの１周期を調べ、回線速度を判断
する。

回線速度は、例えば、４８Ｋｂｐｓ、９．６Ｋｂｐｓと
いうような値であり、上記受信データ・サンプリングク
ロックＲｘＣの１周期から計算した値１例えば、４７．
９４　Ｋｂｐｓ、９．６０４ｂｐｓとは必ずしも一致し
ない。

従って、予め記憶させである上記４８ＫｂρＳまたは。

９．６ｂｐｓのいずれかであることをソフト的に決定し
出力させるようにすれば良い。

次に、フラグ検出の詳細について説明する。

受信データＲｘＤは、受信データ・サンプリングクロッ
クにより、前記８ビツトシフトレジスタ１．２でシリア
ル／パラレル変換される。上記変換データ（１６ビツト
パラレルデータ）は、前記４ビツトコンパレータにより
、該コンパレータ内に予め設定されている基準データと
比較される。

この比較の結果、入力データＲｘＤが、基準データ（プ
リセットデータ）と一致した場合には、コンパレータ２
６の出力が、前記カウンタ２７を“１”インクリメント
する。

このカウンタ値が、予め設定した値ｍになるとＱ　ｎ　
＝　１となり、前記フリップフロップ２８によりラッチ
された出力が、ＣＰＵＩに前述の如く割込みをかける。

上記基準データは、具体的には、通信フレームのフラグ
である０１１１１１１０（７４１１）が２回連続した、
０１１１１１１０．０１１１１１１０（７４Ｈ，７４Ｈ
）と設定される。すなわち、連続したフラグを上記ｍ回
、都合ＺＸｍＸｍ量検出場合ｔこ１回線が接続されたと
判断して上記割込みをかけるわけである。

上記ｍの値は、５〜１０位が適当である。これは受信デ
ータ中の雑音の影響を受けないようにすることが目的で
ある。

上記実施例によれば、簡単な構成によって、回線速度を
正確に、雑音等の影響なしに検出することができる。

なお、上記実施例に示したフラグ検出部の構成は一例で
あり１本発明はこれに限定されるべきものではない。

効　　　果 以上述べた如く１本発明によれば、簡単な説明で、回線
速度の自動検出（無人検出）を可能とする回線速度検出
方式を実現することができるという顕著な効果を奏する
ものである。

【図面の簡単な説明】

第１図は本発明の一実施例であるデータ端末装置の回線
速度検出部の構成を示す図、第２図はフラグ検出部の詳
細な構成を示す図である。 １：ｃＰｔＪ、２：フラグ検出部、３：通信制御部。 ４：プログラマブルタイマ、ＲｘＤ　：受信データ。 ＲｘＣ：受信データ・サンプリングクロック、２１．２
２　：シフトレジスタ、２３，２４，２５．２６　：コ
ンノくレータ、２７：カウンタ、２８：フリップフロッ
プ。

Claims (1)

【特許請求の範囲】
1. （１）回線上のフラグを検出することにより、回線速度
   を検出する回線速度検出方式において、連続した前記フ
   ラグを所定回数検出した場合に、回線が接続されたもの
   として受信クロックの同期を調べることを特徴とする回
   線速度検出方式。