JP2573210B2 - 通信システム - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、共通の通信媒体を介して送受信が行なわ
れ自局送信データも受信データとして受信データライン
に導かれる通信システムに係り、特に相手局からの送信
データだけを受信データとして受信データラインより抽
出する受信データ抽出方式に関する。

（従来の技術） ２線式通信のように送信データ，受信データが同一の
通信媒体を介して伝送される通信システムでは、自局の
送信データがそのまま受信データラインに回り込んで受
信データとして受取られてしまう。また、相手局送信中
を示すCD（キャリヤディテクト）信号等が用いられない
簡単な通信システムでは、SIO（Serial I/O Controlle
r;シリアル入出力コントローラ）をプログラミングする
際、送信中に受信のプログラムを行なうと自局の送信デ
ータが受信されてしまう。このような場合、送信直後に
受信のプログラムをする必要があるが、この受信プログ
ラムを開始するタイミングを厳密に知る必要がある。こ
のタイミングが早いと自局の送信データを受信してしま
い、遅いと相手局の送信データを受信できないからであ
る。また、SIOからの送信終了の割込み、またはタイマ
等を用いた時間監視による割込み受けるようにしても、
他の割込みサービスなどのために即座に割込みを受付け
ることができず、受信プログラムのタイミングが遅くな
り、相手局の送信データを受信できない可能性もある。
そこで従来は、割込み禁止状態にてCPU自身が時間監視
を行なう方式を適用している。しかし、この方式では、
CPUが時間監視を行なっている間は他のサービスを行な
うことはできず、CPUの処理能力が低下してしまう。

（発明が解決しようとする問題点） 上記したように、送信データと受信データが同一通信
媒体を介して伝送され、且つ相手局送信中を示す信号が
適用されないような簡易通信システムでは、従来は自局
の送信データが受信データラインに回り込むことが避け
られないことから、自局送信中に受信のプログラムが行
なえないだけでなく、受信プログラムの開始タイミング
を厳密に知る必要があることからCPU自身が時間監視を
行なわなければならないという問題があった。

この発明は上記事情に鑑みてなされたものでその目的
は、相手局からの送信データだけを受信データとして抽
出してSIO側の受信データラインに導くことができ、自
局送信中に受信プログラムを行なっても自局送信データ
を受信する恐れのない通信システムを提供することにあ
る。

［発明の構成］ （問題点を解決するための手段） この発明は、共通の通信媒体を介して送受信が行なわ
れる通信システムにおいて、自局送信データおよび相手
局送信データを受信データとして導く第１の受信データ
ラインと、この第１の受信データラインからの受信デー
タをシリアル入出力コントローラへ導く第２の受信デー
タラインと、上記シリアル入出力コントローラから送出
される自局送信データを通信媒体へ導く送信データライ
ンと、上記第１の受信データラインと第２の受信データ
ラインとの間に接続されると共に送信データラインに接
続され、当該送信データラインを監視して上記シリアル
入出力コントローラからの自局送信データを検出する
と、第１の受信データラインからの受信データを第２の
受信データラインへ導かないようにした抽出回路とを設
けたことを特徴とするものである。

（作用） 上記の構成においては、（シリアル入出力コントロー
ラから送出される自局送信データを通信媒体へ導く）送
信データラインが抽出回路によって監視される。この監
視の結果、シリアル入出力コントローラからの自局送信
データを検出すると、抽出回路は、第１の受信データラ
インからの受信データを第２の受信データラインへ導か
ないようにする。これにより、自局送信データが受信デ
ータであるかのように、第１の受信データラインから第
２の受信データラインに導かれてシリアル入出力コント
ローラ（の受信データ端子）に入力されるのを防ぐこと
が可能となる。

（実施例） 第１図（ａ）はこの発明を適用する調歩同期方式（ス
タート／ストップ方式）の通信システムの一実施例を示
すブロック構成図である。同図において、11は送信／受
信クロックを発生する発振器、12は発振器11から発生さ
れる送信／受信クロックの伝達に供されるクロックライ
ンである。このクロックライン12には、SIO（シリアル
入出力コントローラ）13のTXC端子（送信クロック端
子）並びにRXC端子（受信クロック端子）と本発明に直
接関係する受信データ抽出回路14のTXC/RXC端子（送信
／受信クロック端子）とが接続されている。SIO13のTXD
端子（送信データ端子）は送信データライン15により受
信データ抽出回路14およびモデム16の各TXD端子とそれ
ぞれ接続され、SIO13のRXD端子（受信データ端子）は受
信データライン17により受信データ抽出回路14のRXDO端
子（受信データ出力端子）と接続されている。受信デー
タ抽出回路14のRXDI端子（受信データ入力端子）は受信
データライン18によりモデム16のRXD端子と接続されて
いる。モデム16は送信データ（自局送信データ）および
受信データ（相手局からの送信データ）が共通に伝送さ
れる伝送線路19に接続されている。なお、従来のシステ
ムでは、受信データ抽出回路14は設けられておらず、モ
デム16のRXD端子とSIO13のRXD端子とが受信データライ
ン18により直接接続されていたことに注意されたい。

第１図（ａ）において、自局並びに相手局がいずれも
送信を行なっていない送信、送信データライン15および
受信データライン17,18はＨ（High）レベルになってい
る。このような状態で相手局が送信を行なった場合、相
手局からの送信データラインは伝送線路19、モデム16、
受信データライン18を介して受信データ抽出回路14のRX
DI端子に導かれる。受信データ抽出回路14はRXDI端子に
相手局からの送信データが導かれると、自局が送信中で
ないこの例では、同データを受信データとしてそのまま
RXDO端子から出力する。受信データ抽出回路14のRXDO端
子から出力された受信データ（相手局からの送信デー
タ）は受信データライン17を介してSIO13のRXD端子に導
かれる。

次に、自局が送信を行なう場合の動作を説明する。第
１図（ａ）において、SIO13のTXD端子から出力される送
信データは、送信データライン15を介してモデム16およ
び受信データ抽出回路14の各TXD端子にそれぞれ導かれ
る。SIO13に導かれた自局送信データは伝送線路19に送
出され、相手局へ送信される。伝送線路19は、送信／受
信の両伝送に共用されている。このため、自局送信デー
タは受信データライン18にも導かれ、同ライン18を介し
て受信データ抽出回路14のRXDI端子に入力される。しか
し第１図（ａ）のシステムでは、受信データ抽出回路14
のRSDI端子に入力された自局送信データがそのまま受信
データライン17に出力されてSIO13のRXD端子に導かれる
恐れはない。これは、以下に述べる受信データ抽出回路
14の動作による。即ちこの実施例では、受信データ抽出
回路14は、そのTXD端子にSIO13（のTXD端子）からの自
局送信データが入力されている期間中は、そのRXDI端子
に入力されるデータに無関係に受信データライン17をＨ
レベル（マーク状態）に保つ。この結果、自局の送信デ
ータがSIO13のRXD端子に回り込むことが確実に回避され
る。

第１図（ｂ）は第１図（ａ）に示した受信データ抽出
回路14のブロック構成図である。同図において、21はマ
イクロプロセッサ等から受信データ抽出回路14のＤ端子
（データ端子）に供給されるパラレルデータ（ここでは
自局送信時間を示すデータｍ）を受信データ抽出回路14
のSTB端子（ストローブ端子）に供給されるストローブ
信号に応じて保持するレジスタ、22はレジスタ21の保持
データｍをロードしてカウントアップ動作を行なうカウ
ンタである。カウンタ22は、カウント値がオール“1"の
ときにTC（キャリー出力）端子からＨレベルのキャリー
（オーバフロー）信号を出力するようになっている。23
は受信データ抽出回路14のTXD端子に供給される自局送
信データが入力されるインバータ、24はインバータ23の
出力信号をＪ入力、カウンタ22のTC端子からの出力信号
をＫ入力、受信データ抽出回路14のTXC/RXC端子に供給
される送信／受信クロックをCK入力（クロック入力）、
受信データ抽出回路14のCLR端子（クリア端子）に供給
されるクリア信号をCLR入力とするJKフリップフロップ
である。このJKフリップフロップ24は自局送信中を示す
のに用いられるもので、そのＱ出力信号はカウンタ22の
CLR端子に供給される。なお、上記した第１図（ｂ）に
示す受信データ抽出回路14のＤ端子,STB端子およびCLR
端子は、第１図（ａ）においては省略されている。

25はJKフリップフロップ24のＱ出力信号および上記TX
D端子に供給される自局送信データが入力されるNORゲー
ト、26はNORゲート25の出力信号をＤ入力、受信データ
抽出回路14のTXC/RXC端子に供給される送信／受信クロ
ックをCK入力するとＤフリップフロップである。このＤ
フリップフロップ26の出力信号はカウンタ22のLM（ロ
ード）端子に供給される。28は上記TXC/RXC端子に供給
される送信／受信クロックが入力されるインバータであ
る。このインバータ28の出力信号は、カウンタ22および
後述するＤフリップフロップ30の各CK端子に供給され
る。29は受信データ抽出回路14のRXDI端子に供給される
データ（データ信号、ここでは相手局からの送信データ
または自局送信データ）をＤ入力、上記TXC/RXC端子に
供給される送信／受信クロックをCK入力とするＤフリッ
プフロップ、30はＤフリップフロップ29のＱ出力信号を
Ｄ入力、インバータ28の出力信号をCK入力とするＤフリ
ップフロップ、31はＤフリップフロップ30およびJKフリ
ップフロップ24の各出力信号が入力されるNANDゲート
である。NANDゲート31の出力信号は受信データとして受
信データ抽出回路14のRXDO端子に供給される。

41は受信データ抽出回路14のＤ端子に供給されるパラ
レルデータをレジスタ21のＤ端子に導くパラレルデータ
ライン、42は受信データ抽出回路14のSTB端子に供給さ
れるストローブ信号をレジスタ21のCK端子に導く信号ラ
イン、43はカウンタ22のTC端子からの出力信号をJKフリ
ップフロップ24のＫ端子に導く信号ラインである。44は
受信データ抽出回路14のTXD端子に供給される自局送信
データをインバータ23並びにNORゲート25に導く送信デ
ータライン、45は受信データ抽出回路14のCLR端子に供
給されるクリア信号をJKフリップフロップ24のCLR端子
に導く信号ラインである。46は受信データ抽出回路14の
RXDI端子に供給されるデータをＤフリップフロップ29の
Ｄ端子に導く受信データライン、47は受信データ抽出回
路14のTXC/RXC端子に供給される送信／受信クロックを
フリップフロップ24,26,29のCK端子およびインバータ28
に導く信号ライン、48はNANDゲート31の出力信号を受信
データ抽出回路14のRXDO端子に導く受信データラインで
ある。

次に第１図（ｂ）に示す受信データ抽出回路14の動作
を説明する。

まずシステムリセット時においては、受信データ抽出
回路14のCLR端子に供給されるクリア信号がＬ（Low）レ
ベルとなる。この結果JKフリップフロップ24はリセトさ
れ、そのＱ出力信号はＬレベルとなり、JKフリップフロ
ップ24のＱ出力信号はカウンタ22に対するクリア信号と
してそのCLR端子に供給される。したがってカウンタ22
は、JKフリップフロップ24のＱ信号がＬレベルに遷移す
ることによりリセットされ、そのカウント値は０（オー
ル“0"）となる。カウント22のカウント値がオール“1"
でない場合、そのTC端子からの出力信号はＬレベルとな
る。カウンタ22のTC端子からの出力信号は信号ライン43
を介してJKフリップフロップ24のＫ入力端子に供給され
る。

さて、自局，相手局とも送信を行なっていない場合に
は、受信データ抽出回路14のTXD端子に接続されている
送信データライン44およびRXDI端子に接続されている受
信データライン46はＨレベルとなっている。

受信データライン44がＨレベルの場合、NORゲート25
の出力信号はJKフリップフロップ24のＱ出力信号に無関
係にＬレベルとなる。このNORゲート25からのＬレベル
の信号はＤフリップフロップ26のＤ端子に供給される。
この結果Ｄフリップフロップ26は、そのCK端子に受信デ
ータ抽出回路14のTXC/RXC端子、信号ライン47を介して
（第１図（ａ）に示す発振器11からの）送信／受信クロ
ックが供給されることにより、同クロックの立上がりの
タイミングでリセットし、その出力信号はＨレベルと
なる。

Ｄフリップフロップ29は、そのCK端子に上記TXC/RXC
端子を介して送信／受信クロックが供給されることによ
り、同クロックの立上がりのタイミングでそのＤ入力信
号をラッチする。Ｄフリップフロップ29のＱ出力信号は
Ｄフリップフロップ30のＤ端子に供給される。Ｄフリッ
プフロップ30は、そのCK端子にインバータ28によってレ
ベル反転された送信／受信クロックが供給されることに
より、同クロックの立下がりのタイミングでそのＤ入力
信号をラッチする。即ち、受信データライン46上の信号
は、送信／受信クロックの立上がりでＤフリップフロッ
プ29にラッチされ、次の立下がりでＤフリップフロップ
30にラッチされる。したがって、自局，相手局とも送信
を行なっていないために受信データライン46がＨレベル
にあるこの例では、Ｄフリップフロップ30の出力信号
はＬレベルとなる。もし、受信データライン46がＬレベ
ルにあれば、Ｄフリップフロップ30の出力信号はＨレ
ベルとなる。即ちＤフリップフロップ30の出力信号
は、受信データライン46上の信号を送信／受信クロック
で決まる所定時間後にレベル反転した信号に一致する。

Ｄフリップフロップ30の出力信号はJKフリップフロ
ップ24の出力信号と共にNANDゲート31に入力される。
NANDゲート31は、JKフリップフロップ24の出力信号が
この例のようにＨレベルにある場合はゲートを開き、Ｄ
フリップフロップ30の出力信号のレベル反転信号を受
信データライン48経由でRXDO端子に出力する。したがっ
て、受信データライン46がこの例のようにＨレベルにあ
るためにＤフリップフロップ30の出力信号がＬレベル
にある場合には、受信データライン48は受信データライ
ン46と同じＬレベルとなる。即ち、JKフリップフロップ
24の出力信号がＨレベルにある場合には、受信データ
ライン46上の信号はＤフリップフロップ29,30およびNAN
Dゲート31を介してそのまま受信データライン48に出力
される。これに対してJKフリップフロップ24の出力信
号がＬレベルにある場合には、NANDゲート31はゲートを
閉じてＤフリップフロップ30の出力信号に無関係にＨ
レベルの信号を出力する。

次に、相手局が送信を行なった場合の動作を説明す
る。このとき自局は送信を行なっていないので送信デー
タライン44はＨレベルを保ち、したがってJKフリップフ
ロップ24のＪ入力はＬレベルを保つ。またJKフリップフ
ロップ24のＫ入力もＬレベルを保つ。このためJKフリッ
プフロップ24は状態遷移せず、その出力信号はＨレベ
ルを保つ。JKフリップフロップ24の出力信号がＨレベ
ルの場合、第１図（ａ）に示す受信データライン18を介
して受信データ抽出回路14のRXDI端子に導かれ、更に第
１図（ｂ）に示す受信データライン46に導かれる相手局
からの送信データは、前記の説明から明らかなように、
Ｄフリップフロップ29,30およびNANDゲート31を介して
そのまま受信データライン48に出力される。

最後に自局が送信を行なう場合の動作について第２図
のタイミングチャートを参照して説明する。調歩同期方
式における送信は、第１図（ａ）に示すSIO13が送信デ
ータライン15にスタートビットを出力すること、即ち送
信データライン15をＨレベルからＬレベルに変化させる
ことにより開始される。送信データライン15上の自局送
信データは、前記したように第１図（ａ）の受信データ
ライン18上にも回り込む。送信データライン15上の送信
データは受信データ抽出回路14のTXD端子を介して第１
図（ｂ）の送信データライン44に導かれ、受信データラ
イン18に回り込んだ送信データは受信データ抽出回路14
のRXDI端子を介して第１図（ｂ）の受信データライン46
に導かれる。したがって自局が送信する場合には、第１
図（ｂ）の送信データライン44および受信データライン
46の状態は、第２図に示すようになる。

自局送信開始によりSIO13からストップビットが出力
され、第１図（ｂ）の送信データライン44が第２図に示
すようにＨレベルからＬレベルに変化すると、NORゲー
ト25の出力信号は、JKフリップフロップ24のＱ出力信号
がＬレベルであることから、ＬレベルからＨレベルに変
化する。この結果Ｄフリップフロップ26は、送信データ
ライン44がＬレベルとなった直後の（信号ライン47上
の）送信／受信クロックの立上がりのタイミングでセッ
トし、その出力信号は第２図に示すようにＨレベルか
らＬレベルに変化する。

Ｄフリップフロップ26の出力信号がＬレベルに変化
すると、カウンタ22のLM入力信号もＬレベルに変化す
る。これにより次の送信／受信クロックの立下がりのタ
イミングでレジスタ21の保持データｍがカウンタ22にロ
ードされる（第２図参照）。そしてカウンタ22は、その
後の送信／受信クロックの立下がり毎にカウントアップ
動作を行なう。これによりカウンタ22のカウント値は、
第２図に示すようにｍ→ｍ＋１→ｍ＋２→ｍ＋３…と変
化する。なお、カウント22の初期値であるデータｍは、
自局の送信時間を示すもので、具体的にはカウンタ22の
最大値（オール“0"で示される値）から自局の送信時間
に相当する送信／受信クロック数を減じた値である。こ
のデータｍは、例えば自局送信開始時にマイクロプロセ
ッサ等によって受信データ抽出回路14のＤ端子、パラレ
ルデータライン41を介してレジスタ21のＤ端子に供給さ
れ、同じく受信データ抽出回路14のSTB端子、信号ライ
ン42を介して供給されるストローブ信号に応じて、レジ
スタ21にセットされたものである。

送信データライン44がＬレベルに変化すると、JKフリ
ップフロップ24のＪ入力信号はＨレベルとなる。この結
果JKフリップフロップ24は、送信データライン44がＬレ
ベルに変化した直後の送信／受信クロックの立上がりの
タイミングでセットする。JKフリップフロップ24のセッ
ト状態は、自局が送信状態にあることを示す。JKフリッ
プフロップ24がセットすると、そのＱ出力信号はＬレベ
ルからＨレベルに変化し、出力信号は第２図に示すよ
うにＨレベルからＬレベルに変化する。JKフリップフロ
ップ24のＱ出力信号がＨレベルに変化すると、NORゲー
ト25の出力信号は再びＬレベルに変化する。この結果Ｄ
フリップフロップ26は、NORゲート25の出力信号がＬレ
ベルに変化した直後の送信／受信クロックの立上がりの
タイミングでリセットし、その出力信号は第２図に示
すようにＨレベルに戻る。

さて、受信データライン46に回り込んだ自局送信デー
タは、Ｄフリップフロップ29,30を介してレベルを反転
された状態でＤフリップフロップ30の端子に出力さ
れ、NANDゲート31の一方の入力に導かれる。このNANDゲ
ート31の他方の入力にはJKフリップフロップ24の出力
信号が導かれる。この例のようにJKフリップフロップ24
の出力信号がＬレベルにある場合、即ち自局が送信状
態にある場合には、NANDゲート31はそのゲートを閉じて
マーク状態を示すＨレベルの信号を受信データライン48
に出力する。このため、上記のように自局送信データ
（のレベル反転データ）がＤフリップフロップ30の端
子に回り込んでいても、このデータが受信データライン
48に出力される恐れはない。

やがて自局の送信が終了すると、この送信期間中のカ
ウンタ22のカウントアップ動作によりカウンタ22のカウ
ント値がオール“1"となり、カウンタ22のTC端子からＨ
レベルの信号が出力される。これにより信号ライン43
が、第２図に示すようにＨレベルとなり、したがってJK
フリップフロップ24のＪ入力信号もＨレベルとなる。こ
の結果JKフリップフロップ24は、そのＪ入力信号がＨレ
ベルとなった直後の送信／受信クロックの立上がりのタ
イミングでリセットし、その出力信号は第２図に示す
ようにＨレベルに戻る。この結果NANDゲート31は再びゲ
ートを開く。

なお、前記実施例では、通信レートがクロックレート
に等しいものとして説明したが、通信レートがクロック
レートのｎ倍（ｎは一般に16,32,64など）の場合でも同
様に適用できる。また、前記実施例では、カウンタ22の
初期値となるデータｍをマイクロプロセッサ等によりレ
ジスタ21にセットするものとして説明したが、送信時間
が固定の場合にはハードウェアで固定することも可能で
ある。更に、カウンタ22としてダウンカウンタを用い、
データｍとして自局送信時間に相当する送信／受信クロ
ック数を用いることも可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、相手送信中を
示す特定信号を用いない簡易通信システムでありなが
ら、相手局からの送信データだけを受信データとして抽
出してSIO（シリアル入出力コントローラ）側の受信デ
ータラインに導くことができ、自局送信中にSIOの受信
プログラミングを行なっても自局送信データを受信する
ことがなくなる。しかも、従来のようにSIOの受信プロ
グラミングを正しく行なうために、自局送信開始後にCP
Uによる厳密な時間監視を行なって送信終了を待つよう
な処理が不要となる。

【図面の簡単な説明】

第１図（ａ）はこの発明を適用する通信システムの一実
施例を示すブロック構成図、第１図（ｂ）は第１図
（ａ）に示す受信データ抽出回路14のブロック構成図、
第２図は動作を説明するためのタイミングチャートであ
る。 13……SIO（シリアル入出力コントローラ）、14……受
信データ抽出回路、15,44……送信データライン、17,1
8,46,48……受信データライン、16……モデム、19……
伝送線路、22……カウンタ、24……JKフリップフロッ
プ、31……NANDゲート。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】共通の通信媒体を介して送受信が行なわれ
   る通信システムにおいて、 自局送信データおよび相手局送信データを受信データと
   して導く第１の受信データラインと、 前記第１の受信データラインからの受信データをシリア
   ル入出力コントローラへ導く第２の受信データライン
   と、 前記シリアル入出力コントローラから送出される自局送
   信データを前記通信媒体へ導く送信データラインと、 前記第１の受信データラインと前記第２の受信データラ
   インとの間に接続されると共に前記送信データラインに
   接続され、当該送信データラインを監視して前記シリア
   ル入出力コントローラからの自局送信データを検出する
   と、前記第１の受信データラインからの受信データを前
   記第２の受信データラインへ導かないようにした抽出回
   路とを具備したことを特徴とする通信システム。