CN104412221B - 时钟域之间的数据传输 - Google Patents

Abstract

本发明公开了一种用于在数字系统中从第一时钟域(2)向第二时钟域(4)传输数据信号(data_a)的装置。所述装置包括用于从第一时钟域(2)接收输入信号data_a的信号输入元件(6,7)；用于存储输入信号(data_a)的元件(6,7)，以及用于向第二时钟域(4)传输输入信号(data_a)的元件(12,13)，所述传输输入信号遵循于第二时钟域(4)的时钟信号(ck)的转换。

Description

时钟域之间的数据传输

技术领域

本发明涉及在数字系统中时钟域之间传输数据的系统和方法，尤其是时钟域是非同步的。

背景技术

在不同的电子系统中，例如无线(例如蓝牙)系统，存在两个或多个非同步时钟域需要至少偶发地彼此通讯。这些时钟域可以运行在不同频率，例如，中央处理器可以运行在高频率，一个或多个外围设备运行在低频率。此外，其中一个时钟域可以在其未被应用时为了节约电能而进入不活动周期，例如休眠或者待机模式。这是典型的快时钟域，在此周期内慢时钟域用作计时器。在此周期内，两个时钟域之间通常没有通讯。

当数据信号需要从一个时钟域传输至另一时钟域时，已知系统采用“握手”过程，其中时钟域协商参数，例如通过使用忙碌标志，来建立接收时钟域准备从产生时钟域接收信号。其对于在接收时钟域的安全周期内信号能够由的时钟域传输是必需的，例如远离接收时钟域内数据发生改变的转换(其中时钟由0变1或者由1变0)，从而避免信号讹误或系统的亚稳态。然而，已知的握手过程相对较慢，这是由于其需要时钟域的多周期来获得它们之间的同步，还需要全部时钟域同时启动。由于过程中需要全部时钟域保持运行，从而需要消耗大量电能。

此外，如果时钟域的数据信号的传输是无效的或者时钟信号太慢以至于不能捕捉数据信号，即与时钟周期相比，输入数据信号是有效的，随后需要产生时钟域保持长时间的有效来等待用于接收时钟数据的合适时间以接收数据信号，在此期间，产生时钟域的数据信号很可能变为无效，意味着将不能传输信号。因此，这将会导致数据丢失，以及消耗不必要的电能。

发明内容

本发明的目的在于提供一种改进的系统和方法，用于微处理器系统中两个时钟域之间的通讯。

根据本发明的第一方面，提供一种在数字系统中从第一时钟域向第二时钟域传输数据信号的装置，所述装置包括：

用于接收第一时钟域的输入信号的信号输入元件；

用于储存输入信号的元件；以及

向第二时钟域传输输入信号的元件，所述传输输入信号遵循于第二时钟域传输的时钟信号的转换。

本发明还提供一种在数字系统中从第一时钟域向第二时钟域传输数据信号的方法，所述方法包括：

从第一时钟域接收输入信号；

储存输入信号；

向第二时钟域传输输入信号，所述传输输入信号遵循于第二时钟域的时钟信号的转换。

通常，第一时钟域包括第一时钟，以及第二时钟域包括第二时钟，所述第一时钟和第二时钟是非同步的。第一时钟域和第二时钟域可以具有不同的频率；即第一时钟域的频率高于第二时钟域或者相反。数据信号可以配置为在第二时钟的每个或者全部正转换和负转换时传输。然而，优选地，数据信号在正转换时传输。

通过储存输入信号并随后将其向第二时钟域传输，所述设备配置为应对：当第二时钟域无效或者等待第二时钟域的转换(如果等待时间远长于输入信号有效并被接收的时间)时，从第一时钟域接收输入信号，即无需像传统握手过程一样，第一和第二时钟域必须同时有效。因此，由于第一时钟域仅仅需要在输入信号被接收的时间周期内有效，以及第二时钟域仅仅需要在向第二时钟域传输输入信号时有效，系统的电能消耗显著减小；时钟域在非必要时长内也无需保持有效，例如等待另一时钟域变为有效期间。

此外，由于存储输入信号使得一旦检测到在第二时钟域发生转换就传输信号(虽然需要时间通过传输元件传输输入信号)；在输入信号被传输之前，系统无需等待任何握手过程的完成。第二时钟信号的转换还使得进入第二时钟域的输入信号的传输在时间上被准确限定，例如与转换相关的第二时钟域的“事件”。

与现有技术中的“握手”过程相反，不必保留源时钟域的数据来防止其改变，直到数据传输有效地发生，这是有益的。

如前所述，本发明尤其适合，但不被限于处理两种通常情况，该情况为当由第一时钟域接收到输入信号或者第二时钟的频率太慢以至于不能在输入信号变为无效前捕捉输入信号时，第二时钟域是无效的。当输入信号被接收时第二时钟域有效的情况下，其存在琐碎情况，其中第二时钟的频率足够高以在其有效时捕捉输入信号，即第二时钟发生转换以触发输入信号在输入信号变换数值或者第一时钟域变为无效之前向第二时钟域传输。该情况中本发明的优点尤其在于，在输入信号变为无效前，第二时钟的频率太低以至于不能捕捉输入信号，因为其变换数值或者第一时钟域本身变为无效。然而，由于输入信号的接收和传输是暂时独立的，并且被存储元件缓存，输入信号可以存储在存储元件内，直到第二时钟的下一个转换被检测到，使得输入信号随后被传输至第二时钟域。典型地，第二时钟的周期将长于输入信号的持续时间，即在输入信号有效的时间内，不能保证第二时钟发生转换。例如，1比特信号，输入信号的持续时间在信号正边沿和负边沿之间。输入信号的持续时间可以任意长。

在一组实施例中，信号输入元件包括一个或多个触发器，例如D触发器。优选地，输入信号被提供给触发器的“设置”(S)输入端，并且触发器优选地由第二时钟进行计时。从而使得输入信号直接传输至触发器的输出端Q，无需依靠运行中的时钟来通过触发器对其计时，例如来自输入端D。同时还无需专用的反馈回路来对触发器清零。优选地，触发器的输入端D接地。该装置使得输入信号被系统接收和存储，在第二时钟域无效的情况，或者第二时钟过慢以至于输入信号在时钟可以通过触发器对信号计时之前变为无效，因为重新通过触发器输入端S传输信号需等待时钟信号进入触发器。当第二时钟域有效时，由于所存储的信号易于被传输，因此所述装置对输入信号的变化不敏感。因此，无需发送握手或“安全”信号来确认准备接收来自第一时钟域的输入信号。并且意味着无需在两个时钟域之间建立任何临时关联，输入信号就可以非同步地传输。提供两个或多个触发器(例如串联)可减小输入信号未正确通过触发器的几率，这是由于触发器输出端的不稳定状态，例如当输入信号在由1至0的转换处变为无效而第二时钟有效时。如果该输出信号随后传输至另一个触发器的输入端，不稳定状态传输给全部触发器的几率很小，即由于几率是相乘的。

在输入信号被接收时第二时钟域无效的情况下，在向第二时钟域传输输入信号时，第二时钟无转换发生。因此，所述装置必须等待第二时钟域变为有效，以使第二时钟发生转换，使得输入信号能够被传输至第二时钟域。然而，本申请具有的优势特征克服了必须长时间等待第二时钟域变为有效。因此，在一组实施例中的所述装置包括用于激活第二时钟域的激活元件，即启动第二时钟。

激活第二时钟域的请求可以由新输入信号的接收触发。然而，第二时钟通常控制仅周期性有效的设备，第二时钟域周期性地进入和退出休眠或者待机模式，在一组实施例中，第二时钟域的激活请求来自外源。例如，如果第二时钟域由外围设备控制，通过外围设备从睡眠模式中恢复，激活第二时钟域的请求来自外源。例如，如果第二时钟域正在控制外围设备，通过使用该外围设备使其退出休眠模式，激活第二时钟域的请求将来自于任何被探测到的想要对外围设备的使用，虽然所述探测机构可能本身处于第一时钟域之中，且因此请求可以由输入信号所触发。随后激活第二时钟域，以便此时能够从第一时钟域接收数据信号。

通过激活第二时钟域，如果必要，输入信号可以更快地传输至第二时钟域。其中并不要求类似传统的握手过程中同时激活第一和第二时钟域，虽然激活第二时钟域的请求信号可以在输入信号刚被接收时就发送，但第二时钟域有效时，第一时钟域可能已经变为无效，例如在输入信号已经被发出之后。

一旦第二时钟域被激活，即第二时钟启动，第二时钟的转换将在一个时钟周期的最大值内发生(如果使用特定转换，例如正转换)，使得输入信号传输至第二时钟域，虽然如前所述，输入信号可能需要有限的周期(例如两个时钟周期)通过传输元件。优选地，第二时钟域的时钟在其周期内的某一点启动，以便于转换相对快速地发生，例如在转换的半个时钟周期内，例如刚好在相应转换之前的某一点(数据变换点)，以便如果第二时钟具有特别低的频率时，等待转换的时间可以最小化。如果其有效但具有低频率，所述时钟的启动还可以用于重启第二时钟以更接近于转换，即当第二时钟域无效时，激活第二时钟域的请求不能使用，如果第二时钟频率特别慢，例如大于输入信号的持续时间时，可以发送时钟重启的请求信号。然而，重启第二时钟可能存在第二时钟域数据值丢失的风险。当第二时钟域无效时，一旦信号被探测到，就立刻发送请求信号，或者如果第二时钟没有发生转换，请求信号可以在输入信号探测后经过预设周期再发送出去。该结构还可以用于当第二时钟域无效时，例如激活元件无需确定第二时钟域是否有效，其简单地等待预设周期以及如果第二时钟未发生转换，其发送信号以激活第二时钟。

第一和第二时钟域可以具有相对于彼此已知的有效和无效周期，因此第二时钟域可以自动确认何时从无效周期恢复以接收来自第一时钟域的输入信号。然而，对于大部分装置，两个时钟域是相对自主的。因此，在一组实施例中，激活第二时钟域的元件包括用于检测输入信号已经在信号输入处被接收的元件。所述元件可以为信号输入部件或者另一下游部件，例如一个或者多个触发器。由于激活元件可以一旦检测到输入信号就发送请求信号至第二时钟域，因此其最小化了传输输入信号所需的时间。

用于激活第二时钟域的请求信号可以包括短持续时间脉冲，其仅用于激活第二时钟域。然而，请求信号可以更紧密与一个或者多个系统中的信号相关，例如输入信号或者第二时钟信号。在一组实施例中，请求信号在延长的时间段内是有效的，例如其值为1。延长的请求信号周期可以与输入信号相关，例如一旦接收到输入信号(在其正边沿)就通过激活元件发送，且当输入信号变为无效时(在其负边沿)将其取消，或者可以与第二时钟信号相关，例如一旦接收到第二时钟信号延长周期就结束。所述请求信号可选择的相对于输入信号延时，例如其由第一或第二时钟确定。这是典型地时钟周期正转换，例如在输入信号接收后，请求信号可以在下一个正转换时发送。另一选择为激活元件发送和取消请求信号可以依赖于装置中的其他部件和/或信号。例如，一旦输入信号向第二时钟域传输完成，请求信号可以取消。请求信号的取消使得第二时钟域变为无效，即在负转换时回到休眠或者待机模式，快速传输输入信号，从而减小第二时钟域的有效时间，以便减小系统的能量损耗。

用于存储来自第一时钟域的输入信号的元件包括任意适合的数据存储元件，装置或设备，其能够在第二时钟域无效或其有效但等待第二时钟周期转换时存储信号。其可以包括寄存器。该部件可以存储输入信号，直到其探测到第二时钟域的时钟周期的转换，或者从其他执行此探测的部件(例如一个或多个触发器)接收到信号，其传输输入信号至第二时钟域。因此，通常更多的触发器可以由第二时钟进行计时，例如在其周期的正边沿，虽然负或者全部边沿可以作为替代。存储元件可以从信号输入端接收输入信号，即存储元件和信号输入端可以包括独立部件：一个用于接收输入信号，一个用于存储输入信号。然而，该功能也可以通过单一部件来实现，所述单一部件用于接收和存储来自第一时钟域的信号输入。

与系统其他部件一样，用于将存储元件的输入信号传输至第二时钟域的元件包括任何适于实现该功能的部件，例如一个或多个触发器。数据传输遵循于第二时钟的转换。所述传输可以在转换时发生，即一旦其被探测到，或者转换和传输周期之间存在同步周期。提供同步周期能帮助系统避免由于第二时钟域的数据值(例如来自于第一时钟域)可能在第二时钟周期的转换时发生改变所引起的亚稳态。在此情况下，可以合适地避免在接近第二时钟域的转换时传输数据，从而防止数据信号之间的混淆。所述同步周期通常由第二时钟确定，例如时钟周期内随后的转换。所述同步周期还可以取决于向第二时钟域传输输入信号的部件。例如，如果传输元件包括一个或多个由第二时钟进行计时的触发器，存在一个内建的同步周期,该同步周期取决于输入信号向第二时钟域输出之前其所需通过的触发器数量。

如前所述，为了建立与数据信号相关联的定义事件或时间标志，在第二时钟发生转换时或相对于该转换时将输入信号传输到第二时钟域是有利的。此外，当第一和/或第二时钟域处于未知状态时(例如当系统首次启动时)，不传输输入信号，以防止在没有相关时间标志或其本身处于未知状态时数据信号被传输至第二时钟域是有利的。在一组实施例中，所述装置包括阻断输入信号向第二时钟域传输的元件，例如如果第一和/或第二时钟域处于未知状态。当时钟变为有效时，阻断输入信号的传输帮助建立定义信号，即传输输入信号将定义第二时间域的时间标志。例如，传输元件的全部数据值可以设定为0，以便一旦时钟变为有效并且输入信号被接收时，则可以发现定义为0至1的转换，从而减小了数据讹误或亚稳态的风险。同时还消除了探测到错误激活输入的可能性。

阻断元件可以包括任何适用部件，例如一个或多个触发器。其可以如同装置中的一个或多个其他部件(例如信号输入元件)一样是相同的部件(例如触发器)，但优选地阻断元件为独立部件。阻断元件的输出端优选地与信号输入元件的输出端相结合(例如在与门内)从而阻断输入信号的传输。如果阻断元件包括一个或多个触发器，阻断信号可以提供给触发器的“重启”(R)输入端，以至于输出端Q总为0，从而阻断输入信号。优选地，触发器由第二时钟进行计时。如此使用触发器也保证了当第二时钟域变为有效时产生定义信号，例如在第二时钟信号的正边沿清楚地由0变为1，从而帮助提供与输入信号向第二时钟域的传输相关联的定义时间标志。阻断元件的另一优点在于，当阻断推迟了输入信号的传输时，例如当第二时钟域返回至无效状态或者一个或全部时钟域进入未知状态，所述阻断信号可以用于将装置中的全部寄存器(例如存储元件)清零，以便于当下一输入信号被接收时，装置能清楚地探测到新信号的接收。

如前所述，由于提供了存储元件以及第一和第二时钟域之间的独立性(即第一和第二时钟域不必像传统握手过程一样同时有效)，因此对第一和第二时钟域的绝对或相对频率也没有要求。为了实现上述操作方式，装置内的部件无需依赖于第一或第二时钟域的任何特定频率。虽然，第一时钟域的频率可以是第二时钟域的整数倍(或相反)和/或具有固定相位，但本发明一般无需其具有同步或特定关系。此外，本发明的实施例对于第一和/或第二时钟域进入休眠或待机模式以及非同步重启是容许的。

附图说明

本发明的实施例将通过实例，以及结合附图进行描述,其中：

图1所示为关于本发明装置的原理图。

图2所示为本发明另一实施例的系统方框图。

具体实施方式

图1所示为本发明中装置的逻辑实施原理图。所述装置配置为从第一时钟域2向第二时钟域4传输输入信号data_a。通常第一时钟域2包括第一时钟，第二时钟域4包括第二时钟。本发明中第一和第二时钟的绝对或相对频率是独立的，其可以是任意值。

所述装置包括一对串联的触发器6,7，用于接收输入信号data_a至其输入端S，第一触发器6接收‘0’输入Vss作为其D输入。触发器6,7由第二时钟ck进行计时，最终触发器7的输出端Q传输至与门8。与门8的另一输入为来自另一对串联触发器10,11的输出端Q。触发器10,11同样由第二时钟ck进行计时，并且接收重启信号arst至触发器10,11的输入端R。'1'输入V_DD传输至第一触发器10的输入端D。

与门8的输出dataCapured_a被传输至另一对触发器12,13的输入端D，以及另一输出端14，其可以由此被系统的其他部分使用。此对触发器12,13是串联，其由第二时钟ck进行计时，并且接收重启信号arst至触发器10的输入端R。最终触发器13的Q输出data输出至第二时钟域4。

图1所示的装置的运行如下所述。起初当装置启动时或者重启时，重启信号arst置为1。由于重启信号arst被传输至图1左下方的触发器10,11的输入端R，无论触发器10，11输入端D为何值，触发器10,11的输出Q为0。最终触发器11输出端Q的值0传输至与门8，来防止任何信号通过与门8并将输出dataCaptured_a置于0。重启信号arst也传输至图1右边的一对触发器12,13的输入端R，其将输出值data置于0。因此可见重启信号用于清除装置的全部输出值，以至于当新输入信号被接收时，存在所确定的由0至1的转换作为此信号传播通过装置。在一些点，同步第二时钟ck，重启信号arst设置为0，从而使得由D输入端(V_DD)向底部左侧的触发器12传输的一个信号通过与门8。

同时，输入信号data_a可以被图1左上方的两个触发器6,7的输入端S接收，即将值1提供给触发器6,7。当输入信号data_a被接收时，使得触发器6,7的输出Q上升为1，无论其输出D为何值。虽然，输入信号data_a随后变为无效，原始输入信号将被存储至触发器6,7的输出Q，只要第二时钟ck没有变为有效且传输0值，信号Vss就从输入D通过。

装置的运行此时取决于第二时钟域4的状态，即其是否有效。只要重启信号arst未被设置，在该阶段输入信号data_a将在第二时钟ck的两个周期内通过与门8，并且作为dataCaptured_a输出，即输入数据已经被捕捉且存储。然而，如果第二时钟域4为无效，或者第二时钟ck过低以至于正转换并未到来，数据信号就不能进一步通过装置传输，即不能通过同步触发器12,13。

一旦第二时钟ck变为有效，以第二时钟ck计时的与门8的输出dataCaptured_a就能够通过最终的两个同步触发器12,13。一旦信号dataCaptured_a已经通过触发器12,13，其就作为输出数据信号data从最终触发器13的输出Q传输至第二时钟域4。所述数据信号因此与第二时钟ck同步。

如果当输入信号data_a被第一对触发器6,7接收时，第二时钟域4有效，其可以如前所述地通过与门8，然后通过中间触发器12,13来计时以便作为同步输出信号data传输至第二时钟域。

然而，如果第二时钟ck具有相对低的频率，此时可能在很长时间内第二时钟ck内都不会发生正转换，其甚至可能发生在输入信号data_a变为无效之后，即返回至0值。在此情况下，输入信号data_a存储在第一对两个触发器6,7的输出端Q，以等待第二时钟ck的正转换，如前所述。

如图2所示，本发明的实施例尤其适用于，第二时钟域无效但来自第一时钟域要进行传输的数据信号有效的情况。图2所示的模块3为图1所示的装置。如图1所示，同步装置3从第一时钟域2的外围设备18接收输入信号data_a，并输出数据信号dataCaptured_a。同步装置3的部件由第二时钟ck进行计时。所述系统还包括时钟请求模块16，其包括与时钟请求模块16相连接的同步装置3。

在运行过程中，第一时钟域2的外围设备18能探测其状态的改变，例如处于休眠模式的鼠标中的移动探测器用于探测鼠标已被移动。这导致外围设备18输出信号data_a，其被时钟请求模块16内的同步装置3接收。输入信号data_a指示，包括另一外围设备20(例如鼠标的芯片)的第二时钟域4需要被设备(例如鼠标)所使用，但是第二时钟域4为无效，即没有第二时钟信号ck可用于由第一时钟域2传输数据信号。同步装置输出信号dataCaptured_a引起时钟请求模块16向第二时钟域4输出信号req-ck，以此请求第二时钟ck启动以激活第二时钟域4。第二时钟ck随后被激活，并且其信号反馈到时钟请求模块16，从而在其中被同步装置3应用，例如从第一时钟域2向第二时钟域4传输输入信号data_a以作为信号data。第二时钟ck还可以用于外围设备20，例如用于执行任何他们所需的动作。

一旦第二时钟域4的时钟ck被时钟请求模块16接收，信号clear可以被发送到时钟请求模块16以指示不再需要第二时钟ck。此信号一般在第二时钟ck的正边沿产生，例如在向第二时钟域4传输数据信号的最终步骤，并且使得第二时钟域4返回到休眠或待机模式。

本领域技术人员可知上述多样和修改的实施例均在本发明的多方面的保护范围内。例如，不必为全部触发器单独提供R和S输入端，可以与具有R和S输入端的触发器结合使用。如图2所示的装置，如果需要可以引入另一同步装置，例如同步第一和第二时钟域之间数据的附加数据传输。

Claims (16)

1.一种用于在数字系统中从第一时钟域向第二时钟域传输数据信号的装置，所述装置包括：

用于接收第一时钟域的包括触发器的输入信号的信号输入元件，其中输入信号被提供给触发器的“设置”(S)输入端且触发器的“数据”(D)输入端接地；

被设置来储存输入信号的储存部分；以及

被设置来向第二时钟域传输输入信号的传输部分，所述传输输入信号遵循于第二时钟域的时钟信号的转换。

2.根据权利要求1所述的装置，其中，第一时钟域包括第一时钟，以及第二时钟域包括第二时钟，其中所述第一时钟和第二时钟是非同步的。

3.根据权利要求1或2所述的装置，其中，数据信号在正转换时被传输。

4.根据权利要求1所述的装置，其中，触发器由第二时钟进行计时。

5.根据权利要求1或2所述的装置，其中，包括被设置来激活第二时钟域的激活部分。

6.根据权利要求5所述的装置，其中，激活第二时钟域的请求来自外源。

7.根据权利要求5所述的装置，其中，所述激活部分包括被设置来检测输入信号已经在信号输入元件处被接收的检测部分。

8.根据权利要求1或2所述的装置，包括被设置来阻断输入信号向第二时钟域传输的阻断部分。

9.一种在数字系统中从第一时钟域向第二时钟域传输数据信号的方法，所述方法包括：

从第一时钟域接收输入信号；

提供输入信号给触发器的“设置”(S)输入端，其中触发器的“数据”(D)输入端接地；

储存输入信号；

向第二时钟域传输输入信号，所述传输输入信号遵循于第二时钟域的时钟信号的转换。

10.根据权利要求9所述的方法，其中，所述第一时钟域包括第一时钟，以及第二时钟域包括第二时钟，其中，所述第一时钟和第二时钟是非同步的。

11.根据权利要求9或10所述的方法，包括在正转换时传输数据信号。

12.根据权利要求9所述的方法，包括由第二时钟对触发器进行计时。

13.根据权利要求9或10所述的方法，包括激活第二时钟域。

14.根据权利要求13所述的方法，其中，激活第二时钟域的请求来自外源。

15.根据权利要求13所述的方法，其中，激活第二时钟域的步骤包括检测输入信号已经在信号输入元件处被接收。

16.根据权利要求9或10所述的方法，包括阻断输入信号向第二时钟域传输。