JP2015527640A - クロック・ドメイン間のデータ転送 - Google Patents
クロック・ドメイン間のデータ転送 Download PDFInfo
- Publication number
- JP2015527640A JP2015527640A JP2015519328A JP2015519328A JP2015527640A JP 2015527640 A JP2015527640 A JP 2015527640A JP 2015519328 A JP2015519328 A JP 2015519328A JP 2015519328 A JP2015519328 A JP 2015519328A JP 2015527640 A JP2015527640 A JP 2015527640A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock domain
- signal
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/102—Avoiding metastability, i.e. preventing hazards, e.g. by using Gray code counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
該第1クロック・ドメインからの入力信号を受信するための信号入力部と、
該入力信号を記憶するための手段と、そして、
該入力信号を、該第2クロック・ドメインへ、該第2クロック・ドメインのクロック信号の遷移に続いて、転送する手段と、を含んでいる。
該第1クロック・ドメインからの入力信号を受信するステップと、
該入力信号を記憶するためのステップと、そして、
該入力信号を、該第2クロック・ドメインへ、該第2クロック・ドメインのクロック信号の遷移に続いて転送するステップと、を含んでいる。
Claims (20)
- デジタル・システムにおいて、第1クロック・ドメインから第2クロック・ドメインへデータ信号を転送するための機構であって、
該第1クロック・ドメインからの入力信号を受信するための信号入力部と、
該入力信号を記憶するための手段と、そして、
該入力信号を、該第2クロック・ドメインへ、該第2クロック・ドメインの前記クロック信号の遷移に続いて転送する手段と、
を含んでいることを特徴とする機構。 - 前記第1クロック・ドメインは第1クロックを含み、かつ、前記第2クロック・ドメインは第2クロックを含み、該2つのクロックは非同期であること、を特徴とする、請求項1に記載の機構。
- 前記データ信号は、正の遷移時に転送されること、を特徴とする請求項1又は2に記載の機構。
- 前記信号入力部は、1つ又は複数のフリップフロップを含むこと、を特徴とする請求項1、2、又は3に記載の機構。
- 前記入力信号は、前記フリップフロップの「セット」(S)入力に供給されること、を特徴とする請求項4に記載の機構。
- 前記フリップフロップは、前記第2クロックによってクロック供給されること、を特徴とする請求項4又は5に記載の機構。
- 前記第2クロック・ドメインをアクティベートするための手段を含むこと、を特徴とする、前記いずれかの請求項に記載の機構。
- 前記第2クロック・ドメインをアクティベートするための前記要求が外部ソースから来ること、を特徴とする請求項7に記載の機構。
- 前記第2クロック・ドメインをアクティベートするための前記手段は、入力信号が前記信号入力部で受信されたことを検出するための手段を含むこと、を特徴とする請求項7又は8に記載の機構。
- 前記入力信号の前記第2クロック・ドメインへの前記転送を遮断するための手段を含むこと、を特徴とする前記いずれかの請求項に記載の機構。
- デジタル・システムにおいて、データ信号を第1クロック・ドメインから第2クロック・ドメインへ転送する方法であって、
第1クロック・ドメインからの入力信号を受信するステップと、
該入力信号を記憶するステップと、そして、
該入力信号を、第2クロック・ドメインへ、該第2クロック・ドメインの前記クロック信号の遷移に続いて転送するステップと、
を含むことを特徴とする方法。 - 前記第1クロック・ドメインは第1クロックを含み、かつ、前記第2クロック・ドメインは第2クロックを含み、該2つのクロックは非同期であること、を特徴とする、請求項11に記載の方法。
- 前記データ信号を、正の遷移時に転送するステップを含むこと、を特徴とする請求項11又は12に記載の方法。
- 前記信号入力部は、1つ又は複数のフリップフロップを含むこと、を特徴とする請求項11、12又は13に記載の方法。
- 前記入力信号を前記フリップフロップの「セット」(S)入力に供給するステップを含むこと、を特徴とする請求項14に記載の方法。
- 前記フリップフロップへのクロック供給を前記第2クロックから行うステップを含むこと、を特徴とする請求項14又は15に記載の方法。
- 前記第2クロック・ドメインをアクティベートするステップを含むこと、を特徴とする請求項11から16のいずれかに記載の方法。
- 前記第2クロック・ドメインをするアクティベートための前記要求が外部ソースから来ること、を特徴とする請求項17に記載の方法。
- 前記第2クロック・ドメインをアクティベートする前記ステップは、入力信号が前記信号入力部で受信されたことを検出するステップを含むこと、を特徴とする請求項17又は18に記載の方法。
- 前記入力信号の前記第2クロック・ドメインへの前記転送を遮断するステップを含むこと、を特徴とする請求項11から19のいずれかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1211424.5A GB2503472A (en) | 2012-06-27 | 2012-06-27 | Data transfer between clock domains following clock transition in destination domain |
GB1211424.5 | 2012-06-27 | ||
PCT/GB2013/051609 WO2014001766A1 (en) | 2012-06-27 | 2013-06-20 | Data transfer between clock domains |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015527640A true JP2015527640A (ja) | 2015-09-17 |
JP6272847B2 JP6272847B2 (ja) | 2018-01-31 |
Family
ID=46704314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015519328A Active JP6272847B2 (ja) | 2012-06-27 | 2013-06-20 | クロック・ドメイン間のデータ転送 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10055193B2 (ja) |
EP (1) | EP2847665B1 (ja) |
JP (1) | JP6272847B2 (ja) |
KR (1) | KR20150033688A (ja) |
CN (1) | CN104412221B (ja) |
GB (1) | GB2503472A (ja) |
TW (1) | TWI585569B (ja) |
WO (1) | WO2014001766A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6394130B2 (ja) * | 2014-07-09 | 2018-09-26 | 株式会社ソシオネクスト | 出力回路 |
US20230168708A1 (en) * | 2021-12-01 | 2023-06-01 | Nxp B.V. | Synchronizer circuit |
EP4290254A1 (en) * | 2022-06-07 | 2023-12-13 | STMicroelectronics S.r.l. | Circuit arrangement for validation of operation of a logic module in a multipower logic architecture and corresponding validation method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05236026A (ja) * | 1991-12-06 | 1993-09-10 | Nec Corp | デジタル信号監視回路 |
JP2003203046A (ja) * | 2001-10-23 | 2003-07-18 | Koninkl Philips Electronics Nv | 回路構成 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4392226A (en) * | 1981-09-28 | 1983-07-05 | Ncr Corporation | Multiple source clock encoded communications error detection circuit |
US5371880A (en) * | 1992-05-13 | 1994-12-06 | Opti, Inc. | Bus synchronization apparatus and method |
US5357613A (en) * | 1992-09-16 | 1994-10-18 | Texas Instruments Incorporated | Time-domain boundary buffer method and apparatus |
US5905766A (en) * | 1996-03-29 | 1999-05-18 | Fore Systems, Inc. | Synchronizer, method and system for transferring data |
JPH11312143A (ja) * | 1998-04-28 | 1999-11-09 | Clarion Co Ltd | 情報処理装置及び方法、カーオーディオシステム及びその制御方法並びに情報処理用プログラムを記録した記録媒体 |
US6128749A (en) * | 1998-11-03 | 2000-10-03 | Intel Corporation | Cross-clock domain data transfer method and apparatus |
EP1124179B1 (en) * | 2000-02-09 | 2007-10-17 | Texas Instruments Incorporated | An apparatus for signal synchronization between two clock domains |
US20040193931A1 (en) * | 2003-03-26 | 2004-09-30 | Akkerman Ryan L. | System and method for transferring data from a first clock domain to a second clock domain |
KR101089153B1 (ko) * | 2003-05-09 | 2011-12-05 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 상이한 클록 도메인 간에서의 데이터 신호 전송 방법 및 집적 회로 |
US7080269B2 (en) * | 2003-05-15 | 2006-07-18 | International Business Machines Corporation | Method and apparatus for implementing power-saving sleep mode in design with multiple clock domains |
US7436726B1 (en) * | 2005-11-21 | 2008-10-14 | Xilinx, Inc. | Circuit for and method of reading data in an asynchronous FIFO including a backup address circuit for re-reading data |
US7358884B1 (en) * | 2006-10-05 | 2008-04-15 | Apple Inc. | Methods and systems for implementing a Digital-to-Analog Converter |
WO2008129364A1 (en) * | 2007-04-23 | 2008-10-30 | Nokia Corporation | Transferring data between asynchronous clock domains |
US8132036B2 (en) * | 2008-04-25 | 2012-03-06 | International Business Machines Corporation | Reducing latency in data transfer between asynchronous clock domains |
JP4998519B2 (ja) * | 2009-05-29 | 2012-08-15 | 富士通株式会社 | 非同期インタフェース回路及び非同期データ転送方法 |
TWI443521B (zh) * | 2010-03-26 | 2014-07-01 | Nuvoton Technology Corp | 匯流排介面、時脈控制裝置,以及時脈頻率控制方法 |
TWI417703B (zh) * | 2010-07-22 | 2013-12-01 | Genesys Logic Inc | 相容於通用序列匯流排協定之時脈同步方法 |
JP5431290B2 (ja) * | 2010-10-29 | 2014-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック・ドメイン・クロッシングのデータ転送回路および方法 |
-
2012
- 2012-06-27 GB GB1211424.5A patent/GB2503472A/en not_active Withdrawn
-
2013
- 2013-06-18 TW TW102121534A patent/TWI585569B/zh not_active IP Right Cessation
- 2013-06-20 US US14/409,985 patent/US10055193B2/en active Active
- 2013-06-20 CN CN201380034629.1A patent/CN104412221B/zh active Active
- 2013-06-20 KR KR20157002092A patent/KR20150033688A/ko not_active Application Discontinuation
- 2013-06-20 EP EP13731453.0A patent/EP2847665B1/en active Active
- 2013-06-20 WO PCT/GB2013/051609 patent/WO2014001766A1/en active Application Filing
- 2013-06-20 JP JP2015519328A patent/JP6272847B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05236026A (ja) * | 1991-12-06 | 1993-09-10 | Nec Corp | デジタル信号監視回路 |
JP2003203046A (ja) * | 2001-10-23 | 2003-07-18 | Koninkl Philips Electronics Nv | 回路構成 |
Also Published As
Publication number | Publication date |
---|---|
TW201401015A (zh) | 2014-01-01 |
GB201211424D0 (en) | 2012-08-08 |
US10055193B2 (en) | 2018-08-21 |
US20150186113A1 (en) | 2015-07-02 |
CN104412221B (zh) | 2019-02-05 |
EP2847665B1 (en) | 2020-05-06 |
TWI585569B (zh) | 2017-06-01 |
KR20150033688A (ko) | 2015-04-01 |
CN104412221A (zh) | 2015-03-11 |
JP6272847B2 (ja) | 2018-01-31 |
WO2014001766A1 (en) | 2014-01-03 |
GB2503472A (en) | 2014-01-01 |
EP2847665A1 (en) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7607029B2 (en) | PCI express link state management system and method thereof | |
EP2832051B1 (en) | Method, device, and system for delaying packets during a network-triggered wake of a computing device | |
JP2010523022A5 (ja) | ||
KR102467172B1 (ko) | 반도체 장치 | |
JP2011095978A (ja) | バスシステム及びバス制御方法 | |
JP6272847B2 (ja) | クロック・ドメイン間のデータ転送 | |
JP6192065B2 (ja) | クロック・ドメイン間のデータ転送 | |
JP3552213B2 (ja) | Sdメモリカードホストコントローラ及びクロック制御方法 | |
US8010818B2 (en) | Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus | |
JP6200503B2 (ja) | 遅延ロック・ループを使用するメモリ・デバイスのための省電力の装置及び方法 | |
US9813221B2 (en) | Combined flow and low-power state control using same lines between interfaces | |
KR20150037898A (ko) | 클록 도메인 간의 데이터 전송 | |
JP4219601B2 (ja) | 情報処理装置 | |
JP2011170644A (ja) | 通信装置、通信システムおよび通信方法 | |
JP2003114863A (ja) | 非同期バスインターフェイス装置 | |
CN108268087B (zh) | 半导体装置、半导体系统和操作半导体装置的方法 | |
JP2022134510A (ja) | 通信装置、通信装置の制御方法、プログラム、および記憶媒体 | |
JP3980401B2 (ja) | メモリアクセス制御システム及びメモリアクセス制御方法 | |
WO2024015151A1 (en) | Latency and power efficient clock and data recovery in a high-speed one-wire bidirectional bus | |
JP5315882B2 (ja) | 半導体装置及び通信方法 | |
JP2011258095A (ja) | Usbインターフェイス回路及びusbインターフェイス回路の制御方法 | |
JP2011180708A (ja) | データ通信制御装置 | |
JP2003162412A (ja) | Cpuの省電力回路 | |
JP2017130026A (ja) | 時刻補正装置、および、時刻補正方法 | |
JP2010178199A (ja) | シリアル通信システム、及び通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6272847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |