JP2010523022A5

JP2010523022A5 -

Info

Publication number: JP2010523022A5
Application number: JP2009554784A
Authority: JP
Filing date: 2008-03-21
Publication date: 2011-10-20
Anticipated expiration: 2028-03-21

Claims

データ転送のためのクロッキングを行う方法であって、
基準クロックコンポーネントで基準クロック信号を発生し、
第１の値の信号に応答して第１の設定に切り換え、そして
前記第１の設定においてデータ転送回路のための第１のクロック信号を発生する、
ステップを含み、
前記第１のクロック信号を発生するステップは、
位相ロックループコンポーネントをイネーブルにし、
前記基準クロック信号を前記位相ロックループコンポーネントに与え、
前記基準クロック信号に基づいて前記位相ロックループコンポーネントで高速クロック信号を発生し、そして
前記高速クロック信号を利用して前記データ転送回路のためのクロッキングを行う、ステップから成り、
更に、第２の値の信号に応答して第２の設定に切り換え、そして
前記第２の設定において前記データ転送回路のための第２のクロック信号を発生する、ステップを含み、
前記第２のクロック信号を発生するステップは、
前記位相ロックループコンポーネントをディスエーブルにし、そして
前記基準クロック信号を利用して前記データ転送回路のためのクロッキングを行う、ステップから成る、
ことを特徴とする方法。
前記第１の設定は、通常の高速設定であり、前記第２の設定は、前記第１の設定と比べて省電力設定であることを特徴とする請求項１に記載の方法。
前記位相ロックループコンポーネントで高速クロック信号を発生するステップは、前記基準クロック信号の周波数を逓倍して前記高速クロック信号の周波数を発生するステップを含むことを特徴とする請求項１に記載の方法。
更に、前記第１の設定において前記データ転送回路のためのクロッキングを行わないように前記基準クロック信号の利用をディスエーブルすると共に前記第１の設定においてクロックデバイダコンポーネントをディスエーブルにし、そして
前記第２の設定において前記クロックデバイダコンポーネントをイネーブルにし、前記クロックデバイダコンポーネントで前記基準クロック信号の周波数を分割して前記データ転送回路のためのクロッキングを行う、
ステップを含むことを特徴とする請求項１に記載の方法。
前記基準クロックコンポーネントは、前記第１の設定において第１の周波数で動作し且つ前記第２の設定において第２の周波数で動作し、前記第２の周波数は、前記第１の周波数よりも高いことを特徴とする請求項１に記載の方法。
前記データ転送のためのクロッキングは、更に、クロックデータリカバリ回路の使用を含み、前記クロックデータリカバリ回路の使用は、信号によって制御されることを特徴とする請求項１に記載の方法。
ハイブリッドクロックシステムであって、
基準クロック信号を提供するように構成された基準クロックコンポーネントと、
前記基準クロック信号を逓倍するように構成された位相ロックループコンポーネントと、
与えられたクロック信号によって決定された速度でデータを送受信するためのデータ転送回路との接続部と、
前記ハイブリッドクロックシステムのための第１の設定と第２の設定とを有するマルチプレクサと、
を備え、
前記第１の設定において、前記位相ロックループコンポーネントがイネーブルにされ、前記基準クロックが前記位相ロックループコンポーネントと結合され、前記位相ロックループコンポーネントが前記データ転送のための高速クロック信号を発生し、そして
前記第２の設定において、前記位相ロックループコンポーネントがディスエネーブルにされ、前記基準クロック信号が利用されて前記データ伝送コンポーネントに対してクロッキングを行う、
ことを特徴とするハイブリッドクロックシステム。
更に、クロックデバイダコンポーネントを備え、前記クロックデバイダコンポーネントは、前記第２の設定においてイネーブルにされて、前記基準クロックコンポーネントのクロック速度を分割することを特徴とする請求項７に記載のシステム。
前記基準クロックコンポーネントのクロック速度は、前記第２の設定におけるものの方が第１の設定におけるものよりも高いことを特徴とする請求項７に記載のシステム。
前記データ転送回路は、更に、シリアライザ回路及びデシリアライザ回路を含むことを特徴とする請求項７に記載のシステム。
前記デシリアライザは、更に、クロックデータリカバリ回路を含むことを特徴とする請求項１０に記載のシステム。
データ伝送のためのクロッキングを制御する方法であって、
データ転送回路を、第１の速度でデータを伝送する通常の高速伝送モードに設定するステップを含み、前記データ転送回路を前記高速伝送モードに設定するステップが、位相ロックループコンポーネントをイネーブルにして基準クロックコンポーネントからの基準クロック信号を逓倍するステップを含み、
前記第１の速度で前記データ伝送回路からデータを受け取るステップを含み、
前記データ転送回路を、第２の速度でデータを伝送する省電力モードに設定するステップを含み、前記データ転送回路を前記省電力モードに設定するステップが、前記位相ロックループコンポーネントをディスエネーブルにして前記基準クロック信号を利用して前記第２の速度を設定するステップを含み、そして
前記第２の速度で前記データ伝送回路からデータを受け取るステップを含む、
ことを特徴とする方法。
前記省電力モードは、クロックデバイダコンポーネントを作動させるステップを含み、前記クロックデバイダコンポーネントは、前記基準クロック信号のクロック速度を分割することを特徴とする請求項１２に記載の方法。
前記基準クロック信号のクロック速度は、前記省電力モードにおいて増大されることを特徴とする請求項１３に記載の方法。
更に、前記省電力モードにおいて前記位相ロックループコンポーネントをパワーオフにするステップを含むことを特徴とする請求項１２に記載の方法。
更に、前記省電力モードにおいて前記位相ロックループコンポーネントを再始動するステップを含むことを特徴とする請求項１２に記載の方法。
更に、信号又は構成データを使用して前記位相ロックループコンポーネントを再始動するステップを含むことを特徴とする請求項１６に記載の方法。
更に、信号を使用して前記位相ロックループの再始動状態を検出するステップを含むことを特徴とする請求項１７に記載の方法。
前記位相ロックループの再始動状態を検出するステップが、更に、構成データを読み出すステップを含むことを特徴とする請求項１８に記載の方法。
前記位相ロックループの再始動状態を検出するステップが、更に、高速伝送のための正確な速度でデータが受け取られることを決定するステップを含むことを特徴とする請求項１８に記載の方法。
前記省電力モードへ切り換えるステップは、処理のためのデータを受け取った後でタイムアウト期間が経過したときに前記省電力モードへ切り換えるステップを含むことを特徴とする請求項１２に記載の方法。
前記省電力モードへ切り換えるステップは、低速活動を検出するステップを含むことを特徴とする請求項１２に記載の方法。
前記省電力モードへ切り換えるステップは、高速伝送モードで転送が実行された後ごとに行われることを特徴とする請求項１２に記載の方法。
前記高速伝送モードへ切り換えるステップは、高速活動を検出するステップを含むことを特徴とする請求項１２に記載の方法。
前記高速伝送モードと前記省電力モードとの間で切り換えるステップは、データ伝送要求を満たすのに必要なデータ速度を決定するステップを含むことを特徴とする請求項１２に記載の方法。