JP3980401B2 - メモリアクセス制御システム及びメモリアクセス制御方法 - Google Patents
メモリアクセス制御システム及びメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP3980401B2 JP3980401B2 JP2002131331A JP2002131331A JP3980401B2 JP 3980401 B2 JP3980401 B2 JP 3980401B2 JP 2002131331 A JP2002131331 A JP 2002131331A JP 2002131331 A JP2002131331 A JP 2002131331A JP 3980401 B2 JP3980401 B2 JP 3980401B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- clock
- shared memory
- access request
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
この発明は、複数のアクセスソース(CPU等)が共有メモリにアクセスする際にメモリアクセスを制御するメモリアクセス制御技術に関するものである。
【0002】
【従来の技術】
図7は例えば特開平4−175941号公報に示された従来の共有メモリ制御方法の構成図であり、図において1(1−1〜1−n)はそれぞれ個別の第1のクロックで動作する複数のアクセスソース、2はこの複数のアクセスソースからアクセスされる共有メモリ、3は第2のクロックで動作し、複数のアクセスソースからのアクセス要求のうち1つを選択し共有メモリに与えるメモリ制御回路、6は複数のアクセスソースから前記メモリ制御回路3で選択されたアクセスソースのクロックを選択し第2のクロックとしてメモリ制御回路へ供給するクロック選択回路Bである。
【0003】
次に動作について説明する。
複数のアクセスソース1(1−1〜1−n)は異なる周波数の第1のクロック(CLK1〜CLKn)で動作しており、各アクセスソースは任意に共有メモリ2にアクセス要求(REQ1〜REQn)を出す事となる。メモリ制御回路3は第2のクロック(CLKX)で動作し、各アクセスソース1からの複数のアクセス要求を受けて予め決定された優先順位に基づいて各アクセスソースの1つを選択し、そのアクセス要求を共有メモリ2に与え該アクセスソースが共有メモリ2をアクセスできるようにする。
クロック選択回路B6はメモリ制御回路3で選択された該アクセスソースからのクロックを選択して第2のクロック(CLKX)としてメモリ制御回路3へ供給する。
【0004】
図8にこの動作タイミングを示す。
図の例では、アクセスソース1−1の動作クロック(CLK1)の方がアクセスソース1−2の動作クロック(CLK2)よりも周波数が高い場合の例を示している。
アクセスソース1−1からのアクセス要求(REQ1)が発生するとメモリ制御回路3にてこの要求を受け付けてアクセスソース1−1を選択し、この要求を共有メモリ2へ与える。またこれと同時にクロック選択回路B6はメモリ制御回路3にて選択されたアクセスソース1−1のクロック(CLK1)を選択して第2のクロック(CLKX)としてメモリ制御回路3へ供給する。このタイミング例では、1回の共有メモリアクセス用に第2のクロック(CLKX)を2クロック分必要としている。従って共有メモリアクセス1回につき必ず第2のクロック(CLKX)が2クロック分必要となる。
アクセスソース1−2からのアクセス要求(REQ2)に対する動作も、前記アクセスソース1−1と同様の動作を行う。アクセスソース1−2選択時による第2のクロック(CLKX)はアクセスソース1−2の動作クロック(CLK2)の2クロック分が使われる事になり、このCLK2はCLK1に比して低速クロックの為、相対的にアクセス時間が長くなる。アクセスソース1−2が選択されている時にアクセスソース1−1がアクセス要求を出した場合、そのサービスはアクセスソース1−2が完了するまで待たされる事になる。
【0005】
【発明が解決しようとする課題】
従来の共有メモリ制御回路は、以上のように選択されたアクセスソースのクロックを第2のクロックとしてメモリ制御回路が使用するように構成されているので、低速(例えば64kHz)のアクセスソースが選択されている時に高速(例えば100MHZ)のアクセスソースからのアクセス要求があった場合、その低速のサービスが完了するまで待たされる事になり、高速側のアクセスソース(例えばCPU等)の性能が著しくそこなわれるという問題点があった。
【0006】
この発明は上記のような問題点を解決するためになされたもので、低速のアクセスソースが選択されている場合であっても、そのサービスをその時点で使用されている最も高速のアクセスソース側の動作クロックを使用して行うようにする事により、低速のアクセスソースからの共有メモリアクセスを高速に終了させ、高速のアクセスソースからのアクセス要求待ち時間を最短に構成できる共有メモリ制御回路を得る事を目的とする。
【0007】
【課題を解決するための手段】
本発明に係るメモリアクセス制御システムは、
共有メモリ装置へのアクセスを制御するメモリアクセス制御システムであって、
個別の動作クロックにて動作し、前記共有メモリ装置へのアクセスを要求するアクセス要求信号を出力するとともにアクセス要求信号の出力に先立ち前記共有メモリの使用を宣言する共有メモリ使用宣言信号を出力する複数のアクセスソースと、
共有メモリ使用宣言信号の出力状況を監視し、共有メモリ使用宣言信号を出力しているアクセスソースの動作クロックの中から特定の動作クロックを選択動作クロックとして選択し、選択した前記選択動作クロックを供給するクロック選択装置と、
前記クロック選択装置より供給された前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力するメモリ制御装置とを有することを特徴とする。
【0008】
前記クロック選択装置は、
共有メモリ使用宣言信号を出力しているアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを前記選択動作クロックとして選択することを特徴とする。
【0009】
本発明に係るメモリアクセス制御システムは、
共有メモリ装置へのアクセスを制御するメモリアクセス制御システムであって、
個別の動作クロックにて動作し、前記共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースと、
アクセスソースごとに動作クロックの有無を判断し、動作クロックの有無を示すクロック有無信号をアクセスソースごとに出力するクロック有無判断装置と、
前記クロック有無判断装置より前記クロック有無信号を入力し、前記クロック有無信号に基づき前記クロック有無判断装置により動作クロックが存在すると判断されたアクセスソースを判別し、判別したアクセスソースの動作クロックの中から特定の動作クロックを選択動作クロックとして選択し、選択した前記選択動作クロックを供給するクロック選択装置と、
前記クロック選択装置より供給された前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力するメモリ制御装置とを有することを特徴とする。
【0010】
前記クロック選択装置は、
判別したアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを前記選択動作クロックとして選択することを特徴とする。
【0011】
本発明に係るメモリアクセス制御方法は、
個別の動作クロックにて動作し共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースを管理し、前記複数のアクセスソースによる前記共有メモリ装置へのアクセスを制御するメモリアクセス制御方法であって、
前記複数のアクセスソースのそれぞれに対して、アクセス要求信号の出力前に前記共有メモリの使用を宣言する共有メモリ使用宣言信号を出力させ、
共有メモリ使用宣言信号の出力状況を監視し、共有メモリ使用宣言信号を出力しているアクセスソースの動作クロックの中から特定の動作クロックを選択動作クロックとして選択し、
選択した前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力することを特徴とする。
【0012】
前記メモリアクセス制御方法は、
共有メモリ使用宣言信号を出力したアクセスソースの動作クロック中からクロック周波数が最も高い動作クロックを前記選択動作クロックとして選択することを特徴とする。
【0013】
個別の動作クロックにて動作し共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースを管理し、前記複数のアクセスソースによる前記共有メモリ装置へのアクセスを制御するメモリアクセス制御方法であって、
アクセスソースごとに動作クロックの有無を判断するとともに、動作クロックが存在するアクセスソースの動作クロックの中から特定の動作クロックを選択動作クロックとして選択し、
選択した前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力することを特徴とする。
【0014】
前記メモリアクセス制御方法は、
動作クロックが存在するアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを前記選択動作クロックとして選択することを特徴とする。
【0015】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について説明する。
図1はこの発明の実施の形態1に係るメモリアクセス制御システムの構成図、図2及び図3は実施の形態1に係るメモリアクセス制御システムにおけるタイミング図である。
図において、1(1−1〜1−n)はそれぞれ個別の第1のクロックで動作する複数のアクセスソース、2はこの複数のアクセスソースからアクセスされる共有メモリ、3は第2のクロックで動作し、複数のアクセスソースからのアクセス要求信号(以下、単に「アクセス要求」という)のうち1つを選択し共有メモリに与えるメモリ制御回路(メモリ制御装置)、4は複数のアクセスソースから共有メモリ使用宣言がなされている最も高速のアクセスソースのクロックを選択し第2のクロックとしてメモリ制御回路へ供給するクロック選択回路A(クロック選択装置)である。
なお、クロック選択回路A4により選択された第2のクロックは、選択動作クロックに相当する。
【0016】
次に動作について説明する。
複数のアクセスソース1(1−1〜1−n)は異なる周波数の第1のクロック(CLK1〜CLKn)で動作しており、各アクセスソースは共有メモリを使用する場合は事前に共有メモリの使用を宣言する共有メモリ使用宣言信号(USE1〜USEn)(以下、単に「共有メモリ使用宣言」という)を出力しておく事により、任意に共有メモリ2にアクセス要求を出す事が出来る。メモリ制御回路3は第2のクロック(CLKX)で動作し、各アクセスソース1からの複数のアクセス要求を受けて予め決定された優先順位に基づいて各アクセスソースの1つを選択し、そのアクセス要求を共有メモリ2に与え該アクセスソースが共有メモリ2をアクセスできるようにする。
クロック選択回路A4は複数のアクセスソース1よりの共有メモリ使用宣言(USE1〜USEn)を受けて、共有メモリ使用宣言(USE1〜USEn)を出力しているアクセスソースのクロックのうち最も高速のクロックを選択して、第2のクロック(CLKX)としてメモリ制御回路3へ供給する。
すなわち、クロック選択回路A4は、各アクセスソース1(1−1〜1−n)からの共有メモリ使用宣言(USE1〜USEn)の出力状況を監視し、共有メモリ使用宣言を出力しているアクセスソースの動作クロックのうち最もクロック周波数の高い動作クロックを第2のクロック(CLKX)として選択し、選択した第2のクロックをメモリ制御回路3に供給する。また、メモリ制御回路3では、クロック選択回路A4より供給された第2のクロックにて動作し、各アクセスソース1より出力されたアクセス要求を第2のクロックにて入力するとともに、入力したアクセス要求の中から特定のアクセス要求を優先順位に基づき選択し、選択したアクセス要求を共有メモリ2に出力する。
【0017】
図2及び図3のタイミング図を用いてこの様子を説明する。
図2の例ではアクセスソース1−1と1−2が共有メモリ使用宣言(USE1、USE2)を同時に行っている。また、アクセスソース1−1の動作クロック(CLK1)の方がアクセスソース1−2の動作クロック(CLK2)よりも周波数が高くなっている。従ってクロック選択回路A4は共有メモリ2のアクセス時には第2のクロック(CLKX)として高速側のクロックCLK1を選択する事となる。
アクセスソース1−1からのアクセス要求(REQ1)が発生するとメモリ制御回路3にてこの要求を受け付けてアクセスソース1−1を選択し、この要求を共有メモリ2へ与える。またクロック選択回路A4はアクセスソース1−1及び1−2よりの共有メモリ使用宣言(USE1、USE2)を受けて、高速で動作している側のアクセスソース1−1のクロック(CLK1)を第2のクロック(CLKX)として選択しメモリ制御回路3へ供給する。このタイミング例では、1回の共有メモリアクセス用に第2のクロック(CLKX)を2クロック分必要としている。従って共有メモリアクセス1回につき必ず第2のクロック(CLKX)が2クロック分必要となる。
アクセスソース1−2からのアクセス要求(REQ2)に対する動作も、前記アクセスソース1−1と同様の動作を行う。アクセスソース1−2選択時による第2のクロック(CLKX)もアクセスソース1−1の高速クロック(CLK1)の2クロック分が使われる事になり、高速なアクセスが可能となる。
図3の例では、アクセスソース1−1が共有メモリ使用宣言(USE1)を取り下げ、アクセスソース1−2のみが共有メモリ使用宣言(USE2)を行っている図である。この場合、クロック選択回路A4は共有メモリ2のアクセス時には第2のクロック(CLKX)として低速側のクロックCLK2を選択する事となる。アクセスソース1−2からのアクセス要求(REQ2)が発生すると図2の場合と同様の動作をする。違いは、第2のクロック(CLKX)が低速のクロック(CLK2)になっているという事と、アクセスソース1−1は共有メモリへのアクセスは出来ないということのみである。
【0018】
以上のように、クロック選択回路は共有メモリ使用宣言がなされている複数のアクセスソースの中で最も高速のクロックを選択して、共有メモリアクセス時にメモリ制御回路へ供給するようにしているので、低速アクセスソースが選択されている場合でも高速側アクセスソースがアクセス要求を出して長時間待たされるといった事がなくなり、高速側アクセスソース(例えばCPU等)の性能を落とす事なく共有メモリアクセスが可能となる。また、高速側アクセスソースが共有メモリを一時的に使用しない場合は、共有メモリ使用宣言を落とす事により、低速アクセスソースクロックを使用してメモリ制御が可能となり低消費電力化が図れる。
【0019】
携帯電話等の携帯端末に使用されるLSIはSOC(System On Chip)であり1チップ内に複数のCPU等が存在し、それぞれの間での通信には共有メモリを使用した通信が必須である。この共有メモリアクセスには、それぞれ異なる周波数で動作しているCPUのアクセス要求に基づきそれぞれのCPUの性能を落とさない形での応答が必須である。また、この共有メモリアクセス制御に関しても不必要な高速動作は低消費電力化の為にも避けるべきである。
本実施の形態に示したメモリアクセス制御システムによれば、このようなSOCにあっても、低速のCPUの共有メモリアクセス時に高速のCPUのクロックを用いることができ、高速のCPUの性能を落とさない形での応答が可能である。また、高速のCPUが共有メモリを一時的に使用しない場合には、共有メモリ使用宣言を落とす事により、低速のCPUのクロックを用いたメモリ制御が可能となり、不必要な高速動作を避け、低消費電力化を図ることができる。
【0020】
実施の形態2.
以上の実施の形態1では、各アクセスソース側にて共有メモリ使用宣言を出力させ、クロック選択回路はこれに基づいて最も高速のクロックを選択するように構成したものであるが、これに対して、各アクセスソース側のクロックの有無を自動判定するクロック断検出部を設け、このクロック有無信号に基づきクロック選択回路にてクロック有りの中で最も高速のアクセスソース側クロックを選択するように構成した実施の形態を示す。
図4は、このような場合の実施の形態2に係るメモリアクセス制御システムの構成図、図5及び図6は実施の形態2に係るメモリアクセス制御システムにおけるタイミング図である。図中、従来例および実施の形態1と同一部分には同一符号を付し説明を省く。
図4において、5は各アクセスソース側のクロックの有無を検出し、その結果をクロック選択回路へ供給するクロック断検出部である。なお、クロック断検出部5は、クロック有無判断装置に相当する。
【0021】
次に動作について説明する。
実施の形態1と同様にクロック選択回路A4は、最も高速のアクセスソース側クロックを選択してメモリ制御回路3へ第2のクロック(CLKX)として供給する。しかしながら、実施の形態2の場合はこの選択方法が次のようになる。
クロック断検出部5は各アクセスソース1からのクロックの有無を検出しており、各アクセスソース毎にその検出結果としての有無信号をクロック有無信号(CLK1ON〜CLKnON)としてクロック選択回路A4へ出力している。クロック有無信号(CLK1ON〜CLKnON)はアクセスソースごとにクロック有無を示す信号である。
クロック選択回路A4はこのクロック有無信号(CLK1ON〜CLKnON)を受けて、クロック有りの中で最も高速のアクセスソース側クロックを第2のクロック(CLKX)として選択する。
すなわち、クロック断検出部5は、各アクセスソースごとにクロックの有無を判断し、クロックの有無を示すクロック有無信号を各アクセスソースごとにクロック選択回路A4に出力する。クロック選択回路A4では、クロック断検出部5よりクロック有無信号を入力し、クロック有無信号に基づきクロック断検出部5によりクロックが存在すると判断されたアクセスソースを判別し、判別したアクセスソースのクロックのうち最もクロック周波数の高い動作クロックを第2のクロック(CLKX)として選択し、選択した第2のクロックをメモリ制御回路3に供給する。また、メモリ制御回路3では、クロック選択回路A4より供給された第2のクロックにて動作し、各アクセスソース1より出力されたアクセス要求を第2のクロックにて入力するとともに、入力したアクセス要求の中から特定のアクセス要求を優先順位に基づき選択し、選択したアクセス要求を共有メモリ2に出力する。
【0022】
図5及び図6のタイミング図を用いてこの様子を説明する。
図5の例ではアクセスソース1−1と1−2共にクロックが有りの状態である。従ってクロック断検出部5は共にクロック有りという事でクロック有無信号CLK1ONとCLK2ONを有りの状態にてクロック選択回路A4へ出力している。
クロック選択回路A4は、この信号を受けて最も高速のアクセスソース1−1側クロックを選択して第2のクロック(CLKX)として、共有メモリアクセス時にメモリ制御回路3へ供給することとなる。クロック選択後の共有メモリアクセス動作は実施の形態1の図2の場合と同様である。
図6の例では、アクセスソース1−1のクロック(CLK1)が無くなってアクセスソース1−2のみのクロックがある場合の図である。この場合クロック断検出部5はアクセスソース1−1側クロック有無信号出力であるCLK1ONをクロック無し状態として出力する。クロック選択回路A4は当信号を受ける事により低速側のアクセスソース1−2のクロックを選択して第2のクロック(CLKX)として、共有メモリアクセス時にメモリ制御回路3へ供給することとなる。クロック選択後の共有メモリアクセス動作は実施の形態1の図3の場合と同様である。
【0023】
以上のように、クロック選択回路はクロックが発生している複数のアクセスソースの中で最も高速のクロックを選択して、共有メモリアクセス時にメモリ制御回路へ供給するようにしているので、低速アクセスソースが選択されている場合でも高速側アクセスソースがアクセス要求を出して長時間待たされるといった事がなくなり、また高速側アクセスソースが一時的に電源断等になっている場合は、クロック断検出部にて自動的にクロック有無を検出して、低速アクセスソースクロックを使用してメモリ制御が可能となり、上記発明の実施の形態1と同様の効果を奏する。
【0024】
携帯電話等の携帯端末に使用されるLSIはSOC(System On Chip)であり1チップ内に複数のCPU等が存在し、それぞれの間での通信には共有メモリを使用した通信が必須である。この共有メモリアクセスには、それぞれ異なる周波数で動作しているCPUのアクセス要求に基づきそれぞれのCPUの性能を落とさない形での応答が必須である。また、SOC内の共有メモリをアクセスする各高速CPUは機能単位で動作しており、ある時点ではその機能が動作してない場合はそのCPU部分の電源が断される使い方も現在では一般的である。このような場合の共有メモリ制御では低速側CPUのみのクロックで動作させるような仕組みが必須となる。
本実施の形態に示したメモリアクセス制御システムによれば、このようなSOCにあっても、低速のCPUの共有メモリアクセス時に高速のCPUのクロックを用いることができ、高速のCPUの性能を落とさない形での応答が可能である。また高速のCPUが一時的に電源断等になっている場合は、クロック断検出部にて自動的にクロック有無を検出して、低速のCPUのクロックを用いたメモリ制御が可能となり、低消費電力化を図ることができる。
【0025】
以上の実施の形態1及び2では、本発明に係るメモリアクセス制御システムの具体例について説明してきたが、実施の形態1及び2に示した動作手順により本発明に係るメモリアクセス制御方法も実現可能である。
【0026】
ここで、実施の形態1及び2に示したメモリアクセス制御システムの特徴を以下にて再言する。
実施の形態1に示したメモリアクセス制御システムは、各アクセスソース側に共有メモリ使用宣言信号を生成させるとともに、その信号に基づき最も高速のアクセスソース側動作クロックを第2のクロックとして選択するようにしたクロック選択回路を備えるものである。
すなわち、実施の形態1に示したメモリアクセス制御システムは、
それぞれ個別の第1のクロックで動作する複数のアクセスソースと、前記の複数のアクセスソースからアクセスされる共有メモリと、第2のクロックで動作し、前記の各アクセスソースからのアクセス要求信号を受けて要求を出したアクセスソースの1つを選択し、該アクセス要求を前記共有メモリに与えるメモリ制御回路とを備え、
前記各アクセスソースから共有メモリ使用宣言信号を生成させ、この共有メモリ使用宣言信号に基づいて、使用しているクロックの最も高いアクセスソースのクロックを前記第2のクロックに使用するようにしたことを特徴とする。
【0027】
実施の形態2に示したメモリアクセス制御システムは、各アクセスソースからのクロックの有無を自動的に検出するクロック断検出部と、このクロック断検出部からの各アクセスソース側クロック有無信号を受けて、その時点で最も高速のアクセスソース側動作クロックを第2のクロックとして選択するようにしたクロック選択回路とを備えるものである。
すなわち、実施の形態2に示したメモリアクセス制御システムは、
それぞれ個別の第1のクロックで動作する複数のアクセスソースと、前記の複数のアクセスソースからアクセスされる共有メモリと、第2のクロックで動作し、前記の各アクセスソースからのアクセス要求信号を受けて要求を出したアクセスソースの1つを選択し、該アクセス要求を前記共有メモリに与えるメモリ制御回路とを備え、
前記各アクセスソースからのクロックの有無を自動的に検出するようにし、クロック有りのものの中で、その時点で最も高いクロックで動作している前記アクセスソースのクロックを前記第2のクロックに使用するようにしたことを特徴とする。
【0028】
【発明の効果】
本発明によれば、低速のアクセスソースが共有メモリ装置にアクセスする場合にも高速の動作クロックを用いることができるので、共有メモリ装置へのメモリアクセスの高速化を図ることができる。また、高速のアクセスソースが共有メモリ装置を一時的に使用しない場合は、低速アクセスソースの動作クロックを用いることができ、これにより低消費電力化が図れる。
【0029】
本発明によれば、低速のアクセスソースが共有メモリ装置にアクセスする場合にも高速の動作クロックを用いることができるので、共有メモリ装置へのメモリアクセスの高速化を図ることができる。また、高速のアクセスソースが一時的に電源断等になっている場合は、低速アクセスソースの動作クロックを用いることができ、これにより低消費電力化が図れる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるメモリアクセス制御システムの構成例を示す構成図である。
【図2】 この発明の実施の形態1によるメモリアクセス制御システムの動作を示すタイミング図である。
【図3】 この発明の実施の形態1によるメモリアクセス制御システムの動作を示すタイミング図である。
【図4】 この発明の実施の形態2によるメモリアクセス制御システムの構成例を示す構成図である。
【図5】 この発明の実施の形態2によるメモリアクセス制御システムの動作を示すタイミング図である。
【図6】 この発明の実施の形態2によるメモリアクセス制御システムの動作を示すタイミング図である。
【図7】 従来の技術を示す構成図である。
【図8】 従来の技術の動作を示すタイミング図である。
【符号の説明】
1 アクセスソース、2 共有メモリ、3 メモリ制御回路、4 クロック選択回路A、5 クロック断検出部、6 クロック選択回路B。
Claims (4)
- 共有メモリ装置へのアクセスを制御するメモリアクセス制御システムであって、
個別の動作クロックにて動作し、前記共有メモリ装置へのアクセスを要求するアクセス要求信号を出力するとともにアクセス要求信号の出力に先立ち前記共有メモリの使用を宣言する共有メモリ使用宣言信号を出力する複数のアクセスソースと、
共有メモリ使用宣言信号の出力状況を監視し、共有メモリ使用宣言信号を出力しているアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを選択動作クロックとして選択し、選択した前記選択動作クロックを供給するクロック選択装置と、
前記クロック選択装置より供給された前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力するメモリ制御装置とを有することを特徴とするメモリアクセス制御システム。 - 共有メモリ装置へのアクセスを制御するメモリアクセス制御システムであって、
個別の動作クロックにて動作し、前記共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースと、
アクセスソースごとに動作クロックの有無を判断し、動作クロックの有無を示すクロック有無信号をアクセスソースごとに出力するクロック有無判断装置と、
前記クロック有無判断装置より前記クロック有無信号を入力し、前記クロック有無信号に基づき前記クロック有無判断装置により動作クロックが存在すると判断されたアクセスソースを判別し、判別したアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを選択動作クロックとして選択し、選択した前記選択動作クロックを供給するクロック選択装置と、
前記クロック選択装置より供給された前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力するメモリ制御装置とを有することを特徴とするメモリアクセス制御システム。 - 個別の動作クロックにて動作し共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースを管理し、前記複数のアクセスソースによる前記共有メモリ装置へのアクセスを制御するメモリアクセス制御方法であって、
前記複数のアクセスソースのそれぞれに対して、アクセス要求信号の出力前に前記共有メモリの使用を宣言する共有メモリ使用宣言信号を出力させ、
共有メモリ使用宣言信号の出力状況を監視し、共有メモリ使用宣言信号を出力しているアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを選択動作クロックとして選択し、
選択した前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力することを特徴とするメモリアクセス制御方法。 - 個別の動作クロックにて動作し共有メモリ装置へのアクセスを要求するアクセス要求信号を出力する複数のアクセスソースを管理し、前記複数のアクセスソースによる前記共有メモリ装置へのアクセスを制御するメモリアクセス制御方法であって、
アクセスソースごとに動作クロックの有無を判断するとともに、動作クロックが存在するアクセスソースの動作クロックの中からクロック周波数が最も高い動作クロックを選択動作クロックとして選択し、
選択した前記選択動作クロックにて、アクセス要求信号を入力するとともに入力したアクセス要求信号の中から特定のアクセス要求信号を選択し、選択したアクセス要求信号を前記共有メモリ装置に出力することを特徴とするメモリアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131331A JP3980401B2 (ja) | 2002-05-07 | 2002-05-07 | メモリアクセス制御システム及びメモリアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002131331A JP3980401B2 (ja) | 2002-05-07 | 2002-05-07 | メモリアクセス制御システム及びメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003323334A JP2003323334A (ja) | 2003-11-14 |
JP3980401B2 true JP3980401B2 (ja) | 2007-09-26 |
Family
ID=29544007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002131331A Expired - Lifetime JP3980401B2 (ja) | 2002-05-07 | 2002-05-07 | メモリアクセス制御システム及びメモリアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3980401B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6221792B2 (ja) | 2014-02-05 | 2017-11-01 | 富士通株式会社 | 情報処理装置、情報処理システム、および情報処理システムの制御方法 |
-
2002
- 2002-05-07 JP JP2002131331A patent/JP3980401B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003323334A (ja) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064626A (en) | Peripheral buses for integrated circuit | |
US6931470B2 (en) | Dual access serial peripheral interface | |
WO2009120936A1 (en) | Method and apparatus for dynamic power management control using serial bus management protocols | |
JP4182801B2 (ja) | マルチプロセサシステム | |
JP2822986B2 (ja) | Dma内蔵シングルチップマイクロコンピュータ | |
KR20120040819A (ko) | 디지털 시스템에서 동적 클럭 제어 장치 및 방법 | |
JP2013106166A (ja) | クロックゲーティング回路およびバスシステム | |
US6782486B1 (en) | Apparatus for stopping and starting a clock in a clock forwarded I/O system depending on the presence of valid data in a receive buffer | |
US6948017B2 (en) | Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus | |
TW201828596A (zh) | 半導體裝置 | |
US20050076125A1 (en) | Low power shared link arbitration | |
US20050028018A1 (en) | Semiconductor integrated circuit device, clock sync control method, and data transfer control method | |
JP5007337B2 (ja) | データ処理装置における電力消費の制御 | |
US5937167A (en) | Communication controller for generating four timing signals each of selectable frequency for transferring data across a network | |
KR20030069851A (ko) | 정보 처리 장치 | |
JP2012181724A (ja) | クロック同期化回路及び半導体集積回路 | |
KR20080074545A (ko) | 버스 시스템 및 그 제어 방법 | |
KR20050108868A (ko) | 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법 | |
JP3980401B2 (ja) | メモリアクセス制御システム及びメモリアクセス制御方法 | |
JP2008041106A (ja) | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 | |
JPH10161973A (ja) | バス制御装置およびバスユニット | |
JPH11110363A (ja) | マルチプロセッサシステム | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
CN108319326B (zh) | 半导体装置 | |
JP2002351818A (ja) | バス制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040518 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |