JPH04182743A - マイクロプロセッサの再起動方法 - Google Patents
マイクロプロセッサの再起動方法Info
- Publication number
- JPH04182743A JPH04182743A JP2311206A JP31120690A JPH04182743A JP H04182743 A JPH04182743 A JP H04182743A JP 2311206 A JP2311206 A JP 2311206A JP 31120690 A JP31120690 A JP 31120690A JP H04182743 A JPH04182743 A JP H04182743A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- signal
- abnormality
- output
- counted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000005856 abnormality Effects 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明はマイクロプロセッサに異常が生じた場合のマ
イクロプロセッサの再起動方法に関するものである。
イクロプロセッサの再起動方法に関するものである。
に示された従来のマイクロプロセンサ再起動方法の回路
構成図、また第４図はその動作を示すタイムチャートで
ある。第３図において（３１）は遅延回路（以下、ＤＬ
Ｔと略称） 、’（３２）は微分回路、（３３）はフリ
ップフロップである。
構成図、また第４図はその動作を示すタイムチャートで
ある。第３図において（３１）は遅延回路（以下、ＤＬ
Ｔと略称） 、’（３２）は微分回路、（３３）はフリ
ップフロップである。
次に動作について説明する。
第３図において、遅延回路Ｄ Ｌ Ｔ （３１）の入力
端子Ｂにはマイクロプロセッサからのリセット信号が入
力される。この入力信号（イ）はＤ Ｌ Ｔ （３１）
により遅延され、その遅延信号（ロ）は微分回路（３２
）をへて異常検出信号 （Ａ Ｌ Ｍ ）条件との論理
積によりフリップフロップ（３３）のセット側人力Ａに
入力される。
端子Ｂにはマイクロプロセッサからのリセット信号が入
力される。この入力信号（イ）はＤ Ｌ Ｔ （３１）
により遅延され、その遅延信号（ロ）は微分回路（３２
）をへて異常検出信号 （Ａ Ｌ Ｍ ）条件との論理
積によりフリップフロップ（３３）のセット側人力Ａに
入力される。
このフリップフロップ（３３）の出力信号（へ）は同時
に入力信号（イ）に点線の如く帰還される。
に入力信号（イ）に点線の如く帰還される。
マイクロプロセッサはこの回路によりリセット後一定時
間経過以内に異常検出が行われていれば再上のように構
成されているので、マイクロプロセッサ起動後遅延回路
設定時間以内の異常を再起動の対象時間範囲として限定
し、逆に充分時間を経過した後の偶発的な異常は再起動
の対象とはしない。そして、再起動時の外部出力情報の
正常性については何ら保証をしないためフェイルセーフ
機能を果していないなどの課題があった。
間経過以内に異常検出が行われていれば再上のように構
成されているので、マイクロプロセッサ起動後遅延回路
設定時間以内の異常を再起動の対象時間範囲として限定
し、逆に充分時間を経過した後の偶発的な異常は再起動
の対象とはしない。そして、再起動時の外部出力情報の
正常性については何ら保証をしないためフェイルセーフ
機能を果していないなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、マイクロプロセッサからリセット信号を受信し
て以後、一定時間経過後に発生した異常は偶発異常と見
做して外部出力情報を一旦保持し、再起動を行ってさら
に一定時間経過後に該外部出力情報の出力を許可しコン
ピュータシステムの稼動率向上を図ったマイクロプロセ
ッサの再起動方法を得ることを目的とする。
もので、マイクロプロセッサからリセット信号を受信し
て以後、一定時間経過後に発生した異常は偶発異常と見
做して外部出力情報を一旦保持し、再起動を行ってさら
に一定時間経過後に該外部出力情報の出力を許可しコン
ピュータシステムの稼動率向上を図ったマイクロプロセ
ッサの再起動方法を得ることを目的とする。
この発明に係るマイクロプロセッサの再起動方法は、異
常信号が取り込まれると外部出力情報を保持手段に一旦
保持し、その異常が偶発故障か否かを設定値と比較して
判定し、偶発故障の場合にはＣＰＵを再起動して、この
再起動から一定時間経過後に前記保持手段の保持信号を
リセットして外部出力情報の出力を許可するようにした
ものである。
常信号が取り込まれると外部出力情報を保持手段に一旦
保持し、その異常が偶発故障か否かを設定値と比較して
判定し、偶発故障の場合にはＣＰＵを再起動して、この
再起動から一定時間経過後に前記保持手段の保持信号を
リセットして外部出力情報の出力を許可するようにした
ものである。
［作 用］
この発明におけるマイクロプロセッサの再起動方法は、
ＣＰＵリセットから異常発生までの経過時間を計測し、
偶発故障か否かを設定時間と比較することによって判定
し、外部出力情報を一旦保持して偶発故障時のみ該ＣＰ
Ｕを再起動してさらに一定時間経過後に外部出力情報の
出力を許可するため、ＣＰＵの稼動効率は高められ、フ
ェイルる。
ＣＰＵリセットから異常発生までの経過時間を計測し、
偶発故障か否かを設定時間と比較することによって判定
し、外部出力情報を一旦保持して偶発故障時のみ該ＣＰ
Ｕを再起動してさらに一定時間経過後に外部出力情報の
出力を許可するため、ＣＰＵの稼動効率は高められ、フ
ェイルる。
第１図はこの発明の回路構成図であり、（１）はタイマ
パルス発生器、（２）は割込コントローラ、（３）はＣ
ＰＵ、（５）は保持手段としての出力保持器である。ま
た、（４）はＣＰ Ｕ （３）の出力ポー上から出力さ
れる信号をリセット信号波形に整形する波形整形器であ
る。
パルス発生器、（２）は割込コントローラ、（３）はＣ
ＰＵ、（５）は保持手段としての出力保持器である。ま
た、（４）はＣＰ Ｕ （３）の出力ポー上から出力さ
れる信号をリセット信号波形に整形する波形整形器であ
る。
次にこの発明の動作を第１図の回路図、及び第２図のＣ
ＰＵにおける処理のアルゴリズム説明図を用いて以下に
説明する。
ＰＵにおける処理のアルゴリズム説明図を用いて以下に
説明する。
まず、ＣＰ Ｕ （３）は初期状態において、第２図（
ａ）、 （ｂ）をスタートすると割込コントローラ（
２）から出力されたタイマパルス（ロ）を零クリアして
、零状態からインクリメントし計数する（ステップＳＴ
Ｉ、５Ｔ２）。今、異常信号（ハ）がＣＰ Ｕ （３）
に入力された場合を考えると、異常入力処理（第２図（
Ｃ））は、まず出力保持信号を一旦出力保持器（保持手
段）（５）に対して出力しくステップ５Ｔ３）、その後
の異常信号尭生迄に計数されたカウンタ値が予め設定さ
れた設定値（異常を偶発と見做すための経過時間の設定
値）と大か小かを比較（判定）する（ステップ５Ｔ４）
。そして、このタイマカウンタの計数値が設定値より小
さい場合には異常と判定し、ＣＰ Ｕ （３）は全ての
割込をマスクしてＣＰＵ’（３）を停止させる（ステッ
プ５Ｔ５）。また、タイマカウンタの計数値が設定値よ
り大きい場合には、偶発的故障と判定して再起動信号を
出力する（ステップ５Ｔ６）。この再起動信号は波形整
形器（４）によりリセット信号（へ）に整形されＣＰ
Ｕ （３）にリセット信号として与える。リセットされ
たＣ Ｐ Ｕ （３）は再度タイマ割込処理及びリセッ
トイニシャライズ処理（第２図（ａ） 、 （ｂ） ）
を実行する。このタイマ割込処理においては、一定時間
経過を判定しくステ・ンブ５Ｔ９）、前記出力保持器に
対する保持信号をリセットする（ステップＳ Ｔ １０
）。
ａ）、 （ｂ）をスタートすると割込コントローラ（
２）から出力されたタイマパルス（ロ）を零クリアして
、零状態からインクリメントし計数する（ステップＳＴ
Ｉ、５Ｔ２）。今、異常信号（ハ）がＣＰ Ｕ （３）
に入力された場合を考えると、異常入力処理（第２図（
Ｃ））は、まず出力保持信号を一旦出力保持器（保持手
段）（５）に対して出力しくステップ５Ｔ３）、その後
の異常信号尭生迄に計数されたカウンタ値が予め設定さ
れた設定値（異常を偶発と見做すための経過時間の設定
値）と大か小かを比較（判定）する（ステップ５Ｔ４）
。そして、このタイマカウンタの計数値が設定値より小
さい場合には異常と判定し、ＣＰ Ｕ （３）は全ての
割込をマスクしてＣＰＵ’（３）を停止させる（ステッ
プ５Ｔ５）。また、タイマカウンタの計数値が設定値よ
り大きい場合には、偶発的故障と判定して再起動信号を
出力する（ステップ５Ｔ６）。この再起動信号は波形整
形器（４）によりリセット信号（へ）に整形されＣＰ
Ｕ （３）にリセット信号として与える。リセットされ
たＣ Ｐ Ｕ （３）は再度タイマ割込処理及びリセッ
トイニシャライズ処理（第２図（ａ） 、 （ｂ） ）
を実行する。このタイマ割込処理においては、一定時間
経過を判定しくステ・ンブ５Ｔ９）、前記出力保持器に
対する保持信号をリセットする（ステップＳ Ｔ １０
）。
なお、上記実施例では、タイマパルス信号を割込コント
ローラ（２）を介してＣＰ Ｕ （３）に入力したが、
直接ＣＰ Ｕ （３）に入力するようにしても良い。
ローラ（２）を介してＣＰ Ｕ （３）に入力したが、
直接ＣＰ Ｕ （３）に入力するようにしても良い。
また、タイマパルス発生器（１）を設けずソフトウェア
によりループ回数を計数する擬似タイマ、あるいはソフ
トウェアインストラクションの実行うロック数を用いた
擬似タイマを用いても良く上実施例と同様の効果を奏す
る。
によりループ回数を計数する擬似タイマ、あるいはソフ
トウェアインストラクションの実行うロック数を用いた
擬似タイマを用いても良く上実施例と同様の効果を奏す
る。
以上のように、この発明によれば、異常信号がＣＰＬＪ
に入力されると外部出力情報を一旦保持すると共に、Ｃ
Ｐしりセントから異常発生までの時間により偶発故障か
否かを判定し、偶発故障であれば該ＣＰＵを再起動し、
前記−旦保持した外部出力情報の出力を再起動から一定
時間後に許可するので、ＣＰＵがあずかるシステムのフ
ェイルセーフ機能を強化でき、かつＣＰＵの稼動率を高
めることができる効果がある。
に入力されると外部出力情報を一旦保持すると共に、Ｃ
Ｐしりセントから異常発生までの時間により偶発故障か
否かを判定し、偶発故障であれば該ＣＰＵを再起動し、
前記−旦保持した外部出力情報の出力を再起動から一定
時間後に許可するので、ＣＰＵがあずかるシステムのフ
ェイルセーフ機能を強化でき、かつＣＰＵの稼動率を高
めることができる効果がある。
第１図はこの発明の一実施例によるマイクロプロセッサ
再起動の機能構成図、第２図は第１図のマイクロプロセ
ッサにおけるＣＰＵの処理のアルゴリズム説明図、第３
図は従来のマイクロプロセッサ再起動の機能構成図、第
４回は第３図における各信号を示すタイムチャートであ
る。 図において（３）はＣＰＵ、（５）は出力信号保持器（
保持手段）である。 なお、図中、同一符号は同一または相当部分を示す。 ＩＩ ｚ 図 （ａ） （Ｃ）
再起動の機能構成図、第２図は第１図のマイクロプロセ
ッサにおけるＣＰＵの処理のアルゴリズム説明図、第３
図は従来のマイクロプロセッサ再起動の機能構成図、第
４回は第３図における各信号を示すタイムチャートであ
る。 図において（３）はＣＰＵ、（５）は出力信号保持器（
保持手段）である。 なお、図中、同一符号は同一または相当部分を示す。 ＩＩ ｚ 図 （ａ） （Ｃ）
Claims (1)
- 異常発生に対してＣＰＵをリセットし、再起動させる
異常検出回路を有するマイクロプロセッサの再起動方法
において前記ＣＰＵへの異常検出信号の入力に対して外
部出力情報を一旦保持するとともに、前記ＣＰＵのリセ
ットから異常発生までの経過時間を計測してその計測時
間が設定時間より大か否かを判定し、前記設定時間経過
後に発生した異常を偶発異常と判定してＣＰＵを再起動
させ、その再起動後一定時間後に前記保持しておいた外
部出力情報の出力を許可することを特徴とするマイクロ
プロセッサの再起動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311206A JPH04182743A (ja) | 1990-11-16 | 1990-11-16 | マイクロプロセッサの再起動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311206A JPH04182743A (ja) | 1990-11-16 | 1990-11-16 | マイクロプロセッサの再起動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04182743A true JPH04182743A (ja) | 1992-06-30 |
Family
ID=18014382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311206A Pending JPH04182743A (ja) | 1990-11-16 | 1990-11-16 | マイクロプロセッサの再起動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04182743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489629B2 (en) | 2010-03-19 | 2013-07-16 | Fujitsu Limited | Communication terminal device, computer program, and content search method |
| CN109661653A (zh) * | 2016-09-13 | 2019-04-19 | 标致雪铁龙汽车股份有限公司 | 机动车辆的车载计算机的重启的控制装置 |
-
1990
- 1990-11-16 JP JP2311206A patent/JPH04182743A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489629B2 (en) | 2010-03-19 | 2013-07-16 | Fujitsu Limited | Communication terminal device, computer program, and content search method |
| CN109661653A (zh) * | 2016-09-13 | 2019-04-19 | 标致雪铁龙汽车股份有限公司 | 机动车辆的车载计算机的重启的控制装置 |
| CN109661653B (zh) * | 2016-09-13 | 2022-07-08 | 标致雪铁龙汽车股份有限公司 | 机动车辆的车载计算机的重启的控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS62157953A (ja) | 異常検知機能を備えたマイクロコンピユ−タ | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| CN110135198B (zh) | 程序流监控方法、系统及车辆 | |
| JP3714141B2 (ja) | 電子制御システムの暴走監視装置 | |
| JPH0289136A (ja) | マイクロプロセツサの再起動方式 | |
| JPS58221456A (ja) | コンピユ−タの異常検出方式 | |
| JPH0679279B2 (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH0434170B2 (ja) | ||
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH03208137A (ja) | 制御用マイクロコンピュータの異常検知方式 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS5868166A (ja) | プロセツサ異常監視装置 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPH01263755A (ja) | 割込み監視方式 | |
| JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
| JPS6349855A (ja) | Ｃｐｕの割込み周期異常検出装置 | |
| JPS61134851A (ja) | プログラム暴走検知方式 | |
| JPH0583851U (ja) | 情報処理装置 | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPH04156651A (ja) | スモール・コンピュータ・システム・インタフェースのバス制御装置 |