JPS60117344A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS60117344A JPS60117344A JP58225910A JP22591083A JPS60117344A JP S60117344 A JPS60117344 A JP S60117344A JP 58225910 A JP58225910 A JP 58225910A JP 22591083 A JP22591083 A JP 22591083A JP S60117344 A JPS60117344 A JP S60117344A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- register
- program counter
- counter number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロプロセッサなどの演算処理装置に関す
るものである。
るものである。
従来例の構成とその問題点
近年、マイクロプロセッサの急速な発展に伴いマイクロ
プロセッサ応用製品が多数開発されている。これらの応
用製品ではハードウェアだけでは機能せず、搭載された
プログラムというものによって製品が機能するため、こ
のプログラムの開発およびデバッグというものが大きな
比重を占めている。
プロセッサ応用製品が多数開発されている。これらの応
用製品ではハードウェアだけでは機能せず、搭載された
プログラムというものによって製品が機能するため、こ
のプログラムの開発およびデバッグというものが大きな
比重を占めている。
以下に従来の情報処理装置におけるデバッグについて説
明する。第１図は従来の演算処理装置の３ページ ブロック図である。デバッグの時によく使われるものと
してブレークポイントという手法があり、プログラム中
の成る予め設定された番地の命令実行時に処理を中断し
、その時のマイクロプロセッサ内の各レジスタの値や記
憶装置の内容を参照することによりプログラムの誤りま
たはハードウェアの誤りを検出するものである。
明する。第１図は従来の演算処理装置の３ページ ブロック図である。デバッグの時によく使われるものと
してブレークポイントという手法があり、プログラム中
の成る予め設定された番地の命令実行時に処理を中断し
、その時のマイクロプロセッサ内の各レジスタの値や記
憶装置の内容を参照することによりプログラムの誤りま
たはハードウェアの誤りを検出するものである。
ブレークポイントの設定にはソフトウェアによる方法と
ハードウェアによる方法があり、ソフトウェアによる方
法としては、ブレークポイントとして設定する番地の命
令をソフトウェア割込み命令（ＳｖＶＩ命令）に置き替
え、その番地の命令を実行しようとするとソフトウェア
割込みを生じ処理を中断するものである。この場合の継
続実行のための手順としては、 （１） ＳＷＩ命令を元の命令にもどす。
ハードウェアによる方法があり、ソフトウェアによる方
法としては、ブレークポイントとして設定する番地の命
令をソフトウェア割込み命令（ＳｖＶＩ命令）に置き替
え、その番地の命令を実行しようとするとソフトウェア
割込みを生じ処理を中断するものである。この場合の継
続実行のための手順としては、 （１） ＳＷＩ命令を元の命令にもどす。
（２）ブレークポイントに当たる命令をシングルステッ
プ実行する。
プ実行する。
い）再び命令をＳＷＩ命令にもどす。
←）ブレークポイントに当たる命令の次の命令から実行
を再開する。
を再開する。
という過程が必要であり、（２）のシングルステップ実
行のだめのハードウェアが構成されなければならない。
行のだめのハードウェアが構成されなければならない。
ハードウェアによる方法としては、ブレーク番地レジス
タを外部に設け、マイクロプロセッサが命令の読み込み
サイクルとして出したアドレス値とブレーク番地レジス
タの値を比較し、一致していれば割込み要求を出すもの
であるが、ブレークポイントを同時に複数個設定したい
場合、その個数がブレーク番地レジスタの個数までしか
設定できないという制限が付く、まだ、使用するマイク
ロプロセッサによってはブレークポイントとして設定し
た番地の命令を実行後でないと割込み要求を受け付けな
いものもあり、実行前に割込み要求を受け付けても継続
実行のためにはシングルステップ実行させるだめのハー
ドウェア（そのまま実行を再開すると再び割込みを生じ
先へ進まない）が必要となる。
タを外部に設け、マイクロプロセッサが命令の読み込み
サイクルとして出したアドレス値とブレーク番地レジス
タの値を比較し、一致していれば割込み要求を出すもの
であるが、ブレークポイントを同時に複数個設定したい
場合、その個数がブレーク番地レジスタの個数までしか
設定できないという制限が付く、まだ、使用するマイク
ロプロセッサによってはブレークポイントとして設定し
た番地の命令を実行後でないと割込み要求を受け付けな
いものもあり、実行前に割込み要求を受け付けても継続
実行のためにはシングルステップ実行させるだめのハー
ドウェア（そのまま実行を再開すると再び割込みを生じ
先へ進まない）が必要となる。
発明の目的
５ページ
本発明は上記従来の問題点を解消するもので、簡単な内
部機構の追加によって、ブレークポイントの設定数に制
限がなく、しかもシングルステップ実行のだめの外部ハ
ードウェア機構を必要としないデバッグ機能を持った演
算処理装置を提供することを目的とする。
部機構の追加によって、ブレークポイントの設定数に制
限がなく、しかもシングルステップ実行のだめの外部ハ
ードウェア機構を必要としないデバッグ機能を持った演
算処理装置を提供することを目的とする。
発明の構成
本発明は、複数のプログラムカウンタと、プログラムカ
ウンタ番号レジスタと、プログラムカウンタ番号退避レ
ジスタと、一時的に指定のプログラムカウンタを用いる
ことを指示するエグゼキュート命令と、プログラムカウ
ンタをプログラム番号レジスタの内容により選択する制
御部を備えた演算処理装置であり、少ない内部機構の追
加でブレーク後の継続実行を実現することのできるもの
である。
ウンタ番号レジスタと、プログラムカウンタ番号退避レ
ジスタと、一時的に指定のプログラムカウンタを用いる
ことを指示するエグゼキュート命令と、プログラムカウ
ンタをプログラム番号レジスタの内容により選択する制
御部を備えた演算処理装置であり、少ない内部機構の追
加でブレーク後の継続実行を実現することのできるもの
である。
実施例の説明
第２図は本発明の一実施例である演算処理装置の構成を
示すものである。なお図番は第１図と対応するものは同
一の番号が付しである。第２図に６−′−−ジ おいて、１０〜１ｎ−１はプログラムカウンタ（ＰＣ０
〜ＰＣｎ−１）、２は命令レジスタ、３は命令デコーダ
、４は命令処理部、５は記憶装置、６はプログラムカウ
ンタ番号レジスタ（以下ＰＣ番号レジスタと称す）、７
はプログラムカウンタ番号退避レジスタ（以下ＰＣ番号
退避レジスタと称す）、８は制御部である。
示すものである。なお図番は第１図と対応するものは同
一の番号が付しである。第２図に６−′−−ジ おいて、１０〜１ｎ−１はプログラムカウンタ（ＰＣ０
〜ＰＣｎ−１）、２は命令レジスタ、３は命令デコーダ
、４は命令処理部、５は記憶装置、６はプログラムカウ
ンタ番号レジスタ（以下ＰＣ番号レジスタと称す）、７
はプログラムカウンタ番号退避レジスタ（以下ＰＣ番号
退避レジスタと称す）、８は制御部である。
以上のように構成された本実施例の演算処理装置につい
て以下その動作を説明する。
て以下その動作を説明する。
エグゼキーート命令を
ＥＸＥＣｍ
と記述することにし、この命令を実行するとＰＣ番号レ
ジスタ６の内容がＰＣ番号退避レジスタ７に格納され、
エグゼキュート命令で指定されたプログラムカウンメ番
号ｍがＰＣ番号レジスタ６に格納される。この後実行さ
れる命令は一時的にＰＣｍによって指定される位置から
読出されるが、ここでは説明上ＰＣ番号レジスタ６の内
容がｍになっている期間はオペコード（命令の先頭語）
をフェッチしている期間だけとする。プログラムカ７ど
一ジ ウンタがＰＣｍでの状態でオペコードフェッチ後、ＰＣ
番号退避レジスタ７の内容がＰＣ番号レジスタ６に再格
納され、ＰＣ番号レジスタ６の内容はエグゼキーート命
令を実行する前の値にもどされる。またこの時ＰＣｍは
、オペコードフェッチ実行により、値が更新されている
。
ジスタ６の内容がＰＣ番号退避レジスタ７に格納され、
エグゼキュート命令で指定されたプログラムカウンメ番
号ｍがＰＣ番号レジスタ６に格納される。この後実行さ
れる命令は一時的にＰＣｍによって指定される位置から
読出されるが、ここでは説明上ＰＣ番号レジスタ６の内
容がｍになっている期間はオペコード（命令の先頭語）
をフェッチしている期間だけとする。プログラムカ７ど
一ジ ウンタがＰＣｍでの状態でオペコードフェッチ後、ＰＣ
番号退避レジスタ７の内容がＰＣ番号レジスタ６に再格
納され、ＰＣ番号レジスタ６の内容はエグゼキーート命
令を実行する前の値にもどされる。またこの時ＰＣｍは
、オペコードフェッチ実行により、値が更新されている
。
記憶装置６内には被デバツグプログラムと、デバッグの
ための支援プログラムが格納されている。
ための支援プログラムが格納されている。
操作者はこの支援プログラムによって被デバツグプログ
ラム内のブレークポイントを設定する。この設定は、ブ
レークポイントに西たる番地に格納されている命令を
ＥＸＥＣｊ 命令に置換することによって行なう。この
時、ＰＣ，の指し示す番地には ＳＷＩ 命令が格納さ
れているものとする。今、第３図に示すようにブレーク
ポイントがＸ番地であり、Ｘ番地の命令が ＭＶＲｌ。
ラム内のブレークポイントを設定する。この設定は、ブ
レークポイントに西たる番地に格納されている命令を
ＥＸＥＣｊ 命令に置換することによって行なう。この
時、ＰＣ，の指し示す番地には ＳＷＩ 命令が格納さ
れているものとする。今、第３図に示すようにブレーク
ポイントがＸ番地であり、Ｘ番地の命令が ＭＶＲｌ。
Ｒ２であったとする。
このように、ブレークポイント設定後、所定の実行開始
番地からＰＣｉ（ｉ／ｊ ）でプログラムを実行中Ｘ番
地に処理が来ると置換された ＥＸＥＣｊによってＰＣ
番号レジスタ６の内容がｉがらｊに更新され、ＰＣｊに
よって指し示される命令 ＳＷＩ命令の実行によって割
込みが生じ、処理が中断され支援プログラムに制御が移
るが、その直前に、ＰＣｊ での−命令実行が終了して
いるので、ＰＣ番号レジスタ６の値はえに復帰している
。
番地からＰＣｉ（ｉ／ｊ ）でプログラムを実行中Ｘ番
地に処理が来ると置換された ＥＸＥＣｊによってＰＣ
番号レジスタ６の内容がｉがらｊに更新され、ＰＣｊに
よって指し示される命令 ＳＷＩ命令の実行によって割
込みが生じ、処理が中断され支援プログラムに制御が移
るが、その直前に、ＰＣｊ での−命令実行が終了して
いるので、ＰＣ番号レジスタ６の値はえに復帰している
。
ブレークポイントでの操作者の一連の操作が終了し、継
続実行する時は、支援プログラムが以下の作業を行なう
。
続実行する時は、支援プログラムが以下の作業を行なう
。
０） ｐｃ、 の値（現時点ではｙ＋１）を、Ｘ番地の
元の命令とＳＷＩ命令を連続して格納しである２番地を
指し示すように２に設定する。
元の命令とＳＷＩ命令を連続して格納しである２番地を
指し示すように２に設定する。
（２）Ｘ番地から実行を再開する。
Ｘ番地から実行を再開すると ＥＸＥＣｊ命令により２
番地に格納されているＸ番地の元の命令 ＭＶＲｌ、Ｒ
２が実行されるとともに、ＰＣ，は更新されて ＳＷＩ
命令の格納されている番地ｚ＋１を指し示すことにな
り、再びＸ番地に処理が来た時にも中断させることがで
きる。
番地に格納されているＸ番地の元の命令 ＭＶＲｌ、Ｒ
２が実行されるとともに、ＰＣ，は更新されて ＳＷＩ
命令の格納されている番地ｚ＋１を指し示すことにな
り、再びＸ番地に処理が来た時にも中断させることがで
きる。
ブレークポイントが複数個設定されていても、９ページ
個々に同様の手順で継続実行させることができる。
以上のように本実施例によれば、一時的に命令実行のた
めのプログラムカウンタを切換える制御部を設けること
により、継続実行のだめの手順を簡単とするとともにブ
レークポイントの設定のだめの外部ハードウェアを必要
としないデバッグ機能を持った演算処理装置を構成する
ことができる。
めのプログラムカウンタを切換える制御部を設けること
により、継続実行のだめの手順を簡単とするとともにブ
レークポイントの設定のだめの外部ハードウェアを必要
としないデバッグ機能を持った演算処理装置を構成する
ことができる。
発明の効果
本発明の演算処理装置は、複数のプログラムカウンタと
、いずれのプログラムカウンタを使用するかを指示する
プログラムカウンタ番号レジスタと、プログラムカウン
タ番号レジスタを退避するだめのプログラムカウンタ番
号退避レジスタと、プログラムカウンタ番号を一時的に
変更するエグゼキュート命令と、これらを□制御する制
御部を設けることにより、演算処理装置自体にブレーク
後の継続実行機能を持たせることができ、その実用的効
果は大きい。
、いずれのプログラムカウンタを使用するかを指示する
プログラムカウンタ番号レジスタと、プログラムカウン
タ番号レジスタを退避するだめのプログラムカウンタ番
号退避レジスタと、プログラムカウンタ番号を一時的に
変更するエグゼキュート命令と、これらを□制御する制
御部を設けることにより、演算処理装置自体にブレーク
後の継続実行機能を持たせることができ、その実用的効
果は大きい。
なお、本演算処理装置の使途はデバッグに限るものでは
ない。
ない。
１０１゛−二゛
第１図は従来の演算処理装置の構成を示すブロック図、
第２図は本発明の一実施例における演算処理装置の構成
を示すブロック図、第３図はブレークポイントにおける
命令の置き替えを示す図である。 １．１０．１１〜１ｎ−１・・団・プログラムカウンタ
、２・・・・・・命令レジスタ、３・・・・・・命令デ
コーダ、４・・・・・・命令処理部、６・・川・記憶装
置、６・・川・プログラムカウンタ番号レジスタ、７・
・・・・プログラムカウンタ番号退避レジスタ、８・・
団・制御部。
第２図は本発明の一実施例における演算処理装置の構成
を示すブロック図、第３図はブレークポイントにおける
命令の置き替えを示す図である。 １．１０．１１〜１ｎ−１・・団・プログラムカウンタ
、２・・・・・・命令レジスタ、３・・・・・・命令デ
コーダ、４・・・・・・命令処理部、６・・川・記憶装
置、６・・川・プログラムカウンタ番号レジスタ、７・
・・・・プログラムカウンタ番号退避レジスタ、８・・
団・制御部。
Claims (1)
- 【特許請求の範囲】 機械語命令およびデータを格納する記憶装置と、実行さ
れる前記機械語命令の位置を指定する複数のプログラム
カウンタと、実行する命令をｉ記憶する命令レジスタと
、前記命令レジスタに記憶されている命令をデコードす
る命令デコーダと、デコードされた命令の処理を行なう
命令処理部と、前記複数のプログラムカウンタ内のいず
れのプログラムカウンタを使用するかを指定するプログ
ラムカウンタ番号レジスタと、前記プログラムカウンタ
番号レジスタの退避用のプログラムカウンタ番号退避レ
ジスタと、一時的に指定のプログラムカウンタを用いる
ことを指定するエグゼキュート命令と、前記エグゼキ二
−ト命令実行時に前記プログラムカウンタ番号レジスタ
の内容を前記プログラムカウンタ番号退避レジスタに格
納した後、前記エグゼキュート命令で指定されたプログ
ラムカラ２− パ ンタ番号を前記プログラムカウンタ番号レジスタに格納
し、所定の命令実行後、前記プログラムカウンタ番号退
避レジスタの内容を前記プログラムカウンタ番号レジス
タに再格納する機能を有する制御部とを具備することを
特徴とする演算処理装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58225910A JPS60117344A (ja) | 1983-11-30 | 1983-11-30 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58225910A JPS60117344A (ja) | 1983-11-30 | 1983-11-30 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117344A true JPS60117344A (ja) | 1985-06-24 |
| JPH0439096B2 JPH0439096B2 (ja) | 1992-06-26 |
Family
ID=16836801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58225910A Granted JPS60117344A (ja) | 1983-11-30 | 1983-11-30 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117344A (ja) |
-
1983
- 1983-11-30 JP JP58225910A patent/JPS60117344A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439096B2 (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2668578B1 (en) | Controlling generation of debug exceptions | |
| JP2655615B2 (ja) | 情報処理装置 | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS60117344A (ja) | 演算処理装置 | |
| US6772372B2 (en) | System and method for monitoring unaligned memory accesses | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH0250228A (ja) | デバッグ処理装置 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPS61138361A (ja) | 並列処理システム | |
| JPH0340143A (ja) | パイプライン方式計算機におけるデバッグ方式 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH03246639A (ja) | マイクロプロセッサ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS5844543A (ja) | トリガトレ−ス回路 | |
| JPH0417530B2 (ja) | ||
| JPS59202550A (ja) | デバツグ装置 | |
| JPH07107669B2 (ja) | 演算処理装置 | |
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPH03204036A (ja) | 割込み処理後の動的再開機構を備えた計算機 | |
| JPS63233442A (ja) | デバツク支援回路を有するプロセツサ | |
| JPH0432418B2 (ja) | ||
| JPH06214828A (ja) | 対話型デバッグ制御装置 |