JPH0223435A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0223435A JPH0223435A JP63174702A JP17470288A JPH0223435A JP H0223435 A JPH0223435 A JP H0223435A JP 63174702 A JP63174702 A JP 63174702A JP 17470288 A JP17470288 A JP 17470288A JP H0223435 A JPH0223435 A JP H0223435A
- Authority
- JP
- Japan
- Prior art keywords
- output
- program
- watchdog timer
- reset
- resetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にプログラム
の暴走発生を検出する機能を具備したマイクロコンピュ
ータに関する。
の暴走発生を検出する機能を具備したマイクロコンピュ
ータに関する。
従来この種のマイクロコンピュータは、プログラムＲＯ
Ｍ上に置かれたウォッチドッグタイマーリセット用イン
ストラクションの実行によりウォッチドッグタイマーを
ある特定時間内に周期的にリセットすることでプログラ
ムの実行の正当性を保証し、前記ウォッチドッグタイマ
ーのオーバーフ四−をプログラムの暴走検出に用いてい
た。
Ｍ上に置かれたウォッチドッグタイマーリセット用イン
ストラクションの実行によりウォッチドッグタイマーを
ある特定時間内に周期的にリセットすることでプログラ
ムの実行の正当性を保証し、前記ウォッチドッグタイマ
ーのオーバーフ四−をプログラムの暴走検出に用いてい
た。
上述した従来のマイクロコンピュータではウォッチドッ
グタイマーのリセットが設定されたリセット周期内であ
れば暴走が検出できない、すなわち暴走しているプログ
ラムのループがウォッチドッグタイマーのリセット用イ
ンストラクションの実行アドレスを含んでいる場合、暴
走の検出ができないという欠点がある。
グタイマーのリセットが設定されたリセット周期内であ
れば暴走が検出できない、すなわち暴走しているプログ
ラムのループがウォッチドッグタイマーのリセット用イ
ンストラクションの実行アドレスを含んでいる場合、暴
走の検出ができないという欠点がある。
本発明のマイクロコンピュータは通常のプログラムＲＯ
Ｍ、インストラクションデコーダ、プログラムカウンタ
、システムリセット回路２ウオツチドツグタイマーを含
み、インストラクションデコーダから出力されるウォッ
チドッグタイマーのリセット信号により状態設定と起動
がなされるアドレスカウンタと該カウンタのアドレス出
力によりアドレスが設定されるモニターＲＡＭと該モニ
ターＲＡＭの出力とプログラムＲＯＭのインストラクシ
ョン出力を比較する比較器とシステムリセット回路出力
によってセットされウオッチド。
Ｍ、インストラクションデコーダ、プログラムカウンタ
、システムリセット回路２ウオツチドツグタイマーを含
み、インストラクションデコーダから出力されるウォッ
チドッグタイマーのリセット信号により状態設定と起動
がなされるアドレスカウンタと該カウンタのアドレス出
力によりアドレスが設定されるモニターＲＡＭと該モニ
ターＲＡＭの出力とプログラムＲＯＭのインストラクシ
ョン出力を比較する比較器とシステムリセット回路出力
によってセットされウオッチド。
グタイマーのリセット信号によってリセットされモニタ
ーＲＡＭのリード／ライトを切替えるリード／ライトフ
リップフロップと該リード／ライトフリップフロップの
出力により比較器の不一致出力を有効または無効とする
論理ゲートと該論理ゲートの有効出力あるいはウォッチ
ドッグタイマーノオーハーフロー出力のいずれかでシス
テムリセット回路起動するための論理ゲートを有してい
る。
ーＲＡＭのリード／ライトを切替えるリード／ライトフ
リップフロップと該リード／ライトフリップフロップの
出力により比較器の不一致出力を有効または無効とする
論理ゲートと該論理ゲートの有効出力あるいはウォッチ
ドッグタイマーノオーハーフロー出力のいずれかでシス
テムリセット回路起動するための論理ゲートを有してい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すものである。
１０２はシステムリセット回路、１ｏ５はウオッチド、
グタイマ−１１９はプログラムＲＯＭ。
グタイマ−１１９はプログラムＲＯＭ。
１０８はインストラクションデコーダ、１１８はプログ
ラムカウンタ、・ １１７はリード／ライト制御フリッ
プフロップ、１１４はモニターＲＡＭ。
ラムカウンタ、・ １１７はリード／ライト制御フリッ
プフロップ、１１４はモニターＲＡＭ。
１１０は比較器、１１１は比較器出力の制御用論理ゲー
）、１１５はモニターＲＡＭのアドレス生成用カウンタ
である。
）、１１５はモニターＲＡＭのアドレス生成用カウンタ
である。
第１図により本発明の動作を詳細に説明する。
システムリセット入力がリセット入力１０１に入力され
るとシステムリセット回路１０２はリセット１２１を出
力する、この出力はプログラムカウンタ１１８をリセッ
トするとともにリード／ライトフリップフロップ１１７
をセットしその出力Ｑを有効（ライト状態）とする。リ
セット解除後２プログラムカウンタ１１８はカウントク
ロック入力１１６から入力されるクロックによりカウン
トアツプを開始する。プログラムカウンタ１１８のアド
レス出力はプログラムＲＯＭＩ １９へ入力されプログ
ラムＲＯＭＩ １９はアドレスデータに対応するインス
トラクションをインストラクションデコーダ１０８へ出
力する。インストラクションデコーダ１０８はインスト
ラクションをデコードしデコード出力１０９を発生する
。インストラクションデコーダ１０８はウォッチドッグ
タイマーリセット用インストラクションをデコードする
とデコード出力の一つとしてタイマーリセット出力１０
６を発生しウォッチドッグタイマー１０５をリセットす
る。一方、システムリセット回路１０２のリセット出力
によって出力Ｑが有効とされたリード／ライトフリップ
フロップエ１７はモニターＲＡＭ１１４をライト状態と
している。またウォッチドッグタイマーリセット出力信
号１０６によりカウントアツプを可能とされたカウンタ
１１５がプログラムカウンタ１１８と同期してアドレス
カウントを進め、ライト状態のモニターＲＡＭ１１４は
ウォッチドッグタイマーリセット解除後のインストラク
ションを順次任意ステップだけ（例えば２０ステツプ）
読み込み記憶する。
るとシステムリセット回路１０２はリセット１２１を出
力する、この出力はプログラムカウンタ１１８をリセッ
トするとともにリード／ライトフリップフロップ１１７
をセットしその出力Ｑを有効（ライト状態）とする。リ
セット解除後２プログラムカウンタ１１８はカウントク
ロック入力１１６から入力されるクロックによりカウン
トアツプを開始する。プログラムカウンタ１１８のアド
レス出力はプログラムＲＯＭＩ １９へ入力されプログ
ラムＲＯＭＩ １９はアドレスデータに対応するインス
トラクションをインストラクションデコーダ１０８へ出
力する。インストラクションデコーダ１０８はインスト
ラクションをデコードしデコード出力１０９を発生する
。インストラクションデコーダ１０８はウォッチドッグ
タイマーリセット用インストラクションをデコードする
とデコード出力の一つとしてタイマーリセット出力１０
６を発生しウォッチドッグタイマー１０５をリセットす
る。一方、システムリセット回路１０２のリセット出力
によって出力Ｑが有効とされたリード／ライトフリップ
フロップエ１７はモニターＲＡＭ１１４をライト状態と
している。またウォッチドッグタイマーリセット出力信
号１０６によりカウントアツプを可能とされたカウンタ
１１５がプログラムカウンタ１１８と同期してアドレス
カウントを進め、ライト状態のモニターＲＡＭ１１４は
ウォッチドッグタイマーリセット解除後のインストラク
ションを順次任意ステップだけ（例えば２０ステツプ）
読み込み記憶する。
任意ステップ終了後はカウンタ１１５がアドレスカウン
トを終了しリード／ライトフリップフｏ ツブをリード
状態としモニターＲＡＭ１１４を読み出し可能状態とす
る。
トを終了しリード／ライトフリップフｏ ツブをリード
状態としモニターＲＡＭ１１４を読み出し可能状態とす
る。
プログラムＲＯＭ１１９には特定の周期（例えば１００
ｍＳサイクル）でつｔケチドッグタイマー１０５をリセ
ットするようにプログラムが設定されている。ここでプ
ログラムの実行が進みシステムリセット後２回目のウォ
ッチドッグタイマーリセットカインストラクションデコ
ーダ１０８より発生すると、カウンタ１１５はプログラ
ムカウンタ１１８と同期してカウントを開始しモニター
ＲＡＭ１１４は前回読み込んだインストラクションを順
次出力する。比較器１１０はプログラムＲＯＭＩ １９
のインストラクション出力とモニターＲＡＭ１１４のイ
ンストラクション出力を順次比較し、不一致を検出する
と不一致出力１１２を発生する。論理ゲート１１１はウ
ォッチドッグタイマー１０５の１回目のリセット時のモ
ニターＲＡＭ１１４の出力とプログラム’ＲＯＭ出力の
不一致を不一致出力として無効とするためのもので、２
回目以降は不一致出力１１２をそのまま出力する。
ｍＳサイクル）でつｔケチドッグタイマー１０５をリセ
ットするようにプログラムが設定されている。ここでプ
ログラムの実行が進みシステムリセット後２回目のウォ
ッチドッグタイマーリセットカインストラクションデコ
ーダ１０８より発生すると、カウンタ１１５はプログラ
ムカウンタ１１８と同期してカウントを開始しモニター
ＲＡＭ１１４は前回読み込んだインストラクションを順
次出力する。比較器１１０はプログラムＲＯＭＩ １９
のインストラクション出力とモニターＲＡＭ１１４のイ
ンストラクション出力を順次比較し、不一致を検出する
と不一致出力１１２を発生する。論理ゲート１１１はウ
ォッチドッグタイマー１０５の１回目のリセット時のモ
ニターＲＡＭ１１４の出力とプログラム’ＲＯＭ出力の
不一致を不一致出力として無効とするためのもので、２
回目以降は不一致出力１１２をそのまま出力する。
従って不一致出力１１２は論理ゲート１１１の出力１０
７としてウォッチドッグタイマー１０５のオーバーフロ
ー出力１０４とともに論理ゲート１０３を介してシステ
ムリセット回路１０２をリセットする。
７としてウォッチドッグタイマー１０５のオーバーフロ
ー出力１０４とともに論理ゲート１０３を介してシステ
ムリセット回路１０２をリセットする。
第２図は本発明の第二の実施例を示すものである。
第１図の実施例との相違は第１図のモニターＲＡＭ１１
４をモニターＲＡＭ２１４で置き換えた点で他は同様で
あるため詳細な説明は略す。この実施例ではウォッチド
ッグタイマーのリセット後任意のプログラムステップ分
のインストラクションをあらかじめモニターＲＯＭに書
き込んでおき比較するものでハードウェアが簡単になる
利点がある。
４をモニターＲＡＭ２１４で置き換えた点で他は同様で
あるため詳細な説明は略す。この実施例ではウォッチド
ッグタイマーのリセット後任意のプログラムステップ分
のインストラクションをあらかじめモニターＲＯＭに書
き込んでおき比較するものでハードウェアが簡単になる
利点がある。
以上説明したように本発明はウォッチドッグタイマーリ
セット実行後の任意プログラムステップ分（のインスト
ラクション）を保存しておき、以後周期的にウォッチド
ッグタイマーをリセット実行するたびにプログラムＲＯ
Ｍのインストラクション出力と保存しておいたインスト
ラクションを比較するという方法でプログラム実行の正
当性を確認でき、ウォッチドッグタイマーのリセットシ
ーケンスをプログラムの暴走ループに含む事態が発生し
てもこれを検出しシステムリセットを実行できる効果が
ある。
セット実行後の任意プログラムステップ分（のインスト
ラクション）を保存しておき、以後周期的にウォッチド
ッグタイマーをリセット実行するたびにプログラムＲＯ
Ｍのインストラクション出力と保存しておいたインスト
ラクションを比較するという方法でプログラム実行の正
当性を確認でき、ウォッチドッグタイマーのリセットシ
ーケンスをプログラムの暴走ループに含む事態が発生し
てもこれを検出しシステムリセットを実行できる効果が
ある。
第１図は本発明の第一の実施例、第２図は本発明の第二
の実施例、第３図は従来例を各々示すものである。 １０２．２０２，３０２・・・・・・システムリセット
回路、１０５，２０５，３０５・・・・・・ウォッチド
ッグタイマー １０８，２０８，３０８・・・・・・イ
ンストラクションデコーダ、１１０，２１０・・・・・
・比較器、１１４・・・・・・モニターＲＡＭ、２１４
・・・・・・モニターＲＯＭ、１１５，２１５・・・・
・・アドレスカウンタ、１１７・・・・・・リード／ラ
イトフリップフロップ、１１８．２１８，３１８・・・
・・・プログラムカウンタ、１１９．２１９，３１９・
・・・・・プログラムＲＯＭ。 代理人 弁理士 内 原 晋 差 １ 面 矛 図 茅 ■
の実施例、第３図は従来例を各々示すものである。 １０２．２０２，３０２・・・・・・システムリセット
回路、１０５，２０５，３０５・・・・・・ウォッチド
ッグタイマー １０８，２０８，３０８・・・・・・イ
ンストラクションデコーダ、１１０，２１０・・・・・
・比較器、１１４・・・・・・モニターＲＡＭ、２１４
・・・・・・モニターＲＯＭ、１１５，２１５・・・・
・・アドレスカウンタ、１１７・・・・・・リード／ラ
イトフリップフロップ、１１８．２１８，３１８・・・
・・・プログラムカウンタ、１１９．２１９，３１９・
・・・・・プログラムＲＯＭ。 代理人 弁理士 内 原 晋 差 １ 面 矛 図 茅 ■
Claims (1)
- プログラムＲＯＭ、インストラクションデコーダ、プロ
グラムカウンタ、システムリセット回路、ウォッチドッ
グタイマーを含むマイクロコントローラにおいてインス
トラクションデコーダから出力されるウォッチドッグタ
イマーのリセット信号により状態設定と起動がなされる
アドレスカウンタと該カウンタのアドレス出力によりア
ドレスが設定されるモニターＲＡＭと該モニターＲＡＭ
の出力とプログラムＲＯＭのインストラクション出力を
比較する比較器とシステムリセット回路出力によってセ
ットされウォッチドッグタイマーのリセット信号によっ
てリセットされモニターＲＡＭのリード／ライトを切り
替える出力をもつリード／ライトフリップフロップと該
リード／ライトフリップフロップの出力により比較器の
不一致出力を有効または無効にする論理ゲートと該論理
ゲートの有効出力あるいはウォッチドッグタイマーのオ
ーバーフロー出力のいずれかでシステムリセット回路を
起動することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174702A JPH0223435A (ja) | 1988-07-12 | 1988-07-12 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174702A JPH0223435A (ja) | 1988-07-12 | 1988-07-12 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223435A true JPH0223435A (ja) | 1990-01-25 |
Family
ID=15983170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174702A Pending JPH0223435A (ja) | 1988-07-12 | 1988-07-12 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335714B1 (ko) * | 1993-09-25 | 2002-11-13 | 로베르트 보쉬 게엠베하 | 마이크로컴퓨터 |
-
1988
- 1988-07-12 JP JP63174702A patent/JPH0223435A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335714B1 (ko) * | 1993-09-25 | 2002-11-13 | 로베르트 보쉬 게엠베하 | 마이크로컴퓨터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979102A (en) | Microprocessor operable under direct connection to coprocessor | |
| JPH0223435A (ja) | マイクロコンピュータ | |
| JPH0320776B2 (ja) | ||
| JPS59739A (ja) | マイクロプログラム処理装置における時間保障方式 | |
| JPS62145440A (ja) | 暴走検出回路 | |
| JP2814800B2 (ja) | マイクロコンピュータ | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2770420B2 (ja) | マイクロプログラム制御方式 | |
| JP2001092692A (ja) | 時間測定回路及び時間測定方法 | |
| JPS6358549A (ja) | マイクロプログラム評価方法 | |
| JPH0553842A (ja) | マイクロコンピユータ | |
| JP2731386B2 (ja) | 制御装置 | |
| SU940159A1 (ru) | Микропрограммное устройство управлени с контролем | |
| JP3011166B2 (ja) | デバッグ回路 | |
| JPH0436420B2 (ja) | ||
| JPH0776931B2 (ja) | 情報処理システム | |
| JPH01162945A (ja) | 情報処理装置 | |
| JP2000250786A (ja) | ウオッチドッグタイマ | |
| JPS63268044A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH0444132A (ja) | 暴走検知回路及び暴走検知方式 | |
| JPS5844261B2 (ja) | サブル−チン動作障害検出装置 | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPS6029128B2 (ja) | マイクロプログラム制御装置 |