JPH0776931B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は複数のプロセスまたは複数のプロセッサ間で所
定の処理を実行する情報処理システムに係り、特にシス
テムのデバッグを効率的に行うことを特徴とする機能を
備えた情報処理システムに関する。

（従来の技術） 近時、複数のプロセス（マルチプロセス）や複数のプロ
セッサ（マルチプロセッサ）を用いて、処理を効率的に
実行する情報処理システムが種々開発されている。この
種のシステムをデバッグする場合、システム全体を何等
かの方法で停止させ、その時点での各種の情報を解析す
ることが行われる。このようにしてシステム全体を停止
させることは、前述した複数のプロセス間での同期のタ
イミングが、その処理結果に大きな影響を与えるためで
ある。

ところが従来のシステムでは、デバッグ時におけるダイ
ナミック・ランダム・アクセス・メモリ（DRAM）のリフ
レッシュ・タイミングが毎回異なる為に、システムの動
作を規定するプログラムの挙動に再現性がなくなり。こ
の結果、デバッグ時における各種の情報がその都度異な
ることが多々生じ、そのデバッグが非常に困難となると
云う問題があった。

例えば第５図に示すようにプロセッサ＃1,＃２に対する
プログラムが与えられ、プロセッサ＃２が［SET flag］
の命令を実行してプロセッサ＃１に対して同期信号を送
り、プロセッサ＃１ではそのチェックポイントにて［BR
C flag］の命令を実行し、flagがセットされている場合
には［label B］で指定される処理Ｂを、またflagがセ
ットされていない場合には［label A］で指定される処
理Ａを実行するものとする。

ところが第６図（ａ）（ｂ）にそれぞれ示すようにプロ
セッサ＃２がどの時点で［SET flag］の命令を実行して
同期信号を送るかによって、プロセッサ＃１が［BRC fl
ag］の命令を実行するチェックポイント時にflagがセッ
トされているか否かが変化する。つまりプロセッサ＃２
からのメモリアクセスに対して、第６図（ａ）に示すよ
うにメモリからのリードが完了する前にDRAMのリフレッ
シュによる待ちが入ると、その間、プロセッサ＃２の処
理動作が中断されるので、プロセッサ＃２による［SET
flag］の命令の実行が遅れることになる。するとプロセ
ッサ＃１が［BRC flag］の命令を実行するチェックポイ
ント時にはflagがセットされていないことから、プロセ
ッサ＃１は処理Ａを実行することになる。しかし第６図
（ｂ）に示すようにDRAMのリフレッシュによる待ちが無
い場合には、プロセッサ＃２は即座に［SET flag］の命
令を実行するので、プロセッサ＃１が［BRC flag］の命
令を実行するチェックポイント時にはflagがセットされ
ていることから、この場合にはプロセッサ＃１は処理Ｂ
を実行することになる。

このようにデバッグ時におけるシステムの各種情報が、
DRAMのリフレッシュ・タイミングに起因して様々に変化
するので、そのデバッグが非常に困難化すると云う問題
があった。

（発明が解決しようとする課題） このように従来のシステムでは、プロセッサからのメモ
リへのアクセスがDRAMのリフレッシュの為に遅らされる
ことが多々ある。この為、同じ命令列，同じデータを用
いて処理の実行を開始しても、DRAMのリフレッシュがど
の時点で掛かるかによって複数のプロセッサ間の処理の
進み具合が大きく変化してしまう。これ故、DRAMのリフ
レッシュ・タイミングに起因してプログラムの挙動の再
現性が失われるので、システムのデバッグを効率的に行
うことが非常に困難となると云う問題があった。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、ダイナミック・ランダム・アク
セス・メモリのリフレッシュ・タイミングに左右される
ことなく、常に安定に、且つ効率的にシステムのデバッ
グを可能とする情報処理システムを提供することにあ
る。

［発明の構成］ （課題を解決するための手段） 本発明は、複数のプロセスまたは複数のプロセッサ間で
所定の処理を実行し、システム全体を停止させその時点
での各種の情報を解析する情報処理システムにおいて、
所定のプログラムの処理を実行し、予め設定された条件
になった場合に停止要求信号を出力し、システム停止信
号を入力した場合には前記所定のプログラムの処理を停
止する複数のプロセッサモジュールと、前記停止要求信
号を入力し、この入力によりシステム停止信号を前記複
数のプロセッサモジュールに出力するスタート・ストッ
プコントローラを有するコントロールモジュールと、前
記各種の情報を格納するダイナミック・ランダム・アク
セス・メモリと、このダイナミック・ランダム・アクセ
ス・メモリのリフレッシュ時にリフレッシュ開始信号を
前記スタート・ストップコントローラへ出力するリフレ
ッシュコントローラとを有するメモリモジュールとを具
備し、前記コントロールモジュールは、前記リフレッシ
ュ開始信号を入力し、この入力により前記複数のプロセ
ッサモジュールの停止を解除することで、前記複数のプ
ロセッサモジュールが実行する前記所定のプログラムの
命令列の同じ場所でダイナミック・ランダム・アクセス
・メモリのリフレッシュが掛けられることを特徴とする
ものである。

（作 用） 本発明によれば、ダイナミック・ランダム・アクセス・
メモリのリフレッシュ・タイミングに合わせてシステム
での処理動作を開始、または中断させるので、その後の
命令実行列の、常に同じ場所でリフレッシュが掛けられ
ることになる。この結果、複数のプロセッサ間での処理
の進み具合が常に一定化され、プログラムの挙動の再現
性が確保されるので、ダイナミック・ランダム・アクセ
ス・メモリのリフレッシュ・タイミングに拘らず、その
デバッグを安定に、且つ効率的に行うことが可能とな
る。

（実施例） 以下、図面を参照して本発明の一実施例に係る情報処理
システムについて説明する。

第１図は実施例システムの全体的な概略構成を示す図で
あり、基本的には＃１〜＃ｎからなる複数のプロセッサ
・モジュール1a,〜1nと、コントロール・モジュール2,
メモリ・モジュール３とを備えて構成される。

複数のプロセッサ・モジュール1a,〜1nは、それぞれ所
定のプログラムに従ってメモリ・モジュール３をアクセ
スしながら、その処理動作を実行する。またコントロー
ル・モジュール２はシステム全体の動作を制御するもの
で、ここでは特にシステム全体（複数のプロセッサ・モ
ジュール1a,〜1n,およびメモリ・モジュール３）の動作
停止，動作開始，動作再開を制御する。具体的にはコン
トロール・モジュール２はスタート・ストップ・コント
ローラ2aを具備し、このスタート・ストップ・コントロ
ーラ2aからシステムの停止を制御する信号SYSTEM STOP
を、信号線４を通して複数のプロセッサ・モジュール1
a,〜1nに通知する。しかして各プロセッサ・モジュール
1a,〜1nは上記信号SYSTEM STOPがアクティブとなったと
き、その処理動作を停止する。そして前記信号SYSTEM S
TOPがインアクティブとなったとき、前記各プロセッサ
・モジュール1a,〜1nはその処理動作を開始または中断
する。

また信号線５は、前記各プロセッサ・モジュール1a,〜1
n等からコントロール・モジュール２に対してシステム
の動作停止を要求する信号STOP REQUESTを通知する為の
ものである。この信号STOP REQUESTは、システム外部か
らマニュアルに入力されたり、各プロセッサ・モジュー
ル1a,〜1nが予め設定された条件になったときにアサー
トされる。しかして信号STOP REQUESTは、例えばワイヤ
ード・オア・ロジックを介して前記コントロール・モジ
ュール２の前記スタート・ストップ・コントローラ2aに
与えられる。

尚、プロセッサ・モジュール1a,〜1nの動作を停止制御
するメカニズムとしては、例えば各プロセッサ・モジュ
ール1a,〜1nに与える動作クロックを止めたり、各プロ
セッサ・モジュール1a,〜1nに対して割り込みを掛けて
デバッグ用の処理プログラムにその制御を移す等の手法
が採用される。

しかしてプロセッサ・モジュール1a,〜1nの処理動作の
開始、または動作停止後の処理動作の再開は、前記コン
トロール・モジュール２のスタート・ストップ・コント
ローラ2aに与えられる信号START PULSEによって制御さ
れる。

この信号START PULSEの入力は、外部スイッチの投入に
よりマニュアル的に行ったり、前記プロセッサ・モジュ
ール1a,〜1n自身が、上記信号START PULSEをアクティブ
にすることによりなされる。

さてダイナミック・ランダム・アクセス・メモリ（DRA
M）を備えたメモリ・モジュール３は、上記DRAMのリフ
レッシュ時にそのリフレッシュ・コントロール3aから前
記コントローラ・モジュール２のスタート・ストップ・
コントローラ2aに対して、信号REFLESH STARTを通知す
るように構成されている。この信号REFLESH STARTは、
前述した各プロセッサ・モジュール1a,〜1nの処理動作
の再開を制御する為に用いられるもので、コントロール
・モジュール２は上記信号REFLESH STARTに同期したタ
イミングで、前述した信号SYSTEM STOPをインアクティ
ブにする。この結果、前記コントロール・モジュール２
は信号REFLESH STARTに同期したタイミングで、つまりD
RAMのリフレッシュ・タイミングに同期してその処理動
作を再開することになる。

第２図は上述した如く構成された本実施例システムにお
ける上述した各種信号のタイミング関係を示すものであ
る。この第２図に示すようにシステム全体はSYSTEM CLO
CKに従って動作し、後述するようにこのSYSTEM CLOCKを
ｎ分周することで前述した信号REFLESH CLOCKが生成さ
れ、またこの信号REFLESH CLOCKを周期ｍのカウンタに
て計数することでDRAMのどのアドレスをリフレッシュす
るかを指定する信号REFLESH COUNTERが生成される。前
述したメモリ・モジュール３からの信号REFLESH START
は、前記ｎ分周カウンタの値が［０］のとき、これに同
期して生成出力される。

さて上述した如く信号REFLESH STARTに同期して複数の
プロセッサ・モジュール1a,〜1nの処理動作を制御する
信号SYSTEM STOPを生成出力する、前記コントローラ・
モジュール２におけるスタート・ストップ・コントロー
ラ2aは、例えば第３図に示すように構成される。側ち、
３つのフリップフロップ11,12,13と３つのアンド・ゲー
ト14,15,16と、そして２つのオア・ゲート17,18とによ
りスタート・ストップ・コントローラ2aが構成される。

第１のフリップフロップ11は、オア・ゲート17を介して
当該フリップフロップ11のＱ出力，または信号START PU
LSEが入力され、そのときに第３のフリップフロップ13
からのＱ出力である信号SYSTEM STOPがアクティブであ
って、これによってアンド・ゲート14が開かれていると
きに前記クロックSYSTEM CLOCK（CK）に同期してセット
される。そしてこの第１のフリップフロップ11は、前記
信号SYSTEM STOPがインアクティブとなり、アンド・ゲ
ート14が閉じられたときにクロックSYSTEM CLOCK（CK）
に同期してリセットされる。

しかして第２のフリップフロップ12は、前記信号SYSTEM
STOPがアクティブで、且つ前記第１のフリップフロッ
プ11のＱ出力がアクティブであることを条件として、ア
ンド・ゲート15を介して信号REFLESH STARTが入力され
たときにクロックSYSTEM CLOCK（CK）に同期してセット
される。

アンド・ゲート16は、前記第３のフリップフロップ13か
らのＱ出力である信号SYSTEM STOPを受けて上記第２の
フリップフロップ12の出力をゲート制御し、その出力
をオア・ゲート18を介して前記第３のフリップフロップ
13に入力する。尚、このオア・ゲート18は、アンド・ゲ
ート16からの出力、または前述した信号STOP REQUESTを
第３のフリップフロップ13に導くものである。

かくしてこのように構成されたスタート・ストップ・コ
ントローラ2aによれば、第３のフリップフロップ13は、
基本的には信号STOP REQUESTが入力された時点でセット
され、スタート・ストップ・コントローラ2aは上記フリ
ップフロップ13がセットされている期間に亘って信号SY
STEM STOPを出力することになる。また第１のフリップ
フロップ11は、フリップフロップ13がセットされている
ことを条件として信号START PULSEが入力された時点で
セットされる。そしてこれらのフリップフロップ11およ
びフリップフロップ13がそれぞれセットされていること
を条件として、信号REFLESH STARTが入力されたときに
前記第２のフリップフロップ12がセットされ、その出力
を受けて前記第３のフリップフロップ13がリセットされ
る。

この結果、スタート・ストップ・コントローラ2aは、信
号REFLESH STARTが入力されてから次のクロックSYSTEM
CLOCK（CK）までに信号SYSTEM STOPの出力を解除するこ
とになり、信号REFLESH STARTに同期させて前述した各
プロセッサ・モジュール1a,〜1nの処理動作を開始させ
ることになる。つまり各プロセッサ・モジュール1a,〜1
nは、メモリ・モジュール３におけるDRAMのリフレッシ
ュ時に、信号REFLESH STARTに同時して処理動作を開始
することになる。

尚、信号REFLESH STARTを生成出力するメモリ・モジュ
ール３は、基本的には第４図に示すように構成される。
このメモリ・モジュール３におけるDRAM21は、基本的に
はアドレス・レジスタ22にセットされたアドレス・デー
タによりアクセスされ、データ・レジスタ23を介してデ
ータの入出力（データの書き込みと読み出し）を行う。

このようなメモリ・モジュール３の基本構成に対して、
前記DRAM21のリフレッシュを制御する為の機能として、
クロックSYSTEM CLOCKをｎ分周するカウンタ24と、その
出力を計数して前記DRAM21のリフレッシュ・アドレスを
制御する周期ｍのリフレッシュ・カウンタ25,リフレッ
シュ・アクセス制御回路26,そしてこのリフレッシュ・
アクセス制御回路26の制御を受けて前記アドレス・レジ
スタ22にセットされたアドレス・データ，またはリフレ
ッシュ・カウンタ25の出力を前記DRAM21に与えるマルチ
プレクサ27が設けられる。

このDRAM21のリフレッシュに同期して前述した信号REFL
ESH STARTを生成する機能は、前記ｎ分周カウンタ24の
出力を判定し、その出力値が［０］があるときに信号RE
FLESH STARTを出力するゼロ判定回路28により実現され
る。

かくしてこのように構成されたメモリ・モジュール３に
よれば、DRAM21のリフレッシュ・タイミングに同期して
信号REFLESH STARTが生成出力されるので、この信号REF
LESH STARTを入力する前述した第３図に示す構成のスタ
ート・ストップ・コントローラ2aにより、上記リフレッ
シュ・タイミングに同期して前記各プロセッサ・モジュ
ール1a,〜1nの処理動作がそれぞれ制御されることにな
る。

この結果、各プロセッサ・モジュール1a,〜1nはDRAM21
がリフレッシュされるタイミングでその処理動作を開
始、または中断することになるので、その後は各プロセ
ッサ・モジュール1a,〜1nがそれぞれ実行する命令列の
同じ場所で上述したDRAM21のリフレッシュが掛けられる
ことになり、プログラムの挙動の再現性が確保されるこ
とになる。従ってシステムをデバッグするべく、システ
ム全体を停止させても、そのときの各種情報が上述した
リフレッシュによる待ちによって変化することがなくな
り、そのときの情報を安定、確実に解析することが可能
となる。故に、DRAMのリフレッシュ・タイミングに左右
されることなく、システムを効果的に、且つ安定にデバ
ッグすることが可能となる。

尚、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変形して実施可能
なことは勿論のことである。

［発明の効果］ 以上説明したように本発明によれば、複数のプロセッサ
や複数のプロセスを用いて処理を実行するシステムにお
けるプログラムの挙動の再現性を、システム内における
ダイナミック・ランダム・アクセス・メモリのリフレッ
シュ・タイミングに拘ることなく確保することができる
ので、そのデバッグ処理を安定に、且つ効率的に行うこ
とを可能とする等の実用上多大なる効果が奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る情報処理システムの全
体的な概略構成を示す図、第２図は実施例システムにお
ける各部の信号のタイミング関係を示す図、第３図は実
施例システムにおけるスタート・ストップ・コントロー
ラの構成例を示す図、第４図は実施例システムにおける
メモリ・モジュールの構成例を示す図である。 また第５図は実施例システムで実行されるプログラムの
例を示す図、第６図は第５図に示すプログラムを実行し
た際の従来システムにおけるデバッグ時の問題点を説明
する為の図である。 1a,〜1n……プロセッサ・モジュール、２……コントロ
ール・モジュール、2a……スタート・ストップ・コント
ローラ、３……メモリ・モジュール、3a……リフレッシ
ュ・コントローラ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のプロセスまたは複数のプロセッサ間
   で所定の処理を実行し、システム全体を停止させその時
   点での各種の情報を解析する情報処理システムにおい
   て、 所定のプログラムの処理を実行し、予め設定された条件
   になった場合に停止要求信号を出力し、システム停止信
   号を入力した場合には前記所定のプログラムの処理を停
   止する複数のプロセッサモジュールと、 前記停止要求信号を入力し、この入力によりシステム停
   止信号を前記複数のプロセッサモジュールに出力するス
   タート・ストップコントローラを有するコントロールモ
   ジュールと、 前記各種の情報を格納するダイナミック・ランダム・ア
   クセス・メモリと、このダイナミック・ランダム・アク
   セス・メモリのリフレッシュ時にリフレッシュ開始信号
   を前記スタート・ストップコントローラへ出力するリフ
   レッシュコントローラとを有するメモリモジュールとを
   具備し、 前記コントロールモジュールは、前記リフレッシュ開始
   信号を入力し、この入力により前記複数のプロセッサモ
   ジュールの停止を解除することで、前記複数のプロセッ
   サモジュールが実行する前記所定のプログラムの命令列
   の同じ場所でダイナミック・ランダム・アクセス・メモ
   リのリフレッシュが掛けられることを特徴とする情報処
   理システム。