KR100335714B1 - 마이크로컴퓨터 - Google Patents

마이크로컴퓨터 Download PDF

Info

Publication number
KR100335714B1
KR100335714B1 KR1019950702096A KR19950702096A KR100335714B1 KR 100335714 B1 KR100335714 B1 KR 100335714B1 KR 1019950702096 A KR1019950702096 A KR 1019950702096A KR 19950702096 A KR19950702096 A KR 19950702096A KR 100335714 B1 KR100335714 B1 KR 100335714B1
Authority
KR
South Korea
Prior art keywords
microcomputer
counter
program
program flow
operating state
Prior art date
Application number
KR1019950702096A
Other languages
English (en)
Other versions
KR950704735A (ko
Inventor
위르겐찜머만
발터그로터
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR950704735A publication Critical patent/KR950704735A/ko
Application granted granted Critical
Publication of KR100335714B1 publication Critical patent/KR100335714B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

중앙 처리 장치(11), 비휘발성 메모리(13), 휘발성 메모리(14), 감시 회로 (12) 및 입/출력 장치(16)를 포함하고 있는 마이크로 컴퓨터(10)가 제안되어 있다. 상기 마이크로 컴퓨터(10)에서는 2가지 상이한 동작 상태가 가능하다. 제 1 동작 상태에서 상기 마이크로 컴퓨터는 비휘발성 메모리(13)에 위치되어 있는 프로그램을 실행한다. 제 2 동작 상태에서, 상기 마이크로컴퓨터(10)는 휘발성 메모리(14)에 위치되어 있는 프로그램을 실행한다. 상기 감시 회로(12)는 소정 시간(위치 도그 타이머) 동안 감시 신호가 수신되지 않을 때마다, 마이크로컴퓨터(10)의 리세팅을 행한다. 상기 마이크로컴퓨터는, 상기 마이크로컴퓨터(10)가 제 2 동작 상태로 동작하고 있을 때마다, 항상 활성 상태인 감시 신호를 억제하는 수단을 포함하고 있다는 점에서 차별화 되고 있다.

Description

마이크로 컴퓨터{Micro Computer}
종래기술
본 발명에 따른 마이크로 컴퓨터는 청구범위 제 1 항의 포괄적인 형태(type)의 마이크로 컴퓨터에 기초를 두고 있다. 모토로라의 데이타 시트(data sheet) MC 68 F 333 TS/D(1992)에, 중앙처리장치와는 별도로, 프로그래밍 가능 비휘발성 메모리(플래시 EEPROM), 입력/출력 구성요소, 감시 회로(monitoring circuit)(워치도그 타이머(watchdog timer)), 및 상기 중앙 처리 장치의 명령(instruction) 카운터에 의해 액세스 될 수 있는 프로그램 데이타가 기록될 수 있는 휘발성 메모리(코드 RAM)를 갖는 마이크로컴퓨터가 이미 개시되어 있다. 모든 상기 구성 요소들은 하나의 칩 상에 집적된다. 상기 마이크로컴퓨터는, 상기 프로그래밍 가능 비휘발성 메모리에 위치된 프로그램 데이타를 액세스 할 수 있고 상기 휘발성 메모리에 위치되어 있는 프로그램을 실행할 수 있도록 구성되어 있다. 이 2가지의 경우에서, 상기 감시 회로가 활성화된다. 즉, 정규 프로그램 흐름의 경우에는 상기 감시 회로가 정확한 시간에 리셋 되는 것이 보장되어야 하는데, 그렇지 않으면 상기 감시 회로가 상기 마이크로컴퓨터의 리세팅(resetting)을 실행하기 때문이다. 이 마이크로컴퓨터의 단점은, 상기 휘발성 메모리의 메모리 내용의 우연한 변화(예컨데, EMC 방사 간섭(EMC radiation interference)으로 인한 우연한 변화)에 의해서, 프로그램 흐름이 비정규적이더라도 상기 감시 회로가 정확한 시간에 리셋 되는 프로그램 루프(program loop)가 형성될 수 있다는 것이다.
발명의 이점
청구범위 제 1 항의 특징적 구성을 갖는 본 발명에 따른 마이크로컴퓨터는, 마이크로컴퓨터 내에서 프로그래밍 가능 비휘발성 메모리(ROM 모드)내의 프로그램의 실행과 휘발성 메모리(RAM 모드)내의 프로그램의 실행을 분리할 수 있다는 이점을 가지고 있다. 이 분리는, 제 2 동작 상태(RAM 모드)에서는 감시 회로의 레세팅이 전혀 불가능하다는 사실에 의해 이루어진다. 상기 감시 회로의 리세팅은 제 1 동작 상태(ROM 모드)에서만 일어날 수 있다. 교란된 프로그램 흐름에도 불구하고 정확한 시간에 상기 감시 회로의 리세팅이 발생하는 EMC 방사-유도(radiation-induced) 프로그램 루프의 형성은 이와 같은 방식에서는 더욱 어려워진다.
청구범위 제 1 항에 특정된 마이크로컴퓨터의 유리한 다른 발전 및 개선은 종속항에 기재된 범위에 의해 가능하다.
따라서, 한편으로는 상기 마이크로컴퓨터의 적어도 2 가지의 상이한 동작 상태의 선택이 어드레스 스페이스(space)의 디코딩에 의해 암시적으로(implicitly) 발생하는 이점이 있다. 결과적으로 프로그래밍에 드는 노력이 적다. 다른 한편으로는, 적어도 2 가지의 상이한 동작 상태의 선택이 상기 마이크로컴퓨터의 동작 모드의 명시적인 전환(explicit switching-over)에 의해 발생하는 이점이 있다. 이에 따라, 2가지 동작 상태의 보다 명백한 분리가 가능해, 프로그래머는 동작 상태를 보다 양호하게 체크할 수 있다.
또한, 상기 마이크로 컴퓨터는 프로그램 흐름 카운터를 포함하고 있는 것이특히 유리하다. 이 카운터는 적어도 상기 마이크로 컴퓨터가 제 2 동작 상태(RAM 모드)로 동작할 때마다 활성화된다. 상기 프로그램 흐름이 정규적인 경우에 특정 개수의 프로그램 명령 후에 소정의 방식으로 각각 설정되는 프로그램 흐름 카운터에 의해서, 상기 프로그램 흐름에 대한 부가적인 체크가 가능해진다.
또한, 프로그램 흐름 카운터의 판독을 체크하여, 상기 프로그램 흐름 카운터의 체크가 비정규 프로그램 흐름을 나타내면, 감시 신호의 공급(emission)을 억제하는 수단이 상기 마이크로컴퓨터 내에 포함되어 있는 것이 유리하다. 이는, 비정규 프로그램 흐름에도 불구하고 감시 신호가 정확한 시간에 공급되는 EMC 간섭-유도(EMC interference-induced) 프로그램 루프의 형성을 사실상 불가능하게 한다.
상기 프로그램 흐름 카운터의 판독을 간단히 케트하기 위해서는 마이크로컴퓨터가 상기 프로그램 흐름 카운터 판독의 각각의 체크 전에 증가되는 참조 (reference) 카운터를 가지고 있고, 또한 상기 마이크로 컴퓨터는 상기 프로그램 흐름 카운터의 현재 카운터 판독을 상기 참조 카운터의 현재 카운터 판독과 비교하는 수단을 가지고 있으며, 또한 상기 프로그램 흐름 가운터와 참조 카운터의 카운터 판독값들이 일치하지 않으면 상기 마이크로컴퓨터가 비정규 프로그램 흐름을 검출하는 것이 유리하다.
감시 신호의 억제를 실현하는 간단한 방식으로 구성(configuration) 레지스터를 상기 마이크로컴퓨터 내에 제공하는 것이 바람직하다. 여기서, (ROM 모드로부터 RAM 모드로의) 동작 상태의 변경이 있으면, 상기 구성 레지스터의 플래그가 설정되어, 이에 의해 감시 신호 전송용 라인이 차단되는 방식으로 전자 장치가 스위칭된다.
본 발명은 예시적인 실시예는 도면에 도시되어 있고, 이하에서 보다 상세히 설명된다.
제 1 도는 본 발명의 에시적인 실시예의 기본 블럭도.
제 2 도는 본 발명에 따른 마이크로 컴퓨터의 블록도.
제 3 도는 본 발명에 따른 마이크로 컴퓨터의 중앙 처리 장치의 상세도(more detailed cutout).
제 4 도는 본 발명에 따른 마이크로컴퓨터에서의 실행을 위한 프로그램의 제 1 구조 차트(first structured chart).
제 5 도는 본 발명에 따른 마이크로컴퓨터에서의 실행을 위한 프로그램의 제 2 구조 차트(second structured chart).
제 6 도는 본 발명에 따른 마이크로컴퓨터에서의 실행을 위한 프로그램의 제 3 구조 차트(third structured chart).
제 1 도에서, 참조 부호 10은 마이크로컴퓨터를 나타낸다. 상기 마이크로컴퓨터(10)에는 개발 컴퓨터(development computer)(9)가 접속되어 있다. 상기 마이크로컴퓨터(10)와 개발 컴퓨터(9)간의 접속은 직렬 데이타 전송 라인(8)에 의해 실현된다. 이 예시적인 실시예는 제어 장치의 응용 분야에 관한 것이다. 이 경우에 상기 제어 장치는 엔진 제어 장치를 나타내도록 의도된다. 간단화를 위해 상기 제어 장치의 마이크로컴퓨터(10)만이 도시되어 있다. 제어 장치의 발전의 응용 과정동안에 특히, 상기 제어장치를 위한 최적의 프로그램 흐름이 결정되어야 한다. 이를 위해 상기 제어장치의 프로그램 흐름이 때때로 여러 번 변경된다. 다음, 이 변경의 효과는 상기 제어 장치의 테스트 실행(test runs)에 의해 결정된다. 프로그램 흐름의 변경은 프로그램 흐름의 특정 프로그램 부분에 주로 관련되어 있다. 따라서 완전히 새로운 프로그램이 마이크로컴퓨터의 메모리에 매번 프로그래밍 될 필요는 없다. 상기 제어 장치 또는 상기 제어 장치의 마이크로컴퓨터가 코드 RAM을 갖는다면, 이 코드 RAM이 응용을 위해 유리하게 활용될 수 있다. 즉, 새로운 프로그램은 프로그래밍 가능 비휘발성 메모리의 긴 프로그래밍 동작을 실행할 필요 없이 쉽게 상기 코드 RAM에 기록될 수 있다. 이러한 엔진 제어 장치의 설계는 종래 기술로부터 그 자체로 공지되어 있다. 엔진 제어장치는 그 엔진의 입력 변수를 기초로 하여 예컨대 내부-연소 엔진의 각 실린더를 위한 주입 시간과 점화점을 계산한다. 이들 제어 값의 계산은 자체로 공지된 계산 알고리즘에 의해 행해진다. 하지만 계산 알고리즘에는 여러 가지 가능성이 있다. 여기서 엔진에 대한 최적의 계산 알고리즘을 결정하기 위해서, 본원에서 설명된 응용 시스템이 사용된다. 상기 제어 장치에 대한 프로그램 흐름을 최적화 하고자 할 때, 응용자(applicator)는 한편으로는 제어값 계산의 정확도와 다른 한편으로는 이에 필요한 계산 시간 요구량 사이에서 절충을 시도하게 된다.
가능한 한 정확한 계산 결과를 얻기 위해서, 내부 연소 엔진의 가능한 한 많은 파라미터(예턴대 속도, 엔진 부하, 엔진 온도, 공기 온도, 배터리 전압 등)를사용하는 것이 종종 바람직하다. 다른 한편으로, 주입 시간과 점화점을 계산하기 위해서는, 엔진 부하와 속도로 충분하다. 제 1 제어 값은 이들 2 가지 변수만으로 자주 계산된다. 다른 파라미터를 계산에 산입하기 위해서, 종종 이전에 계산된 제어 값의 정정만이 행해진다. 상기 예시적인 실시예는, 부가적인 동작 파라미터로 서 엔진온도를 기초로 하여 6개-실린더(six-cylinder) 내부 연소 엔진의 개별적인 실린더를 위한 주입 시간과 점화 각도에 대해 대략적으로 사전에 계산된 제어 값의 정정에 관한 것이다.
상기 제어 장치의 마이크로컴퓨터(10)는 제 2 도에서 도시된 것과 같은 설계를 가지고 있다. 제 2 도에서 참조 부호 11은 상기 마이크로컴퓨터의 CPU를 나타 낸다. 참조 부호 12는 워치 도그 타이머로 알려진 감시 회로를 나타낸다. 프로그래밍 가능 비휘발성 메모리는 참조 부호 13으로 표기되어 있다. 참조 부호 14는 휘발성 메모리(코드 RAM)를 나타내는데, 이는 특이한 특징으로서 상기 CPU(11)용의 프로그램 메모리로서 구성되는 선택 사양(option)이다. 마지막으로 참조 부호 16은 상기 마이크로컴퓨터의 입/출력 구성요소를 나타낸다. 직렬 인터페이스가 또한 포함될 수도 있다.
제 3 도는 마이크로컴퓨터(10)의 중앙 처리 장치(11)의 상세도가 도시되어 있다. 상기 중앙 처리 장치(11)에는, 구성 레지스터(20)가 제공되어 있다. 상기 구성 레지스터(20)는 다수의 플래그를 포함하고 있다. 특히, 여기서 2 개의 플래그가 강조된다. 플래그(21)는 상기 마이크로컴퓨터(10)가 제 1 동작(ROM 모드)로 동작하고 있을 때마다, 즉 비휘발성 메모리(13)의 프로그램을 실행할 때마다, 항상 설정된다. 다른 한편으로는, 상기 마이크로 컴퓨터(10)가 제 2 동작 상태(RAM 모드)로 동작하고 있으면 상기 플래그(21)는 설정되지 않는다. 상기 플래그(21)의 상태는 라인(23)을 통해 AND 게이트(24)의 제 1 입력부에 전달된다. 플래그(22)의 상태는 AND 게이트(24)의 제 2 입력부에 공급된다. 상기 플래그(22)는 상기 마이크로컴퓨터(10)의 서브루틴의 도움으로 일시적으로만, 즉 감시 신호가 감시 회로(12)에 공급될 때마다, 설정된다. 이 신호는 상기 플래그(21)가 설정될 때에만 감시회로(12)에 전달될 수 있다. 그렇지 않으면 상기 AND게이트(24)는 이들 신호를 차단한다.
상기 감시회로(12)에 있어서, 시간 카운터는 상기 마이크로 컴퓨터(10)의 동작 동안에 구동된다. 이 시간 카운터가 오버플로우를 생성하자마자, 상기 마이크로 컴퓨터(10)의 리세팅이 상기 감시 회로(12)의 내부 논리 회로에 의해 행해진다. 제 3 도에서 리세팅 신호는 라인(18)을 통해 상기 중앙 처리 장치(11)에 공급된다. 따라서, 상기 감시회로(12)는, 상기 시간 카운터가 오버플로우를 발생하기 전에 내부 시간 카운터가 연속적으로 리셋 되도록 하는 방식으로 기능한다. 이 리세팅이 정확한 시간에 행해지는 경우에만, 상기 마이크로 컴퓨터(10)의 리세팅이 행해지지 않는다. 그러므로, 프로그래머는 정규 프로그램 흐름인 경우에 상기 감시 회로(12)의 리세팅이 정확한 시간에 행해지는지를 주의해야 한다. 이를 위해 상기 프로그래머는 소정의 프로그램 지점의 대응 명령을 상기 프로그램에 삽입한다. 이하에서 제 4 도, 제 5 도 및 제 6 도를 참조하여 마이크로컴퓨터(10)의 프로그램 흐름을 상세히 설명한다.
제 4 도에서, 참조 부호 30은 프로그램 개시를 나타낸다. 프로그램 개시(30)후, 프로그램 단계(31)에서 마이크로컴퓨터(10)의 초기화가 행해진다. 질문 단계(32)에서 외부의 개발 컴퓨터(9)가 마이크로컴퓨터(10)에 접속되어 있는지를 질문한다. 질문의 결과가 긍정(yes)이면, 프로그램 단계(33)에서 응용 기능이 마이크로컴퓨터(10)의 코드 RAM(14)에 로딩된다. 상기 개발 컴퓨터(9)가 상기 마이크로 컴퓨터(10)에 접속되어 있지 않으면, 프로그램 단계(33)는 행해지지 않는다. 이어서, 프로그램 단계(34)에서, 제어 동작을 위한 동작 파라미터 획득이 발생된다. 따라서 이 단계에서, 특히 엔진 속도와 엔진 부하가 결정된다. 프로그램 단계(35)에서, 대략적인 제어 값이 엔진 속도와 엔진 부하의 획득된 동작 파라미터를 기초로 계산된다. 프로그램 단계(36)에서, 이전에 코드 RAM(14)에 로딩된 응용 기능이 실행된다. 그 후에, 프로그램 단계(37)에서, 제어 기능이 실행된다. 이 후, 제 1 계산 사이클이 종료되고 다음 계산 사이클이 프로그램 단계(34)로부터 개시된다.
제 5 도에서 응용 기능의 보다 상세한 구조도가 도시되어 있다. 응용 기능의 호출은 참조 부호 40에 의해 지시되어 있다. 먼저, 프로그램 단계(41)에서 동작 상태의 전환(ROM 모드로부터 RAM 모드로)이 수행된다. 이 동안에, 상기 구성 레지스터(20)의 플래그(21)가 리셋 된다. 다음에 프로그램 단계(42)에서 제 1 제어 값(내부-연소 엔진의 제 1 실린더에 대한 점화점 및 주입 시간)의 정정이 부가적인 응용 기능을 기초로 행해진다. 상기 프로그램 단계(42) 후에, 프로그램 흐름 카운터가 프로그램 단계(43)에서 "1"로 설정된다. 그 다음, 프로그램 단계(44)에서, 상기 감시 회로(12)의 리세팅을 위한 서브루틴 호출이 행해진다. 이 서브루틴 호출(44) 후, 행해질 다음 동작은 제 2 제어값(내부-연소 엔진의 제 2 실린더에 대한 점화점및 주입시간)의 정정이다. 프로그램 단게(42,43,44)가 사실상 이에 대해 반복되므로, 제 5 도에는 이에 대해 더 이상 상세히 도시되지 않았다. 그러므로, 본 출원은 이들 프로그램 단계의 별개의 표현에 대한 수고를 덜게 된다. 마지막으로 제 1 내지 5의 제어 값들의 정정 후, 프로그램 단계(45)에서 제 6 제어 값의 정정이 수행된다. 그 후, 프로그램 단계(46)에서, 상기 프로그램 흐름 카운터가 새롭게 설정되고 프로그램 단계(44)에서 감시 회로(12)를 리세팅하기 위한 서브루틴이 호출된다. 이 서브루틴이 정확하게 실행되면, 프로그램 단계(47)에서 RAM 모드로부터 ROM 모드로의 전환이 행해진다. 이와 같은 응용 기능인 메인 프로그램으로의 복귀(48)로 종료된다.
이하, 제 6 도를 참조하여 감시회로의 리세팅을 행하는 서브루틴에 대해 설명한다. 서브루틴(49)의 호출 후, RAM 모드로부터 ROM 모드로의 전환에 의해 정확하게 되도록 프로그램 단계(50)에서 상기 마이크로컴퓨터(10)의 동작 상태의 전환이 수행된다. 이 경우에 상기 구성 레지스터(20)의 플래그(21)가 설정된다. 다음에, 상기 프로그램 흐름 카운터가 정규 프로그램 흐름을 지시하는지를 질문 단계 (52)에서 체크한다. 이를 위해, 참조 카운터가 사용되며, 이 참조 카운터는 프로그램 단계(36)에서의 응용 기능의 호출 시에 초기값으로 설정되고, WD 리프레쉬가 호출될 때마다 증가된다. 다음에 두 카운터 판독값이 서로 비교된다. 두 카운터 판독값이 일치하지 않으면 비정규 프로그램 흐름이 존재한다. 마찬가지로 여기에서 부가적인 시간 카운터가 측정되는 것을 생각할 수 있다. 상기 프로그램 흐름 카운터의 카운터 판독값이 소정 시간 범위내에서 변하지 않으면, 잘못된 프로그램 흐름이존재하는 것으로 결론 지을 수 있다. 질문 단계(52)에서 정규 프로그램 흐름이 검출되면 프로그램 단계(53)에서 감시회로(12)의 리세팅이 뒤따라 행해진다. 이 경우에, 상기 구성 레지스터(20)의 플래그(22)는 특정 시간 동안 설정되고, 이어서 다시 리셋 된다. 이와 같이 발생된 펄스는 AND 게이트(24)와 접속 라인(17)을 통해 상기 감시 회로(12)에 전달된다. 다음에 상기 마이크로컴퓨터(10)의 동작 상태의 갱신된 전환, 즉 ROM 모드에서 RAM 모드로의 전환이, 프로그램 단계(54)에서 행해진다. 상기 감시 회로(12)를 리세팅 하기 위한 서브루틴은 복귀 단계(55)에서 종료된다. 질문 단계(52)에서 비정규 프로그램 흐름이 검출되면, 프로그램 단계(53)는 생략되며, 이에 따라 상기 감시 회로(12)의 리세팅은 행해지지 않는다. 짧은 시간 후에 상기 감시 회로(12)는 신뢰할만한 상태를 만들기 위해서, 상기 마이크로컴퓨터(10)를 완전히 리셋 시킬 것이다.
본 발명에 따른 마이크로컴퓨터(10)는 모터 차량(vehicle) 제어 장치의 응용에 대한 이점만을 제공하는 것이 아니다. 상기 마이크로 컴퓨터의 신뢰성 있는 동작은, 상기 마이크로컴퓨터(10)가 그 마이크로컴퓨터의 코드 RAM(14)에 위치되어 프로그램을 실행하고 있을 때마다, 항상 보장된다. 이에 대한 다른 응용예는 내부의 프로그래밍 가능 비휘발성 메모리(13)의 프로그래밍이다. 이를 위해 상기 코드 RAM(14)이 또한 활용한다. 상기 코드 RAM에는, 프로그래밍 알고리즘이 저장되어 있다. 프로그래밍 될 데이터는 접속된 외부 프로그래밍 장치로부터 마이크로 컴퓨터 (10)로 전송된다. 특정 사이클 내에서 RAM 모드로 남겨둘 의무가 제거된다면, 상기 감시 회로(12)의 정지가 부가적인 하드웨어 수단(measures)에 의해 제공될 수 있다. 예컨대 상기 감시 회로(12)는 RAM 모드에서 프로그래밍 가능 비휘발성 메모리 (13)(EEPROM)의 프로그래밍 동안에 별개의 프로그래밍 핀에 의해 정지될 수 있다.
본 발명에 있어서 상기 마이크로컴퓨터의 개별적인 구성 요소들이 하나의 칩상에 반드시 집적될 필요는 없다. 이들 구성 요소는 별개의 칩 상에 수용될 수도 있다.
또한, 본 발명에 있어서 동작 상태의 전환이 상기 마이크로컴퓨터(10)에서 반드시 명시적으로 제공될 필요는 없다. 동작 상태들간의 구별은 예컨대 어드레스 디코딩에 의해 암시적으로 이루어질 수도 있다.
프로그램 단계(52)에 따라 비정규 프로그램의 흐름이 검출되면, 대안으로, 상기 마이크로컴퓨터(10)의 리세팅은 직접 개시될 수도 있다.

Claims (6)

  1. 중앙처리장치, 비휘발성 메모리 및 휘발성 메모리를 가지며, 상기 비휘발성 메모리 및 휘발성 메모리는 프로그램 메모리로서 사용 가능하고, 이에 의해 상기 중앙 처리 장치에 의해 실행될 수 있는 프로그램들이 상기 메모리들 내로 판독 가능하며, 입/출력 유닛과 감시 회로를 가지고 있으며, 상기 감시 회로는 소정 시간동안 감시신호가 수신되지 않을 때마다 상기 마이크로컴퓨터의 리세팅을 행하는, 마이크로컴퓨터에 있어서,
    상기 마이크로컴퓨터(10)에서 적어도 2 가지의 상이한 동작 상태가 가능하며, 상기 마이크로컴퓨터(10)는 상기 비휘발성 메모리(13)의 프로그램을 상기 제 1동작 상태에서 실행하고, 상기 휘발성 메모리(14)의 프로그램을 상기 제 2 동작 상태에서 실행하며,
    상기 마이크로 컴퓨터(10)는 상기 마이크로컴퓨터(10)가 상기 제 2 동작 상태에서 작동하고 있으면, 항상 활성 상태인 감시 신호를 억제하는 수단을 포함하는, 마이크로컴퓨터.
  2. 제 1 항에 있어서,
    상기 마이크로컴퓨터(10)의 적어도 2 가지의 상이한 동작 상태의 선택은 어드레스 스페이스의 디코딩에 의해 수행되는, 마이크로컴퓨터.
  3. 제 1 항에 있어서,
    상기 적어도 2 가지의 상이한 동작 상태의 선택은 상기 마이크로컴퓨터(10)의 동작 모드의 전환(swiching-over)에 의해 수행되는, 마이크로컴퓨터.
  4. 제 1 항에 있어서,
    적어도 상기 마이크로컴퓨터(10)가 상기 제 2 동작 상태에서 동작하고 있을때마다 활성화되고, 정규 프로그램 흐름의 경우에 특정 시퀀스의 프로그램 명령 후에 소정의 방식으로 각각 설정되는 프로그램 흐름 카운터를 포함하며,
    상기 프로그램 흐름 카운터의 판독을 체크하여, 상기 프로그램 흐름 카운터의 체킹이 비정규 프로그램 흐름을 나타내면 감시 신호의 출력을 억제하는 수단을 포함하는, 마이크로컴퓨터.
  5. 제 4 항에 있어서,
    상기 프로그램 카운터의 판독의 각각의 체킹 전에 증가되는 참조 카운터를 가지고,
    상기 프로그램 흐름 카운터의 현재의 카운터 판독을 상기 참조 카운터의 현재의 카운터 판독과 비교하는 수단을 가지며,
    프로그램 흐름 카운터의 카운터 판독과 참조 카운터의 카운터 판독이 일치하지 않으면 비정규 프로그램 흐름을 검출하는, 마이크로 컴퓨터.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    구성 레지스터(20)를 가지며,
    상기 구성 레지스터는 상기 제 1 동작 상태로부터 상기 제 2 동작 상태로의 동작 상태의 변화가 있으면 상기 구성 레지스터(20) 내에 플래그(21)를 설정시키는 수단을 가지고, 이에 의해 상기 감시신호를 상기 감시 회로(12)에 전송하는 라인 (17)이 차단되도록 하는 방식으로 전자 장치(24)가 스위칭 되는, 마이크로컴퓨터.
KR1019950702096A 1993-09-25 1994-09-10 마이크로컴퓨터 KR100335714B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4332769A DE4332769C1 (de) 1993-09-25 1993-09-25 Mikrorechner
DEP4332769.9 1993-09-25
PCT/DE1994/001043 WO1995008802A1 (de) 1993-09-25 1994-09-10 Mikrorechner mit überwachungsschaltung

Publications (2)

Publication Number Publication Date
KR950704735A KR950704735A (ko) 1995-11-20
KR100335714B1 true KR100335714B1 (ko) 2002-11-13

Family

ID=6498682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702096A KR100335714B1 (ko) 1993-09-25 1994-09-10 마이크로컴퓨터

Country Status (8)

Country Link
US (1) US6243837B1 (ko)
EP (1) EP0671031B1 (ko)
JP (1) JP4005124B2 (ko)
KR (1) KR100335714B1 (ko)
CN (1) CN1037716C (ko)
DE (2) DE4332769C1 (ko)
RU (1) RU2129300C1 (ko)
WO (1) WO1995008802A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076239B2 (ja) * 1996-01-17 2000-08-14 日本電気アイシーマイコンシステム株式会社 オンボード書込制御方法
FI108898B (fi) * 1996-07-09 2002-04-15 Nokia Corp Menetelmä prosessorin resetoimiseksi ja vahtikoira
DE19634341A1 (de) * 1996-08-24 1998-02-26 Bosch Gmbh Robert Verfahren zum Schutz von speicherprogrammierten Steuerungen vor einem Überschreiben
JP3376306B2 (ja) * 1998-12-25 2003-02-10 エヌイーシーマイクロシステム株式会社 データ処理装置、そのデータ処理方法
AU763141B2 (en) * 1999-04-19 2003-07-17 Motorola Australia Pty Ltd A method of detecting illegal sequences of code execution
US6424581B1 (en) * 2000-08-14 2002-07-23 Matrix Semiconductor, Inc. Write-once memory array controller, system, and method
DE10049441B4 (de) * 2000-10-06 2008-07-10 Conti Temic Microelectronic Gmbh Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems
US6946753B2 (en) * 2002-11-14 2005-09-20 Fyre Storm, Inc. Switching power converter controller with watchdog timer
US20040250178A1 (en) * 2003-05-23 2004-12-09 Munguia Peter R. Secure watchdog timer
US7457943B2 (en) * 2003-06-12 2008-11-25 Fuji Xerox Co., Ltd. Controller, image processing apparatus, and method of controlling execution of program
JP4437812B2 (ja) * 2006-12-19 2010-03-24 富士通テン株式会社 電子制御装置
US7783872B2 (en) * 2007-03-30 2010-08-24 Dell Products, Lp System and method to enable an event timer in a multiple event timer operating environment
JP5418597B2 (ja) * 2009-08-04 2014-02-19 富士通株式会社 リセット方法及び監視装置
RU2461051C2 (ru) * 2010-07-27 2012-09-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ обнаружения случайных "блужданий" в микроэвм
CN103294147B (zh) * 2013-06-24 2016-05-18 天津七一二通信广播有限公司 一种软件开、关机电路及实现方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642865A (en) * 1979-09-17 1981-04-21 Hokkaido Bunka Hoso Kk Program runaway detecting circuit of microcomputer
JPS58197555A (ja) * 1982-05-13 1983-11-17 Nec Corp 情報処理装置
JPS60169953A (ja) * 1984-02-15 1985-09-03 Nec Corp コンピユ−タの異常検出方式
JPH01106145A (ja) * 1987-10-19 1989-04-24 Minolta Camera Co Ltd Ｃｐｕの誤動作監視回路
JPH0223435A (ja) * 1988-07-12 1990-01-25 Nec Corp マイクロコンピュータ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114652A (ja) * 1982-12-21 1984-07-02 Nissan Motor Co Ltd ウォッチドッグ・タイマ回路
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer
JPS6298437A (ja) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd マイクロコンピユ−タ
JPS63193242A (ja) * 1987-02-05 1988-08-10 Honda Motor Co Ltd 制御装置の誤動作検出方法
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
JPH052654A (ja) * 1991-06-25 1993-01-08 Nissan Motor Co Ltd マイクロコンピユータの故障検知方法および回路
JP3144014B2 (ja) * 1992-01-13 2001-03-07 ソニー株式会社 電子装置
JPH05274216A (ja) * 1992-03-26 1993-10-22 Fuji Electric Co Ltd 画像メモリ
US5521880A (en) * 1994-05-31 1996-05-28 Sgs-Thomson Microelectronics, Inc. Integrated circuit memory having control circuitry for shared data bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642865A (en) * 1979-09-17 1981-04-21 Hokkaido Bunka Hoso Kk Program runaway detecting circuit of microcomputer
JPS58197555A (ja) * 1982-05-13 1983-11-17 Nec Corp 情報処理装置
JPS60169953A (ja) * 1984-02-15 1985-09-03 Nec Corp コンピユ−タの異常検出方式
JPH01106145A (ja) * 1987-10-19 1989-04-24 Minolta Camera Co Ltd Ｃｐｕの誤動作監視回路
JPH0223435A (ja) * 1988-07-12 1990-01-25 Nec Corp マイクロコンピュータ

Also Published As

Publication number Publication date
US6243837B1 (en) 2001-06-05
DE4332769C1 (de) 1994-12-15
WO1995008802A1 (de) 1995-03-30
CN1037716C (zh) 1998-03-11
RU2129300C1 (ru) 1999-04-20
DE59405111D1 (de) 1998-02-26
KR950704735A (ko) 1995-11-20
EP0671031A1 (de) 1995-09-13
JP4005124B2 (ja) 2007-11-07
EP0671031B1 (de) 1998-01-21
CN1114842A (zh) 1996-01-10
JPH08503802A (ja) 1996-04-23

Similar Documents

Publication Publication Date Title
KR100335714B1 (ko) 마이크로컴퓨터
EP0869417B1 (en) Control unit for vehicle
JP3626328B2 (ja) 車両用制御装置
US6401163B1 (en) Apparatus and method for rewriting data from volatile memory to nonvolatile memory
GB2072883A (en) Automatic control of ic engines
JPH03288942A (ja) マイクロコンピュータにおけるプログラム暴走検出方法
US6848064B2 (en) Method and device for synchronizing a computing device and a monitoring circuit
US5970251A (en) Process for optimizing program parts for motor vehicle controllers
US4587655A (en) Fail-safe system for vehicular computer
JPS6158841B2 (ko)
JP2002323902A (ja) 電子制御装置
US6490663B1 (en) Electronic control apparatus having rewritable nonvolatile memory
KR101028935B1 (ko) 제어 장치의 마이크로콘트롤러의 메모리 영역의 확실한 검사를 위한 방법 및 보호된 마이크로콘트롤러를 포함하는 제어 장치
JP2005084896A (ja) 車載電子制御装置
US6928346B2 (en) Method for monitoring the functioning of a control unit
KR100280590B1 (ko) 전자 장치
KR100454164B1 (ko) 제어장치
US9740584B2 (en) Method and device for testing a computer core in a processor having at least two computer cores
JP3908020B2 (ja) 車両用電子制御装置
JP2001154701A (ja) 電子制御装置
JP2001227402A (ja) 車載電子制御装置
JP3741872B2 (ja) Ｒａｍの診断装置
JP2001152955A (ja) エンジン制御装置およびエンジン制御方法
EP1424479A1 (en) Electronic device architecture for determining the angular position of an engine shaft in internal combustion engines
KR900007296B1 (ko) 차재용 마이크로콤퓨터 응용 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 13

EXPY Expiration of term