JPS58197555A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS58197555A JPS58197555A JP57080382A JP8038282A JPS58197555A JP S58197555 A JPS58197555 A JP S58197555A JP 57080382 A JP57080382 A JP 57080382A JP 8038282 A JP8038282 A JP 8038282A JP S58197555 A JPS58197555 A JP S58197555A
- Authority
- JP
- Japan
- Prior art keywords
- code
- memory
- runaway
- instruction
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報Ｊ６場装置に関し、とくにそのプロググラ
ム暴走検出機構に関するものである。
ム暴走検出機構に関するものである。
例えばマイクロコンピュータは周知の如く、算術論理演
舞回路（ＡＬＵ）、絖み出し専用メモリ（ＲＯＭ）、説
み出し會き込みｉＪ能メモリ（ＲＡＭ）および各伽レジ
スタやｌ１ｆ１１１ｉ１１１！！ｌ路などにより栴成さ
れる半導体の果槓回路系子である。第１図はこのような
従来のマイクロコンピュータの工費部分のプロ、り図で
ある。第１図において一連の仕１＃をするための命令コ
ードおよび数１１テータは１（ＯＩＶＩＩｔ′／′ｃは
ＲＡＭ２などのメモリにストアされており、プログラム
・カウンタ３またａアドレ、シング用レジスタ４の（ハ
）谷に従って畑足された番地のメモリ内容がデータバス
５に出力されるＯ出力された内容が命も・コードである
場合には、インストラクションデコーダ６Ｖｃよってそ
の命令を実行するために必鋏となる制御信号群にデコー
ドされる。通常データ・バス５に出力されるデータは命
令コードとｅｌ−コードに分けられ、さらに命令コード
の場合Ｖｃ、は１アドレスのメモリ出力ｆＣて命令が完
結する１１１％と値数のアドレスのメモリ出力ｄて命令
が完結する複１１１ｍ砧令とに分けられる。
舞回路（ＡＬＵ）、絖み出し専用メモリ（ＲＯＭ）、説
み出し會き込みｉＪ能メモリ（ＲＡＭ）および各伽レジ
スタやｌ１ｆ１１１ｉ１１１！！ｌ路などにより栴成さ
れる半導体の果槓回路系子である。第１図はこのような
従来のマイクロコンピュータの工費部分のプロ、り図で
ある。第１図において一連の仕１＃をするための命令コ
ードおよび数１１テータは１（ＯＩＶＩＩｔ′／′ｃは
ＲＡＭ２などのメモリにストアされており、プログラム
・カウンタ３またａアドレ、シング用レジスタ４の（ハ
）谷に従って畑足された番地のメモリ内容がデータバス
５に出力されるＯ出力された内容が命も・コードである
場合には、インストラクションデコーダ６Ｖｃよってそ
の命令を実行するために必鋏となる制御信号群にデコー
ドされる。通常データ・バス５に出力されるデータは命
令コードとｅｌ−コードに分けられ、さらに命令コード
の場合Ｖｃ、は１アドレスのメモリ出力ｆＣて命令が完
結する１１１％と値数のアドレスのメモリ出力ｄて命令
が完結する複１１１ｍ砧令とに分けられる。
この隊なマイクロコンピュータにおいて外米錐ｉ＃！に
よるへ台によってメモリの出力内容またはプログラム・
カウンタ、アドレッシング用レジスタの内容に変化が生
じた場合には、その変化に従った処ａ′ｌｒ集村してし
ｔ５゜つまり本来集村すべきプログラムと全く異なり几
プログラムを実行してしまうことになる。特にメモリの
アドレ、νシングに変化が生じた場合には、本来実行す
べき内容と全く異なった内容をその後も実行しつづける
七いう迷ループに委しいプログラム暴走が発生してしま
う。１景な装置にマイクロコンピュータが使用される場
合には、このプログラム暴走の発生を−早く検出し、正
常な動作に復帰させることが必要である。
よるへ台によってメモリの出力内容またはプログラム・
カウンタ、アドレッシング用レジスタの内容に変化が生
じた場合には、その変化に従った処ａ′ｌｒ集村してし
ｔ５゜つまり本来集村すべきプログラムと全く異なり几
プログラムを実行してしまうことになる。特にメモリの
アドレ、νシングに変化が生じた場合には、本来実行す
べき内容と全く異なった内容をその後も実行しつづける
七いう迷ループに委しいプログラム暴走が発生してしま
う。１景な装置にマイクロコンピュータが使用される場
合には、このプログラム暴走の発生を−早く検出し、正
常な動作に復帰させることが必要である。
しかし、従来のマイクロコンピュータではこのプログラ
ム暴走を検出するためにはマイクロコンピュータの外部
に暴走検出用の回路を付加し、マイクロ・コンピュータ
より定期的に信号ｔこの暴走検出回路に送信して正常動
作をしていることを知らせるようにし、この定期的信号
がなくなった場合には暴走検出回路よりマイクロコンピ
ータに暴走したことを知らせる信号（例えば割込便跨）
倉出力するすようにして正常動作に復帰させるようにし
なげればならなかった。従って実際にプロクラム暴走が
発生しても、異常動作を一足時間集村するまでプログラ
ム暴走を検出することができなかった。
ム暴走を検出するためにはマイクロコンピュータの外部
に暴走検出用の回路を付加し、マイクロ・コンピュータ
より定期的に信号ｔこの暴走検出回路に送信して正常動
作をしていることを知らせるようにし、この定期的信号
がなくなった場合には暴走検出回路よりマイクロコンピ
ータに暴走したことを知らせる信号（例えば割込便跨）
倉出力するすようにして正常動作に復帰させるようにし
なげればならなかった。従って実際にプロクラム暴走が
発生しても、異常動作を一足時間集村するまでプログラ
ム暴走を検出することができなかった。
本発明の目的は外部からの暴走検出回路め内部にて自分
で暴走のｃｉＩ能性を検出するようにし之嘴報処理装置
ｋｔ−提供することにあり、データ・パス上へのメモリ
出力ｔ−當時竪視する手段を装置内部ＶＣ設けたことを
特徴とし、これによってプログラム暴走が発生するＩｒ
ｔＴＫＪ！常倉検出できるようにしたものである。
で暴走のｃｉＩ能性を検出するようにし之嘴報処理装置
ｋｔ−提供することにあり、データ・パス上へのメモリ
出力ｔ−當時竪視する手段を装置内部ＶＣ設けたことを
特徴とし、これによってプログラム暴走が発生するＩｒ
ｔＴＫＪ！常倉検出できるようにしたものである。
本発明によるメモリ出方監視手段（以下プログラム暴走
検出回路という）はメモリ内容が絖み出されるデータバ
スに接続され、少なくとも読み出されるべ自内容が命令
のｌ鉛白の６δ令コードであることに指示する悄＠ｔも
とにして、実際に絖み出された内容にその情報と対応す
る情報があるが否かｔ検出する機能ｔ−有しており、こ
の対応する情報がなければ駄み出された内容が誤ったも
のであることを示す信号を発生することを特徴とする。
検出回路という）はメモリ内容が絖み出されるデータバ
スに接続され、少なくとも読み出されるべ自内容が命令
のｌ鉛白の６δ令コードであることに指示する悄＠ｔも
とにして、実際に絖み出された内容にその情報と対応す
る情報があるが否かｔ検出する機能ｔ−有しており、こ
の対応する情報がなければ駄み出された内容が誤ったも
のであることを示す信号を発生することを特徴とする。
本発明ではメモリにストアされている内容（コード）に
少なくて４命令のｌ鉛白の命令コードか否かを判別する
性格判別信号を含ませておく必要があるが、こうするこ
とによってメモリより出力された内容（コード）が前に
実行している命令から判断して正常なものか否かｔ−判
別することができるので、装置の動作に異常が生じて１
りた性格の内容をアクセスした場合に即座にこれを検出
して対拠することができる〇 以下本発明の一実施會図面を用いて説明する。
少なくて４命令のｌ鉛白の命令コードか否かを判別する
性格判別信号を含ませておく必要があるが、こうするこ
とによってメモリより出力された内容（コード）が前に
実行している命令から判断して正常なものか否かｔ−判
別することができるので、装置の動作に異常が生じて１
りた性格の内容をアクセスした場合に即座にこれを検出
して対拠することができる〇 以下本発明の一実施會図面を用いて説明する。
第２図は本発明の一実施例を示すプロ、り図である。第
２図においてＲＯＭ７ 、ＲＡＭ８などのメモリは第１
図のＲＯＭＩまたはＲＡＭ２と比較して各コードのビッ
ト数にさらに１ビツト追加されておシ、この追加ビット
に命令のｌ鉛白の命令コードか否かを判別する性格判別
データが与えられている。さらにデータ・バス５に出力
された信号のうち性格判別データは性格判別−１路９に
入力され、前に実行している命令から判断して今回読み
出されたコードが正常なものか否かのｆ４Ｊ足がなされ
る。例えばマイクロコンピュータでは＾１ｆに火打して
いる命令から４＝ｌＩ断じて次にアクセスされるべ自コ
ードが都令の１＠目でるることを指丁する１６号を作り
出しているため、これ全一１えばフリ、。
２図においてＲＯＭ７ 、ＲＡＭ８などのメモリは第１
図のＲＯＭＩまたはＲＡＭ２と比較して各コードのビッ
ト数にさらに１ビツト追加されておシ、この追加ビット
に命令のｌ鉛白の命令コードか否かを判別する性格判別
データが与えられている。さらにデータ・バス５に出力
された信号のうち性格判別データは性格判別−１路９に
入力され、前に実行している命令から判断して今回読み
出されたコードが正常なものか否かのｆ４Ｊ足がなされ
る。例えばマイクロコンピュータでは＾１ｆに火打して
いる命令から４＝ｌＩ断じて次にアクセスされるべ自コ
ードが都令の１＠目でるることを指丁する１６号を作り
出しているため、これ全一１えばフリ、。
グ・７０ツグ蟲に一時的にストアしておけは、判別回路
９では両省の比軟でよい友め、ご＜ＩＪｌｌ単な一紋検
田用の−ｍ回路にて溶成Ｕ］雇である。例えば院み出さ
几るべきコードが命令のｌＩＩ＆目でなければならない
にもかかわらず、実際ＶＣ断、み出されたコードが２峻
目以降であったり、数値コードであったりした場合、こ
れを正確に検出できる。
９では両省の比軟でよい友め、ご＜ＩＪｌｌ単な一紋検
田用の−ｍ回路にて溶成Ｕ］雇である。例えば院み出さ
几るべきコードが命令のｌＩＩ＆目でなければならない
にもかかわらず、実際ＶＣ断、み出されたコードが２峻
目以降であったり、数値コードであったりした場合、こ
れを正確に検出できる。
従って、性格判別回路９の出力が“０”かｌ″かｔ−ｆ
４Ｊ足することによって、マイクロコンピュータの動作
にＪ！４常が生じて異なる性格のメモリをアクセスした
場合Ｖ′ｃ容易にかつ真室が発生する前にこれを検出す
ることができる。
４Ｊ足することによって、マイクロコンピュータの動作
にＪ！４常が生じて異なる性格のメモリをアクセスした
場合Ｖ′ｃ容易にかつ真室が発生する前にこれを検出す
ることができる。
尚、性格判別回路９の検出出力を割込み侶牲として割込
み処理回路ｌＯに供給するように回路を設置［シておけ
ば、異なる性格のメモリをアクセスした場合に即座にマ
イクロコンピュータの処理會停止させたり、異常を知ら
せる（１！号を発生させることができ、プログラム暴走
を未然に防止できる。
み処理回路ｌＯに供給するように回路を設置［シておけ
ば、異なる性格のメモリをアクセスした場合に即座にマ
イクロコンピュータの処理會停止させたり、異常を知ら
せる（１！号を発生させることができ、プログラム暴走
を未然に防止できる。
さらに命令のｌ鎖目の命令コードは偶数パリティ−１そ
の他のコードは奇数パリティ−として性格判別データを
ｅ足すれば、メモリ門番およびデータ・パス上の＃４富
も検出できるようになり、プログラム暴走検出、Ｊ！常
動作検出がともに容易に町詫となる。従って１蒙な装置
ＩＩＬにも外付けなしで安心して通用することができる
。
の他のコードは奇数パリティ−として性格判別データを
ｅ足すれば、メモリ門番およびデータ・パス上の＃４富
も検出できるようになり、プログラム暴走検出、Ｊ！常
動作検出がともに容易に町詫となる。従って１蒙な装置
ＩＩＬにも外付けなしで安心して通用することができる
。
第１図は従来のマイクロコンピュータの主要部分のプロ
、り図である。 第２図は本発明の一実施例を示すマイクロコンピュータ
の主要部外のプロ９り図である。 １・・・・・：ｇｏＭ、２・・・・・・Ｒ’ＡＭ％
３・・・・・・プログラムカウンタ、４・・・・・・ア
ドレッシング用レジスタ、５・・・・・・データ・パス
、６・・・・・・インストラクションデコーダ、７・・
・・・・ＲＯＭ、８・・・・・・ＲＡＭ％ ９・・・・
・・性格腕別回鮎、ｌＯ・・・・・・劃込み制御回路。
、り図である。 第２図は本発明の一実施例を示すマイクロコンピュータ
の主要部外のプロ９り図である。 １・・・・・：ｇｏＭ、２・・・・・・Ｒ’ＡＭ％
３・・・・・・プログラムカウンタ、４・・・・・・ア
ドレッシング用レジスタ、５・・・・・・データ・パス
、６・・・・・・インストラクションデコーダ、７・・
・・・・ＲＯＭ、８・・・・・・ＲＡＭ％ ９・・・・
・・性格腕別回鮎、ｌＯ・・・・・・劃込み制御回路。
Claims (1)
- メモリにストアされているコードに含まれている少なく
とも命令のｌ飴目の命令コードであるか否かを示す性格
判別データを、前記メモリから読み出されるべ色コード
が命令の１＠目の命令コードでなければならないことを
指示するデータと比較して、両者が異なる時、絖み出さ
れ九コードが哄シであることを示す信号を発生する手段
を有していることｔ％淑とする情報外ｍ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080382A JPS58197555A (ja) | 1982-05-13 | 1982-05-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080382A JPS58197555A (ja) | 1982-05-13 | 1982-05-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197555A true JPS58197555A (ja) | 1983-11-17 |
Family
ID=13716729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080382A Pending JPS58197555A (ja) | 1982-05-13 | 1982-05-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0784814A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | 計算機の誤り検出装置 |
| KR100335714B1 (ko) * | 1993-09-25 | 2002-11-13 | 로베르트 보쉬 게엠베하 | 마이크로컴퓨터 |
-
1982
- 1982-05-13 JP JP57080382A patent/JPS58197555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0784814A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | 計算機の誤り検出装置 |
| KR100335714B1 (ko) * | 1993-09-25 | 2002-11-13 | 로베르트 보쉬 게엠베하 | 마이크로컴퓨터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58197555A (ja) | 情報処理装置 | |
| US4763248A (en) | Microcomputer with a detecting function of a memory access error | |
| JPH0316655B2 (ja) | ||
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| JPH07129424A (ja) | Ｅｃｃ機能回路の１ビット誤り検知通知装置 | |
| US5218606A (en) | Current-spare switching control system | |
| JPH0384640A (ja) | 障害情報通知方式 | |
| JPS59152600A (ja) | マイクロコンピユ−タ | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JPH0287239A (ja) | マイクロプログラム処理装置 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPS6232544A (ja) | 情報処理装置の異常検出回路 | |
| JPH05173840A (ja) | マイクロコンピュータ | |
| JPH06231007A (ja) | 計算機の不正アドレス検知回路 | |
| JP3585940B2 (ja) | 計算機 | |
| JPS62231340A (ja) | 計算機 | |
| JPS58115559A (ja) | プログラム暴走検出回路 | |
| JPH06187180A (ja) | アクセス異常検出装置 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH03209523A (ja) | 命令データエラー検出方式 | |
| JP2001188688A (ja) | 暴走検知回路 | |
| JP2000200200A (ja) | 情報処理装置および情報処理方法 | |
| JPS6138497B2 (ja) | ||
| JPH0486932A (ja) | メモリ障害検出方式 |