JPS62231340A - 計算機 - Google Patents
計算機Info
- Publication number
- JPS62231340A JPS62231340A JP61073455A JP7345586A JPS62231340A JP S62231340 A JPS62231340 A JP S62231340A JP 61073455 A JP61073455 A JP 61073455A JP 7345586 A JP7345586 A JP 7345586A JP S62231340 A JPS62231340 A JP S62231340A
- Authority
- JP
- Japan
- Prior art keywords
- data
- instruction word
- instruction
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、パソコン、ミニコン等を含む各種計算機に係
り、特に、記憶部に記憶されたデータおよび命令語の読
み出し機構の改良に関する。
り、特に、記憶部に記憶されたデータおよび命令語の読
み出し機構の改良に関する。
（従来の技術）
第４図に従来の計算機の一般的構成を示す。図中、記憶
部１にはデータおよび命令語が記憶され、命令語がいわ
ゆるプログラムを構成している。プログラムの実行に際
しては、プログラムカウンタ２で指定されたアドレスの
命令語が命令レジスタ３に転送され、その命令語の内容
が演算制御部４により解読実行される。
部１にはデータおよび命令語が記憶され、命令語がいわ
ゆるプログラムを構成している。プログラムの実行に際
しては、プログラムカウンタ２で指定されたアドレスの
命令語が命令レジスタ３に転送され、その命令語の内容
が演算制御部４により解読実行される。
命令語の実行に際してデータが必要なとこには、そのデ
ーータのアドレスが命令語の一部により指定され、記憶
部１から演算レジスタ５に転送される。この転送された
データは命令語の内容に従って処理される。
ーータのアドレスが命令語の一部により指定され、記憶
部１から演算レジスタ５に転送される。この転送された
データは命令語の内容に従って処理される。
ところで、これらデータおよび命令語は共に０と１との
組み合わせにより構成されている点で共通しており、デ
ータであるが命令語であるかをそれら自身から判断する
ことはぐきない。
組み合わせにより構成されている点で共通しており、デ
ータであるが命令語であるかをそれら自身から判断する
ことはぐきない。
したがって、プログラム作成時の誤り等ににす、命令語
を記憶させるべきアドレスにデータを記憶させてしまっ
たとき等には、そのデータがあたかも命令語のごとく扱
われて命令レジスタ３に転送されて命令語として解読実
ｔ）されてしまう。その結果、本来そのような命令ＪＩ
ｉの実行を予定しているものではないため、プログラム
は暴走してしまうこととなる。
を記憶させるべきアドレスにデータを記憶させてしまっ
たとき等には、そのデータがあたかも命令語のごとく扱
われて命令レジスタ３に転送されて命令語として解読実
ｔ）されてしまう。その結果、本来そのような命令ＪＩ
ｉの実行を予定しているものではないため、プログラム
は暴走してしまうこととなる。
また、命令語が誤って演鈴レジスタ５に転送されたどき
にｂ同様に泪算機はｒｆ４動作し−ｃしまうこととなる
。
にｂ同様に泪算機はｒｆ４動作し−ｃしまうこととなる
。
（発明が解決しようとする問題点）
しかしながら、従来の計算機にあっては、このような場
合の誤動作を有効に防止できるものはなかった。すなわ
ち、記憶部１にパリティビットやプロテクトビットが９
月Ｊられているが、これらはハードウェアのエラー発生
や誤った古き込みを防止するためのものであり、データ
を命令語として誤って実行してしまうことまでを防止す
るものではなかった。
合の誤動作を有効に防止できるものはなかった。すなわ
ち、記憶部１にパリティビットやプロテクトビットが９
月Ｊられているが、これらはハードウェアのエラー発生
や誤った古き込みを防止するためのものであり、データ
を命令語として誤って実行してしまうことまでを防止す
るものではなかった。
本発明は、上記事情を考慮しＣなされたものでデータを
命令語として誤って解読実行することを防止できる計算
機を提供することを目的とづ゛る。
命令語として誤って解読実行することを防止できる計算
機を提供することを目的とづ゛る。
（問題点を解決するだめの手段）
上記目的を達成するため、本発明による計算機は、デー
タおよび命令語が記憶されＣいる記憶部と、前記記憶部
から転送されたデータが一時的に記憶される演算レジス
タと、前記記憶部から転送された命令語が一時的に記憶
される命令レジスタと、前記命令レジスタの内容を解読
実行し前記記憶部および前記各レジスタを制御する演算
制御部と、前記データが前記演算レジスタに転送された
か否かの判定及び前記命令語が前記命令レジスタに転送
されたか否かの判定の少なくとも一方の判定を行なうデ
ータ／命令語判定部とを設けたことを特徴とする。
タおよび命令語が記憶されＣいる記憶部と、前記記憶部
から転送されたデータが一時的に記憶される演算レジス
タと、前記記憶部から転送された命令語が一時的に記憶
される命令レジスタと、前記命令レジスタの内容を解読
実行し前記記憶部および前記各レジスタを制御する演算
制御部と、前記データが前記演算レジスタに転送された
か否かの判定及び前記命令語が前記命令レジスタに転送
されたか否かの判定の少なくとも一方の判定を行なうデ
ータ／命令語判定部とを設けたことを特徴とする。
〈作 用〉
本発明による計算機は、データが誤って命令レジスタに
転送される等したときには、前記データ／命令語判定部
がそれを検知してなんらかの検知信号を発生させ、例え
ばプログラムの実行を直ちに停止させてプログラムの暴
走を防止させることができる。
転送される等したときには、前記データ／命令語判定部
がそれを検知してなんらかの検知信号を発生させ、例え
ばプログラムの実行を直ちに停止させてプログラムの暴
走を防止させることができる。
（実施例）
以下、本発明を図示する実施例に基づいて詳述する。
第１図に本発明の第１の実施例ににる計算機を示す。記
憶部１１内にはデータａ３よび命令語が記憶され、更に
、各アドレスにはデータ／命令語判定ビット１２が設け
られている。各データ／命令語判定ビット１２は、当該
アドレスにデータが記憶されているときには例えば０に
設定され、当該アドレスに命令語が記憶されているとき
には例えば１に設定されている。これらの設定は例えば
コンパイラによって行なわれる。
憶部１１内にはデータａ３よび命令語が記憶され、更に
、各アドレスにはデータ／命令語判定ビット１２が設け
られている。各データ／命令語判定ビット１２は、当該
アドレスにデータが記憶されているときには例えば０に
設定され、当該アドレスに命令語が記憶されているとき
には例えば１に設定されている。これらの設定は例えば
コンパイラによって行なわれる。
プログラムの実行はプログラムカウンタ１３の指示する
アドレス内の命令語が演算制御部１４の制御下で命令レ
ジスタ１５に順次転送されて解読実行されることにより
遂行される訳であるが、本実施例では前記命令語ととも
に当該アドレスのデータ／命令語判定ビット１２も命令
レジスタ１５に転送される。
アドレス内の命令語が演算制御部１４の制御下で命令レ
ジスタ１５に順次転送されて解読実行されることにより
遂行される訳であるが、本実施例では前記命令語ととも
に当該アドレスのデータ／命令語判定ビット１２も命令
レジスタ１５に転送される。
命令レジスタ１５にはデータ／命令語判定ビット用領域
１６が設けられており、このデータ／命令語判定ビット
用領域１６はデータ／命令語判定ビット１２ど等しい値
に設定されるようになっている。一方、演算制御部１／
Ｉにｔよデータ／命令語判定部１７が設けられており、
この判定部１７が前記データ／命令語判定ピッ１〜川領
域１６の値が１かＯかを検知するようになっている。
１６が設けられており、このデータ／命令語判定ビット
用領域１６はデータ／命令語判定ビット１２ど等しい値
に設定されるようになっている。一方、演算制御部１／
Ｉにｔよデータ／命令語判定部１７が設けられており、
この判定部１７が前記データ／命令語判定ピッ１〜川領
域１６の値が１かＯかを検知するようになっている。
演算制御部１４は前記データ／命令語判定ビット用領域
１６の値が１であるときには命令語の内容を実行するが
、データ／命令語判定ピッ１〜川領域１６の値がＯであ
るとぎには命令語の内容を実行することなくプログラム
を停＋Ｌさせる。演算制御部１４がプログラムを停止に
さけるときは、それどともに、プログラムに異常の発生
したこと、異常の発生したプログラム名Ｊ３ Ｊ：びア
ドレス等をオペレーティングシステム（○Ｓ）に知らせ
る。
１６の値が１であるときには命令語の内容を実行するが
、データ／命令語判定ピッ１〜川領域１６の値がＯであ
るとぎには命令語の内容を実行することなくプログラム
を停＋Ｌさせる。演算制御部１４がプログラムを停止に
さけるときは、それどともに、プログラムに異常の発生
したこと、異常の発生したプログラム名Ｊ３ Ｊ：びア
ドレス等をオペレーティングシステム（○Ｓ）に知らせ
る。
また、本実施例では演算レジスタ１８にもデータ／命令
語判定ビット用領域１９が設【プられており、命令語が
誤って演算レジスタ１８に転送された場合にも、同様に
してデータ／命令語判定部１７がこれを検知するように
なっている。
語判定ビット用領域１９が設【プられており、命令語が
誤って演算レジスタ１８に転送された場合にも、同様に
してデータ／命令語判定部１７がこれを検知するように
なっている。
このように本実施例によれば、データが誤って命令語と
して扱われたり、あるいは反対に、命令語が誤ってデー
タとして扱われたりした際のプログラムの暴走等を防止
することができる。
して扱われたり、あるいは反対に、命令語が誤ってデー
タとして扱われたりした際のプログラムの暴走等を防止
することができる。
また、異常の発生したプログラム名およびアドレス等を
知ることができるので、異常発生の原因の発見が容易で
ある。
知ることができるので、異常発生の原因の発見が容易で
ある。
第２図に本発明の第２の実施例による計算機を示す。こ
の第２の実施例では第１の実施例とほぼ同様に構成され
ているが、プログラムカウンタ１３のほかに異常検出用
カウンタ２１が設けられている点で第１の実施例と異ｔ
【つている。この異常検出用カウンタ２１には常にプロ
グラムカウンタ１３の１回前の内容が記憶されるように
なっており、異常発生時の異常検出用カウンタ２１の内
容を知ることにより、異常発生アドレスを知ることがで
きるようになっている。
の第２の実施例では第１の実施例とほぼ同様に構成され
ているが、プログラムカウンタ１３のほかに異常検出用
カウンタ２１が設けられている点で第１の実施例と異ｔ
【つている。この異常検出用カウンタ２１には常にプロ
グラムカウンタ１３の１回前の内容が記憶されるように
なっており、異常発生時の異常検出用カウンタ２１の内
容を知ることにより、異常発生アドレスを知ることがで
きるようになっている。
第３図に本発明の第３の実施例による計算機を示す。記
憶部３１はデータ用アドレス領域３２と命令語用アドレ
ス領域３３とを有し、データ用アドレス領域３２にはデ
ータのみが記憶され、命令語用アドレス領域３３には命
令に？ｉのみが記憶されている。
憶部３１はデータ用アドレス領域３２と命令語用アドレ
ス領域３３とを有し、データ用アドレス領域３２にはデ
ータのみが記憶され、命令語用アドレス領域３３には命
令に？ｉのみが記憶されている。
プログラムの実行に際しては、プログラムカウンタ３４
の指示するアドレスの命令語が順次命令レジスタ３５に
転送されて解読実行され、またデータは命令語の内容に
従って演算レジスタ３６に適宜転送される。
の指示するアドレスの命令語が順次命令レジスタ３５に
転送されて解読実行され、またデータは命令語の内容に
従って演算レジスタ３６に適宜転送される。
これらの転送時に、演算制御部３７のデータ／命令語判
定部３８が、データ用アドレス領域３２からの転送か命
令語用アドレス領域３３からの転送かを検知できるよう
になっている。即ち、前記データ／命令語判定部３８は
、これらデータまたは命令ＲＢのアドレスに基づいて転
送の誤りがあるか否かを判定するように構成されている
。
定部３８が、データ用アドレス領域３２からの転送か命
令語用アドレス領域３３からの転送かを検知できるよう
になっている。即ち、前記データ／命令語判定部３８は
、これらデータまたは命令ＲＢのアドレスに基づいて転
送の誤りがあるか否かを判定するように構成されている
。
このように本実施例ににれば、記憶部３１の個々のアド
レス毎にデータ／命令語判定ビットを設けなくとも、ア
ドレスそのものからデータおよび命令語の誤った転送を
検知づ−ることができる。
レス毎にデータ／命令語判定ビットを設けなくとも、ア
ドレスそのものからデータおよび命令語の誤った転送を
検知づ−ることができる。
なお、上記各実施例ではデータが演算レジスタに転送さ
れたか否か及び命令語が命令レジスタに転送されたか否
かの両方が検知されたが、少なくとも一方の検知のみが
行なわれればよい。
れたか否か及び命令語が命令レジスタに転送されたか否
かの両方が検知されたが、少なくとも一方の検知のみが
行なわれればよい。
以上の通り、本発明によれば、データを命令語として誤
って実行することを防１トすることができ、プログラム
の異常を未然に防止できる。
って実行することを防１トすることができ、プログラム
の異常を未然に防止できる。
第１図は本発明の第１の実施例による計算機を示すブロ
ック図、第２図は本発明の第２の実施例による計算機を
示すブロック図、第３図本発明の第３の実施例による目
算機を示づ一ブロック図、第４図は従来の目算機を示す
ブロック図である。 １１．３１・・・記憶部、１２．１６・・・データ／命
令語判定ビット、１３．３４・・・プログラムカウンタ
、１４．３７・・・演算制御部、１５．３５・・・命令
レジスタ、１７．３８・・・データ／命令語判定部、１
８．３６・・・演算レジスタ、２１・・・異常検出用カ
ウンタ、３２・・・データ用アドレス領域、３３・・・
命令語用アドレス領域。 第１図 第３図
ック図、第２図は本発明の第２の実施例による計算機を
示すブロック図、第３図本発明の第３の実施例による目
算機を示づ一ブロック図、第４図は従来の目算機を示す
ブロック図である。 １１．３１・・・記憶部、１２．１６・・・データ／命
令語判定ビット、１３．３４・・・プログラムカウンタ
、１４．３７・・・演算制御部、１５．３５・・・命令
レジスタ、１７．３８・・・データ／命令語判定部、１
８．３６・・・演算レジスタ、２１・・・異常検出用カ
ウンタ、３２・・・データ用アドレス領域、３３・・・
命令語用アドレス領域。 第１図 第３図
Claims (1)
- 【特許請求の範囲】 １、データおよび命令語が記憶されている記憶部と、前
記記憶部から転送されたデータが一時的に記憶される演
算レジスタと、前記記憶部から転送された命令語が一時
的に記憶される命令レジスタと、前記命令レジスタの内
容を解読実行し前記記憶部および前記各レジスタを制御
する演算制御部と、前記データが前記演算レジスタに転
送されたか否かの判定及び前記命令語が前記命令レジス
タに転送されたか否かの判定の少なくとも一方の判定を
行なうデータ／命令語判定部とを備えたことを特徴とす
る計算機。 ２、特許請求の範囲第１項記載の計算機において、前記
データ／命令語判定部は、前記記憶部内の前記データお
よび命令語の個々のアドレス毎に設定されたデータ／命
令語判定ビットに基づいて判定を行なうことを特徴とす
る計算機。 ３、特許請求の範囲第１項の計算機において、前記デー
タおよび命令語を前記記憶部内の予め定めた互いに異な
るアドレス領域に別々に記憶させ、前記データ／命令語
判定部は、前記データおよび命令語のアドレスが前記予
め定めたアドレス領域であるか否かに基づいて判定を行
なうことを特徴とする計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073455A JPS62231340A (ja) | 1986-03-31 | 1986-03-31 | 計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073455A JPS62231340A (ja) | 1986-03-31 | 1986-03-31 | 計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62231340A true JPS62231340A (ja) | 1987-10-09 |
Family
ID=13518728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073455A Pending JPS62231340A (ja) | 1986-03-31 | 1986-03-31 | 計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62231340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6718426B2 (en) * | 2000-07-19 | 2004-04-06 | Hitachi, Ltd. | Cache memory apparatus and central processor, hand-held device and arithmetic processor using the same |
-
1986
- 1986-03-31 JP JP61073455A patent/JPS62231340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6718426B2 (en) * | 2000-07-19 | 2004-04-06 | Hitachi, Ltd. | Cache memory apparatus and central processor, hand-held device and arithmetic processor using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JP2770913B2 (ja) | パリティの置換装置及び方法 | |
| JP2002508569A (ja) | マルチタスク・システムのためのメモリ保護システム | |
| JPS62231340A (ja) | 計算機 | |
| US4594710A (en) | Data processing system for preventing machine stoppage due to an error in a copy register | |
| EP0382234B1 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH02287625A (ja) | シングルチップマイクロコンピュータ | |
| JPS5920052A (ja) | マイクロコンピユ−タシステムの割込み制御回路 | |
| JPS61139836A (ja) | パイプライン計算機の命令制御方式 | |
| JPS62127944A (ja) | 情報処理装置 | |
| JPS59129995A (ja) | 記憶装置 | |
| JPH06139084A (ja) | 情報処理装置 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPS62144246A (ja) | 計算機 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH03233732A (ja) | 電子計算機 | |
| JPS58197555A (ja) | 情報処理装置 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPH01100636A (ja) | エラー制御回路 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 | |
| JPS6115237A (ja) | 未定義命令検出方式 | |
| JPS59148200A (ja) | 不正書き込み検出装置 |