JPH03233732A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH03233732A JPH03233732A JP2030776A JP3077690A JPH03233732A JP H03233732 A JPH03233732 A JP H03233732A JP 2030776 A JP2030776 A JP 2030776A JP 3077690 A JP3077690 A JP 3077690A JP H03233732 A JPH03233732 A JP H03233732A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- program
- gate
- possibility
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムを実行中のプログラムミスの検出方
法に関する。
法に関する。
従来、分岐命令を実行することによって誤った番地に制
御を移すプログラムミスや、プログラム自身を破壊する
プログラムミスを起こした時に、計算機のリミットチエ
ツク、アクセス権チエツク、特権レベルチエツク等の種
々のチエツクに偶然引っ掛かった場合に、割り込みを発
生していた。
御を移すプログラムミスや、プログラム自身を破壊する
プログラムミスを起こした時に、計算機のリミットチエ
ツク、アクセス権チエツク、特権レベルチエツク等の種
々のチエツクに偶然引っ掛かった場合に、割り込みを発
生していた。
上述した従来の計算機では、誤った番地へ制御を移す、
又はプログラム自身を破壊するというプログラムミスを
検出する可能性が低いという欠点がある。
又はプログラム自身を破壊するというプログラムミスを
検出する可能性が低いという欠点がある。
本発明の計算機では、各々の命令でパリティビットの有
無が異なり、アセンブラでパリティビットが生成される
オペランドコードに対してパリティビットを有している
かどうかを識別するデコードを行なう手段を有する。
無が異なり、アセンブラでパリティビットが生成される
オペランドコードに対してパリティビットを有している
かどうかを識別するデコードを行なう手段を有する。
又、命令実行時に、パリティビットを有する命令のオペ
ランドコードに対してパリティチエツクを行ない、パリ
ティエラーを検出させる手段を有し、パリティエラーの
発生に対して割り込みを起こす手段を有する。
ランドコードに対してパリティチエツクを行ない、パリ
ティエラーを検出させる手段を有し、パリティエラーの
発生に対して割り込みを起こす手段を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成図である。
第１図を参照すると本発明の計算機は、データバス１と
命令レジスタ２と、デコーダ３と、パリティ検出機構４
と、アンドゲート５と、割り込み信号６で構成されてい
る。
命令レジスタ２と、デコーダ３と、パリティ検出機構４
と、アンドゲート５と、割り込み信号６で構成されてい
る。
第１図で示したデータバス１を通って命令レジスタ２に
格納されたオペランドコードは、デコーダ３によってパ
リティビットの有無が判別され、パリティビットを有し
ている場合にアンドゲート５に１を出力する。又、パリ
ティの検出機構４でパリティエラーを識別した時に、Ａ
ＮＤゲート５に１を出力する。アンドゲート５で１とな
った場合に、割り込み信号６を出力する。
格納されたオペランドコードは、デコーダ３によってパ
リティビットの有無が判別され、パリティビットを有し
ている場合にアンドゲート５に１を出力する。又、パリ
ティの検出機構４でパリティエラーを識別した時に、Ａ
ＮＤゲート５に１を出力する。アンドゲート５で１とな
った場合に、割り込み信号６を出力する。
以上説明したように本発明は、オペランドコードのデコ
ードを行ない、バリテイビ・ｙトの有無を判別し、パリ
テイビ・ントのある命令につし）て番よノ＜リテイチェ
ックを行ない、ノくリテイが不一致の場合に割り込みを
起こすことにより、プログラム自身の破壊、又は分岐命
令におけるプログラムミスの発見の可能性を高め、プロ
グラムの暴走を検出する可能性を高める。引いては、シ
ステムの信頼性を高めるという効果がある。
ードを行ない、バリテイビ・ｙトの有無を判別し、パリ
テイビ・ントのある命令につし）て番よノ＜リテイチェ
ックを行ない、ノくリテイが不一致の場合に割り込みを
起こすことにより、プログラム自身の破壊、又は分岐命
令におけるプログラムミスの発見の可能性を高め、プロ
グラムの暴走を検出する可能性を高める。引いては、シ
ステムの信頼性を高めるという効果がある。
第１図は本発明の一実施例を示す構成図である。
１・・・データバス、２・・・命令レジスタ、３・・・
デコーダ、４・・・パリティ検出機構、５・・・アンド
ゲート、６・・・割り込み信号。
デコーダ、４・・・パリティ検出機構、５・・・アンド
ゲート、６・・・割り込み信号。
Claims (1)
- 命令のオペランドコードをデコードすることにより、パ
リテイビットの有無を判別して、前記パリテイを有する
命令全体に対するパリテイチェックを行ない、パリテイ
エラーが検出された場合に割り込みを発生させる機能を
有することを特徴とする電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030776A JPH03233732A (ja) | 1990-02-09 | 1990-02-09 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030776A JPH03233732A (ja) | 1990-02-09 | 1990-02-09 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233732A true JPH03233732A (ja) | 1991-10-17 |
Family
ID=12313089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030776A Pending JPH03233732A (ja) | 1990-02-09 | 1990-02-09 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233732A (ja) |
-
1990
- 1990-02-09 JP JP2030776A patent/JPH03233732A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0253809B2 (ja) | ||
| US20040153785A1 (en) | System and method for enabling selective execution of computer code | |
| JPH03233732A (ja) | 電子計算機 | |
| JPH05257815A (ja) | 中央処理装置 | |
| JPH05216721A (ja) | 電子計算機 | |
| EP0382234B1 (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPH0371236A (ja) | エラー検出システム | |
| JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS59129995A (ja) | 記憶装置 | |
| JPH03209523A (ja) | 命令データエラー検出方式 | |
| JP2021144426A (ja) | プロセッサ及びエラー検出方法 | |
| JP2001188688A (ja) | 暴走検知回路 | |
| JP3129873B2 (ja) | マイクロコンピュータ | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPH0293734A (ja) | 情報処理装置における誤り検出方法 | |
| JPS62144246A (ja) | 計算機 | |
| JPS63142436A (ja) | 分岐命令実行時の分岐先指定エラ−の検出方式 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH11161560A (ja) | 記憶装置のアドレス正否判定装置およびアドレス正否判定方法 | |
| JPS62182934A (ja) | プログラム実行装置 | |
| JPS59148200A (ja) | 不正書き込み検出装置 | |
| JPH07160539A (ja) | マイクロコンピュータ | |
| JPS58161047A (ja) | 計算機のプログラム例外検出方法 |