JPS59148200A - 不正書き込み検出装置 - Google Patents
不正書き込み検出装置Info
- Publication number
- JPS59148200A JPS59148200A JP2417283A JP2417283A JPS59148200A JP S59148200 A JPS59148200 A JP S59148200A JP 2417283 A JP2417283 A JP 2417283A JP 2417283 A JP2417283 A JP 2417283A JP S59148200 A JPS59148200 A JP S59148200A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- written
- register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は計算機等がプログラム実行中に不正従来この
種の装置として第１図に示すものがあった。図において
、（１）はメモリの所定番地を予め設定したメモリアド
レス設定レジスタ、（２）はプログラムの実行に従って
アクセスされるメモリ番地を示すメモリアドレス実行レ
ジスタ、（３）はプログラム命令のうちデータをメモリ
へ書き込む書き込み命令コードを設定した書き込み命令
コード設定レジスタ、（４）は実行されるプロ１グラム
の命令コードを示すプログラム命令コード実行レジスタ
、（５〜は設定番地と実行番地を比較する一致検出器、
（５Ｂ）は設定命令コードと実行命令コードを比較する
一致検出器、（６Ａ）は２人力ＡＮＤ回路である。
種の装置として第１図に示すものがあった。図において
、（１）はメモリの所定番地を予め設定したメモリアド
レス設定レジスタ、（２）はプログラムの実行に従って
アクセスされるメモリ番地を示すメモリアドレス実行レ
ジスタ、（３）はプログラム命令のうちデータをメモリ
へ書き込む書き込み命令コードを設定した書き込み命令
コード設定レジスタ、（４）は実行されるプロ１グラム
の命令コードを示すプログラム命令コード実行レジスタ
、（５〜は設定番地と実行番地を比較する一致検出器、
（５Ｂ）は設定命令コードと実行命令コードを比較する
一致検出器、（６Ａ）は２人力ＡＮＤ回路である。
次に動作について説明する。計算機がプログラムにより
稼動される時、プログラムの命令は一つずつプログラム
命令コードレジスタ（４）に取り出され制御部で解読さ
れていく。命令コードによりメモリへのデータ書き込み
、データ読み出しが行なわれる時はアクセスされるメモ
リ番地がメモリアドレス実行レジスタ（２）に示され該
当番地がアクセスされる。
稼動される時、プログラムの命令は一つずつプログラム
命令コードレジスタ（４）に取り出され制御部で解読さ
れていく。命令コードによりメモリへのデータ書き込み
、データ読み出しが行なわれる時はアクセスされるメモ
リ番地がメモリアドレス実行レジスタ（２）に示され該
当番地がアクセスされる。
ところで、プログラムミス等によりメモリの所定番地へ
不正データが書き込まれることがある。
不正データが書き込まれることがある。
その時、不正データが書き込まれる恐れがあるメモリ番
地が経験的にわかっていればその番地をメモリアドレス
設定レジスタ（１）へ予めセットしておく。プログラム
が実行され書き込み命令コードがプログラム命令コード
実行レジスタ（４）に取り出されると一致検出器（５Ｂ
）は書き込み命令コード設定レジスタ（３）の内容と同
一を検出しＡＮＤ回路（６Ａ）へ出力する。その時の書
き込み命令コードでアクセスされるメモリ番地がメモリ
アドレス実行レジスタ（２）に示され、当該番地がメモ
リアドレス設定レジスタ（１）の内容と同一であれば一
致検出器（５Ａ）はＡＮＤ回路（６Ａ）へ出力する。
地が経験的にわかっていればその番地をメモリアドレス
設定レジスタ（１）へ予めセットしておく。プログラム
が実行され書き込み命令コードがプログラム命令コード
実行レジスタ（４）に取り出されると一致検出器（５Ｂ
）は書き込み命令コード設定レジスタ（３）の内容と同
一を検出しＡＮＤ回路（６Ａ）へ出力する。その時の書
き込み命令コードでアクセスされるメモリ番地がメモリ
アドレス実行レジスタ（２）に示され、当該番地がメモ
リアドレス設定レジスタ（１）の内容と同一であれば一
致検出器（５Ａ）はＡＮＤ回路（６Ａ）へ出力する。
つまり、一致検出器（５Ａ）、（５Ｂ）によりデータを
書き込むメモリ番地が予め設定した番地であることを検
出すると、ＡＮＤ回路（６Ａ）は制御部に対して割込信
号を発生しデータ書き込みを停止させる。
書き込むメモリ番地が予め設定した番地であることを検
出すると、ＡＮＤ回路（６Ａ）は制御部に対して割込信
号を発生しデータ書き込みを停止させる。
よってメモリの所定番地へデータが書き込まれるのを防
止できる。
止できる。
ところが、従来の不正書き込み検出装置は設定番地に対
して全データの書き込みが禁止されるため、不正データ
以外の正当データを設定番地へ書き込む場合には不都合
が生じる。メモリの特定番地へのデータの書き込みが大
部分は正しく行なわれ、不正な書き込みが小頻度でしか
起らない場合であっても、不正な書き込みだけを選択的
に検出することができず、正しい書き込みをも含めてす
べての書き込みを不正な書き込みとして検出してしまう
欠点があった。
して全データの書き込みが禁止されるため、不正データ
以外の正当データを設定番地へ書き込む場合には不都合
が生じる。メモリの特定番地へのデータの書き込みが大
部分は正しく行なわれ、不正な書き込みが小頻度でしか
起らない場合であっても、不正な書き込みだけを選択的
に検出することができず、正しい書き込みをも含めてす
べての書き込みを不正な書き込みとして検出してしまう
欠点があった。
この発明は上記のような従来のものの欠点を除去するこ
とを目的になされたもので、書き込みデータの内容検出
手段を付加することにより不正データの書き込みのみを
検出できる不正書き込み検出装置を提供する。
とを目的になされたもので、書き込みデータの内容検出
手段を付加することにより不正データの書き込みのみを
検出できる不正書き込み検出装置を提供する。
以下この発明の一実施例を図について説明する。
第２図において（７）はメモリへ書き込むデータを予め
設定した書き込み内容設定レジスタ、（８）はその都度
の書き込み命令コードによる書き込み内容を示す書き込
み内容実行レジスタ、（５Ｃ）は設定内容と実行内容を
比較する一致検出器、（６Ｂ）は８人力ＡＮＤ回路であ
る。なお、従来装置（５Ａ）、（５Ｂ）をデータを書き
込むメモリ番地が予め設定した番地であることを検出す
る第１の検出器とすると、レジスタ（７）、（８）及び
一致検出器（５Ｃ）で書き込みデータが所定値であるこ
とを検出する第２の検出器となる。
設定した書き込み内容設定レジスタ、（８）はその都度
の書き込み命令コードによる書き込み内容を示す書き込
み内容実行レジスタ、（５Ｃ）は設定内容と実行内容を
比較する一致検出器、（６Ｂ）は８人力ＡＮＤ回路であ
る。なお、従来装置（５Ａ）、（５Ｂ）をデータを書き
込むメモリ番地が予め設定した番地であることを検出す
る第１の検出器とすると、レジスタ（７）、（８）及び
一致検出器（５Ｃ）で書き込みデータが所定値であるこ
とを検出する第２の検出器となる。
次に実施例の動作について説明する。プログラム実行時
にプログラムミス等により発生する不正データが、所定
値であると経験的にわかっている場合、発生する恐れの
ある不正データを予め書き込み内容設定レジスタ（７）
ヘセットしておく。
にプログラムミス等により発生する不正データが、所定
値であると経験的にわかっている場合、発生する恐れの
ある不正データを予め書き込み内容設定レジスタ（７）
ヘセットしておく。
さて、この実施例は従来装置（第１の検出器）に第２の
検出器の出力条件を付加したもので、データを書き込む
メモリ番地が予め設定した番地である時は、一致検出器
（５Ａ）、（５Ｂ）がＡＮＤ回路（６Ｂ）へ出力する。
検出器の出力条件を付加したもので、データを書き込む
メモリ番地が予め設定した番地である時は、一致検出器
（５Ａ）、（５Ｂ）がＡＮＤ回路（６Ｂ）へ出力する。
その時の書き込み命令コードで書き込まれるデータが書
き込み内容実行レジスタ（８）に示され、当該データが
書き込み内容設定レジスタ（７）の内容と同一であれば
一致検出器（５Ｃ）はＡＮＤ回路（６Ｂ）へ出力する。
き込み内容実行レジスタ（８）に示され、当該データが
書き込み内容設定レジスタ（７）の内容と同一であれば
一致検出器（５Ｃ）はＡＮＤ回路（６Ｂ）へ出力する。
つまり、一致検出器（５Ａ）、 （５Ｂ）及び（５Ｃ）
によりデータを書き込むメモリ番地が予め設定した番地
であり、書き込もうとしているデータが不正値であるこ
とを検出すると、ＡＮＤ回路（６Ｂ）は制御部に対して
割込信号を発生し不正データの書き込みを停止させる。
によりデータを書き込むメモリ番地が予め設定した番地
であり、書き込もうとしているデータが不正値であるこ
とを検出すると、ＡＮＤ回路（６Ｂ）は制御部に対して
割込信号を発生し不正データの書き込みを停止させる。
よってメモリの所定番地へ不正データが書き込まれるの
を防止できる。
を防止できる。
この実施例によれば、メモリの所定番地へ予め予測した
不正データが書き込まれる時、プログラムの実行を停止
させプログラムミスを発見するプログラムデバッグに役
に立つという効果がある。
不正データが書き込まれる時、プログラムの実行を停止
させプログラムミスを発見するプログラムデバッグに役
に立つという効果がある。
以上のようにこの発明によれば、メモリの所定番地への
データ書き込み検出手段に書き込みデータの内容検出手
段を付加したので、不正データの書き込みのみを検出で
きる不正書き込み検出装置が得られる効果がある。
データ書き込み検出手段に書き込みデータの内容検出手
段を付加したので、不正データの書き込みのみを検出で
きる不正書き込み検出装置が得られる効果がある。
第１図は従来の不正書き込み検出装置を示すブロック図
、第２図はこの発明に係る不正書き込み検出装置の一実
施例を示すブロック図である。図において、（１）はメ
モリアドレス設定レジスタ、（２）はメモリアドレス実
行レジスタ、（３）は書き込み命令コード設定レジスタ
、（４）はプログラム命令コード実行レジスタ、（７）
は書き込み内容設定レジスタ、（８）ハ書き込み内容実
行レジスタ、（５Ａ）、 （５Ｂ）、 （５Ｃ）は一致
検出器、（６Ｂ）はＡＮＤ回路、である。 図中、同一符号は同一、又は、相当部分を示す。 代理人 葛 野 信 − 第１図 特許庁長官殿 １．事件の表示 特願昭５８−２４１７２号２、発
明の名称 不正書き込み検出装置 ３、補正をする者 代表者片由仁へ部 氏 補正の対象 （１） 明細書の発明の詳細な説明の欄代 補正の内
容 （１） 明細書の第８頁第１３行に「防止できる。」
とあるのを「防止でき、この時の計算機の各種レジスタ
値、メモリ値など１ｋＷＡべることにより、プログラム
ミスやデータミス発見の手がかりとすることができる。 」と訂正する。 （２） 同第６頁第１行に「防止できる。」とあるの
を「防止でき、この時の計算機の各種レジスタ値、メモ
リ随などを調べることにより、プログラムミスやデータ
ミス発見の手がかりとすることができる。」と訂正する
。 （３）同第６頁第４行から第５行にかけて「プログラム
デバッグ」の次に「やデータミス発見」を挿入する。 Ｖ咲と
、第２図はこの発明に係る不正書き込み検出装置の一実
施例を示すブロック図である。図において、（１）はメ
モリアドレス設定レジスタ、（２）はメモリアドレス実
行レジスタ、（３）は書き込み命令コード設定レジスタ
、（４）はプログラム命令コード実行レジスタ、（７）
は書き込み内容設定レジスタ、（８）ハ書き込み内容実
行レジスタ、（５Ａ）、 （５Ｂ）、 （５Ｃ）は一致
検出器、（６Ｂ）はＡＮＤ回路、である。 図中、同一符号は同一、又は、相当部分を示す。 代理人 葛 野 信 − 第１図 特許庁長官殿 １．事件の表示 特願昭５８−２４１７２号２、発
明の名称 不正書き込み検出装置 ３、補正をする者 代表者片由仁へ部 氏 補正の対象 （１） 明細書の発明の詳細な説明の欄代 補正の内
容 （１） 明細書の第８頁第１３行に「防止できる。」
とあるのを「防止でき、この時の計算機の各種レジスタ
値、メモリ値など１ｋＷＡべることにより、プログラム
ミスやデータミス発見の手がかりとすることができる。 」と訂正する。 （２） 同第６頁第１行に「防止できる。」とあるの
を「防止でき、この時の計算機の各種レジスタ値、メモ
リ随などを調べることにより、プログラムミスやデータ
ミス発見の手がかりとすることができる。」と訂正する
。 （３）同第６頁第４行から第５行にかけて「プログラム
デバッグ」の次に「やデータミス発見」を挿入する。 Ｖ咲と
Claims (1)
- データを書き込むメモリ番地が予め設定した番地である
ことを検出する第１の検出器と、上記データが所定値で
あることを検出する第２の検出器と、上記第１の検出器
と上記第２の検出器のＡＮＤ回路とを備えた不正書き込
み検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2417283A JPS59148200A (ja) | 1983-02-14 | 1983-02-14 | 不正書き込み検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2417283A JPS59148200A (ja) | 1983-02-14 | 1983-02-14 | 不正書き込み検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148200A true JPS59148200A (ja) | 1984-08-24 |
Family
ID=12130924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2417283A Pending JPS59148200A (ja) | 1983-02-14 | 1983-02-14 | 不正書き込み検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148200A (ja) |
-
1983
- 1983-02-14 JP JP2417283A patent/JPS59148200A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6697971B1 (en) | System and method for detecting attempts to access data residing outside of allocated memory | |
| JPS59148200A (ja) | 不正書き込み検出装置 | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPH02148340A (ja) | 制御記憶書込み制御方式 | |
| JPH04337847A (ja) | プログラムチェック方法 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH11161560A (ja) | 記憶装置のアドレス正否判定装置およびアドレス正否判定方法 | |
| JPS62231340A (ja) | 計算機 | |
| JPS58103040A (ja) | マイクロプログラム制御装置 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH0120778B2 (ja) | ||
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPH03233732A (ja) | 電子計算機 | |
| JPH01271844A (ja) | 電子卓上計算機 | |
| JPS5945565A (ja) | マイクロプログラム制御方式 | |
| JPH1021110A (ja) | エミュレータ | |
| JPH02239351A (ja) | マイクロプロセッサ | |
| JPH07319724A (ja) | エミュレーションｃｐｕ |