JPS5945565A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS5945565A JPS5945565A JP57155484A JP15548482A JPS5945565A JP S5945565 A JPS5945565 A JP S5945565A JP 57155484 A JP57155484 A JP 57155484A JP 15548482 A JP15548482 A JP 15548482A JP S5945565 A JPS5945565 A JP S5945565A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- register
- control
- machine instruction
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電子計算機をけじめとする電子機器の制御
をマイクロプログラムで制御する方式に関するものであ
る。
をマイクロプログラムで制御する方式に関するものであ
る。
電子計算機をけじめとする電子機器の動作は。
機械命令の組み合せにより規定さ几ているため。
電子機器の制御回路は機械命令ブリにハードウェア各部
に対し、逐次制御信号を発生する様構成されている。時
間的に同時に発生さ１２る制御４３号の情報をまとめて
一つのマイクロ命令にし、このマイクロ命令を逐次実行
する事により上記機械命令の制御信号を発生させる万式
全マ・イクロプログラム制御方式といい、マイクロ命令
を機械命令毎に並べたものをマイクロプログラムという
。従来この種の制御方式として第１図に示すものがあっ
た。
に対し、逐次制御信号を発生する様構成されている。時
間的に同時に発生さ１２る制御４３号の情報をまとめて
一つのマイクロ命令にし、このマイクロ命令を逐次実行
する事により上記機械命令の制御信号を発生させる万式
全マ・イクロプログラム制御方式といい、マイクロ命令
を機械命令毎に並べたものをマイクロプログラムという
。従来この種の制御方式として第１図に示すものがあっ
た。
図において、（１）は電子機器の動作を規定するα１械
命令が格納された主メモＩＪ 、 （２１は主メモリ（
１）から読み出された機械命令を保持する命令レジスタ
。
命令が格納された主メモＩＪ 、 （２１は主メモリ（
１）から読み出された機械命令を保持する命令レジスタ
。
（３）はマイクロ命令の実行順序を制御するマイクロプ
ログラムシーケンス制御回路、（４）はマイクロプログ
ラムを格納するコントロールメモリ、（５）Ｕコントロ
ールメモリ（４）上に格納さ′ｒＩ−た機械命令のマイ
クロプログラムの先頭アドレスをデープル形式に記録さ
れたマツプメモリ、（６）はコントロールメモ１月４）
から訪、み出さノｔたマイクロ命令を保持するマイクロ
命令レジスタ、（力はマイクロ命令から制御イぎ号を発
生させるデコーダ等の制御回路、０１〜Ｃｎは制御回路
（Ｄｌから電子機器＠部に出力される制御信号である。
ログラムシーケンス制御回路、（４）はマイクロプログ
ラムを格納するコントロールメモリ、（５）Ｕコントロ
ールメモリ（４）上に格納さ′ｒＩ−た機械命令のマイ
クロプログラムの先頭アドレスをデープル形式に記録さ
れたマツプメモリ、（６）はコントロールメモ１月４）
から訪、み出さノｔたマイクロ命令を保持するマイクロ
命令レジスタ、（力はマイクロ命令から制御イぎ号を発
生させるデコーダ等の制御回路、０１〜Ｃｎは制御回路
（Ｄｌから電子機器＠部に出力される制御信号である。
次にΦ〕１作ｆついて説明する。
機械命令が主メモ】月１）から読み出され、命令レジス
タ（２）に入れられると、その機種命令を匍制御ブるマ
イクロプログラムが格納されているコントロールメモ１
月４）の先頭アドレスがマツプメモ１月５）から読み出
さｎ、マイクロプログラムシーケンス制御回路（３）を
介してコントロールメモ１月４）へ出力され、コントロ
ールメモリ（４）からその機械命令を制御する先頭のマ
イクロ命令が読み出さ九、マイクロ命令レジスタ（６）
へセットさ几、制御回路（７）ヲ介して各種制御信号０
１〜Ｃｎとして出力さ几る。
タ（２）に入れられると、その機種命令を匍制御ブるマ
イクロプログラムが格納されているコントロールメモ１
月４）の先頭アドレスがマツプメモ１月５）から読み出
さｎ、マイクロプログラムシーケンス制御回路（３）を
介してコントロールメモ１月４）へ出力され、コントロ
ールメモリ（４）からその機械命令を制御する先頭のマ
イクロ命令が読み出さ九、マイクロ命令レジスタ（６）
へセットさ几、制御回路（７）ヲ介して各種制御信号０
１〜Ｃｎとして出力さ几る。
マイクロプログラムシーケンス制御回路もマイクロ命令
によシ制御されており、マイクロ命令レジスタ（６）に
セットされたマイクロ命令からマイクロプログラムシー
ケンス制御回路は次に実行すべきマイクロ命令のアドレ
ス不＝゛コントロールノモ１月４）に出力し、コントロ
ールメモリ（４）から訂；九み出さ１％た次のマイクロ
命令が次のタイミングでマイクロ命令レジスタ（６）ヘ
セソトキれ、制ｆｆ１１回路（７）から制御信号Ｃ１〜
Ｃｎ として出力さノ１．る。Ｊソ下同様に実すさｎ、
命令レジスタ（２）Ｋセットさレタ機械命令の制御が終
了した後２次の機械命令を主メモリ＋１１から読み出し
、命令レジスタ（２）に入れるという順で電子計算機を
けじめとする１（（子機器の１°イクロプログラムによ
る制御が行なわれる。
によシ制御されており、マイクロ命令レジスタ（６）に
セットされたマイクロ命令からマイクロプログラムシー
ケンス制御回路は次に実行すべきマイクロ命令のアドレ
ス不＝゛コントロールノモ１月４）に出力し、コントロ
ールメモリ（４）から訂；九み出さ１％た次のマイクロ
命令が次のタイミングでマイクロ命令レジスタ（６）ヘ
セソトキれ、制ｆｆ１１回路（７）から制御信号Ｃ１〜
Ｃｎ として出力さノ１．る。Ｊソ下同様に実すさｎ、
命令レジスタ（２）Ｋセットさレタ機械命令の制御が終
了した後２次の機械命令を主メモリ＋１１から読み出し
、命令レジスタ（２）に入れるという順で電子計算機を
けじめとする１（（子機器の１°イクロプログラムによ
る制御が行なわれる。
従来のマイクロプログラム制御方式は以上の様な方式で
あるので、一旦マイクロプログラムの実行順序が乱れ、
別の機械命令用のマイクロプログラムに実行・制御が移
っても２次の機械命令を主メモ１月１）から読み出し、
命令レジスタ（２）に入ｇるという同じ制御に戻り、そ
の時点で正常に彷帰し電子機器が異常動作を行なったか
どうかの判定が非常に困難であり、電子機器の異常動作
が判明した場合でも、どの機械命令実行中での異常動作
であるかの判定が非常に困難であるという欠点があった
。
あるので、一旦マイクロプログラムの実行順序が乱れ、
別の機械命令用のマイクロプログラムに実行・制御が移
っても２次の機械命令を主メモ１月１）から読み出し、
命令レジスタ（２）に入ｇるという同じ制御に戻り、そ
の時点で正常に彷帰し電子機器が異常動作を行なったか
どうかの判定が非常に困難であり、電子機器の異常動作
が判明した場合でも、どの機械命令実行中での異常動作
であるかの判定が非常に困難であるという欠点があった
。
従来、上記マイクロプログラム制御方式の欠点を補うの
に、第１図に示すマイクロプログラムシーケンス制御回
路＋ａ＋Ｖ蝮数個持ち、各々のマイクロプログラムシー
ケンス制御回路から出力さオＬるアドレスを比較する方
式が有ったが、この方式を笑現するとハードウェアが非
常に大きくなるという欠点があった。
に、第１図に示すマイクロプログラムシーケンス制御回
路＋ａ＋Ｖ蝮数個持ち、各々のマイクロプログラムシー
ケンス制御回路から出力さオＬるアドレスを比較する方
式が有ったが、この方式を笑現するとハードウェアが非
常に大きくなるという欠点があった。
この発明はマイクロプログラム制御方式のマイクロプロ
グラム実行順序制御のエラー検出の困難性を改善するた
めになさ几たもので、従来の冗長系を組んだ方式、！：
υもハードウェア量ヲ小さく。
グラム実行順序制御のエラー検出の困難性を改善するた
めになさ几たもので、従来の冗長系を組んだ方式、！：
υもハードウェア量ヲ小さく。
チェックも単純な方式を提供するものである。
以下第２図に示すこの発明の一実施例について説明する
。第２図において、（１）は電子機器の動作を規定する
機械命令が格納された主メモＩＪ 、 （２＋は主メモ
リ（１）から読み出された機械命令を保持する命令レジ
スタ、（３）はマイクロ命令の実行１１１’ｉ序を制７
ａ４１するマイクロプロゲラｌ、シーク゛ンス制御回路
。
。第２図において、（１）は電子機器の動作を規定する
機械命令が格納された主メモＩＪ 、 （２＋は主メモ
リ（１）から読み出された機械命令を保持する命令レジ
スタ、（３）はマイクロ命令の実行１１１’ｉ序を制７
ａ４１するマイクロプロゲラｌ、シーク゛ンス制御回路
。
（４）はマイクロプログラムを格伯するコン） ｏ−主
メモリ、（５）はコントロールメモリ（４）上に格納塔
才Ｌり様械命４ｊのマイク「１グＪ’１グラムの先Ｓケ
１アドレス不：テーブル形式に記ご“★されたマッシメ
モリ、 ｔＣｌ（・：ｒコントロールメモ１月１）から
１１児み出さノｔ／こマ・ｒクロ命令を保持するマイク
ロ命令レジスタ、（７）に１”マイクロ命令７Ｊ′−ら
制餌ｊ箔零全発生させるデコーダ′−′Ｅのｆ！ｉ制御
回路、（８）は実行σれたマイクロ命令のアドレスを加
算する加算器、（９）は加算結果を保持する累算ｔ／レ
ジスタ ｊｉｌｌｌは（′Ｊｑ械命ｊ７４σの正しくマ
イクロ命令が実行された時のアドレスの全υｌｌ ’Ｉ
Ｑ−，寵力洲１２録さｆＬ７ｊリファレンスメモリ、
（１，、ｌｌ ［」累′＋Ｘｔ、 レジスタ（＜））ト
リファレンスメモリＩＪ任の出力を比較する比較器。
メモリ、（５）はコントロールメモリ（４）上に格納塔
才Ｌり様械命４ｊのマイク「１グＪ’１グラムの先Ｓケ
１アドレス不：テーブル形式に記ご“★されたマッシメ
モリ、 ｔＣｌ（・：ｒコントロールメモ１月１）から
１１児み出さノｔ／こマ・ｒクロ命令を保持するマイク
ロ命令レジスタ、（７）に１”マイクロ命令７Ｊ′−ら
制餌ｊ箔零全発生させるデコーダ′−′Ｅのｆ！ｉ制御
回路、（８）は実行σれたマイクロ命令のアドレスを加
算する加算器、（９）は加算結果を保持する累算ｔ／レ
ジスタ ｊｉｌｌｌは（′Ｊｑ械命ｊ７４σの正しくマ
イクロ命令が実行された時のアドレスの全υｌｌ ’Ｉ
Ｑ−，寵力洲１２録さｆＬ７ｊリファレンスメモリ、
（１，、ｌｌ ［」累′＋Ｘｔ、 レジスタ（＜））ト
リファレンスメモリＩＪ任の出力を比較する比較器。
０１〜Ｃｎは制御回路（７）からｆｔｆ、”７橙器各部
に出力さｎる制御信号、Ｅ＋Ｈマイクロプログラムの実
行順序の異常を示す異′ｈマ侶号である。
に出力さｎる制御信号、Ｅ＋Ｈマイクロプログラムの実
行順序の異常を示す異′ｈマ侶号である。
制御イぎ号Ｃ，−Ｃｎを発生する方式ｔま従来のマイク
ロプログラム制Ｈ１万式と同一・であるが、この発明に
よるマイクロプログラム制御方式は１機械命令が命令レ
ジスフ（２）に入ｎられた時に累算レジスタ（９）をク
リアし、マイクロ命令をマイクロ命令レジスタにセット
する時点でそのマイクロ命令のアドレスと累算レジスタ
（９）の内容を加算器（８）で加算してその結果を再び
累算レジスタ（９）に入れ１機械命令の制御終了時点で
累算レジスタ（９）とリファレンスメモリθ１の出力を
比ｌｌｌ５！器０υで比較するのである。機械命令の制
御終了時点では、累算レジスタ（９）には実行したマイ
クロ命令のアドレスの全加算値が得られ、マイクロプロ
グラムが正しく実行制御さｆ′した時の全加算値７ＩＩ
Ｚ機械命令毎に記録されたリファレンスメモリ０υの出
力と比較器ａυで比較する事に工υ１機械命令のマイク
ロプログラム制御が正しく実行されたかどうかを判定す
ることができる。
ロプログラム制Ｈ１万式と同一・であるが、この発明に
よるマイクロプログラム制御方式は１機械命令が命令レ
ジスフ（２）に入ｎられた時に累算レジスタ（９）をク
リアし、マイクロ命令をマイクロ命令レジスタにセット
する時点でそのマイクロ命令のアドレスと累算レジスタ
（９）の内容を加算器（８）で加算してその結果を再び
累算レジスタ（９）に入れ１機械命令の制御終了時点で
累算レジスタ（９）とリファレンスメモリθ１の出力を
比ｌｌｌ５！器０υで比較するのである。機械命令の制
御終了時点では、累算レジスタ（９）には実行したマイ
クロ命令のアドレスの全加算値が得られ、マイクロプロ
グラムが正しく実行制御さｆ′した時の全加算値７ＩＩ
Ｚ機械命令毎に記録されたリファレンスメモリ０υの出
力と比較器ａυで比較する事に工υ１機械命令のマイク
ロプログラム制御が正しく実行されたかどうかを判定す
ることができる。
この発明は以上のようになっているからマイクロプログ
ラムの実行順序を機械命令毎に常時チェックすることが
でき、異常があった時、直ちに外部に知らせる事ができ
、どの機械命令で異常が発生したかも発見できる。
ラムの実行順序を機械命令毎に常時チェックすることが
でき、異常があった時、直ちに外部に知らせる事ができ
、どの機械命令で異常が発生したかも発見できる。
なお２以上はマイクロプログラムの実行順序をトレース
する数値として、実行さ２’Ｌ ｆｌマイクロプログラ
ムのアドレスの全加算値を用いたが、トレースする数値
としてけこルに限らず実行されたマイクロプログラムの
水平パリティ値やＣＲＣ値等を用いても良い。この場合
は第２図の加算器（８）がそれぞれ排他的論理和演算器
、ＣＲＣ演算器に代わる。
する数値として、実行さ２’Ｌ ｆｌマイクロプログラ
ムのアドレスの全加算値を用いたが、トレースする数値
としてけこルに限らず実行されたマイクロプログラムの
水平パリティ値やＣＲＣ値等を用いても良い。この場合
は第２図の加算器（８）がそれぞれ排他的論理和演算器
、ＣＲＣ演算器に代わる。
以上のように、この発明によるマイクロプログラム制御
方式は、マイクロプログラム制御方式の心臓部であるマ
イクロプログラムの実行順序異常を確実に検出でき、異
常個所を確実に指摘でき。
方式は、マイクロプログラム制御方式の心臓部であるマ
イクロプログラムの実行順序異常を確実に検出でき、異
常個所を確実に指摘でき。
実現する回路も単紙で小さくできる利点がある。
第１図は従来のマイクロプログラム制御方式を説明する
ための図、第２図はこの発明によるマイクロプログラム
制御方式を説明するための図である。図中、（１）け主
メモリ、（２）は命令レジスタ、（３）はマイクロプロ
グラムシーケンス制御回路、（４）けコントロールメモ
＋Ｊ、（５１けマツプメモリ、 （６）はマイクロ命令
レジスタ、（７）は制御回路、（８）は加算器。 （９）は累算レジスタ、αｌけリファレンスメモリ、Ｕ
υけ比較器、ａｔ〜Ｃｎは制御信号、Ｅｌけマイクロプ
ログラム実行順序異常信号である。 なお図中、同一あるいは相当部分には同一符号を４１し
て示しである。 代理人 葛 野 信 − ３６５ 第１図 第２図
ための図、第２図はこの発明によるマイクロプログラム
制御方式を説明するための図である。図中、（１）け主
メモリ、（２）は命令レジスタ、（３）はマイクロプロ
グラムシーケンス制御回路、（４）けコントロールメモ
＋Ｊ、（５１けマツプメモリ、 （６）はマイクロ命令
レジスタ、（７）は制御回路、（８）は加算器。 （９）は累算レジスタ、αｌけリファレンスメモリ、Ｕ
υけ比較器、ａｔ〜Ｃｎは制御信号、Ｅｌけマイクロプ
ログラム実行順序異常信号である。 なお図中、同一あるいは相当部分には同一符号を４１し
て示しである。 代理人 葛 野 信 − ３６５ 第１図 第２図
Claims (1)
- 【特許請求の範囲】 電子機器の制御をマイクロプログラムで行うマイクロプ
ログラム制御方式において、マイクロプログラムのアド
レスをコントロールメモリに出力するマイクロプログラ
ムシーケンス制御回路に。 マイクロプログラムの実行順序をトレースする演算器と
、マイクロプログラムの実行順序の正常・異常の判定回
路として機械命令毎に正しくマイクロプログラムが実行
された時の実行マイクログラムのアドレスの上記回路に
よるトレース結果を記憶するメモリヲ付加し、上記演算
器の出力と上記メモリから出力される正しいトレース結
果とを機械命令毎に比較する事により、マイクロプログ
ラムの実行順序をチェックする機能をもたせるようにし
た事を特徴とするマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155484A JPS5945565A (ja) | 1982-09-07 | 1982-09-07 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155484A JPS5945565A (ja) | 1982-09-07 | 1982-09-07 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945565A true JPS5945565A (ja) | 1984-03-14 |
Family
ID=15607049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155484A Pending JPS5945565A (ja) | 1982-09-07 | 1982-09-07 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175275A (ja) * | 1984-09-20 | 1986-04-17 | Hitachi Ltd | パタ−ン発生器 |
-
1982
- 1982-09-07 JP JP57155484A patent/JPS5945565A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175275A (ja) * | 1984-09-20 | 1986-04-17 | Hitachi Ltd | パタ−ン発生器 |
| JPH0585876B2 (ja) * | 1984-09-20 | 1993-12-09 | Hitachi Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| KR840006091A (ko) | 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPS5945565A (ja) | マイクロプログラム制御方式 | |
| JPS58154043A (ja) | 情報処理装置 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH01271844A (ja) | 電子卓上計算機 | |
| JPH0476733A (ja) | データ処理装置 | |
| JPS58125152A (ja) | デ−タ処理装置 | |
| JPS61160149A (ja) | デ−タ処理装置 | |
| JPS6123245A (ja) | 擬似故障発生装置 | |
| JPS6051135B2 (ja) | パリテイビツト付加による命令語の検定方式 | |
| JPS5952351A (ja) | 命令再試行方式 | |
| JPS6261974B2 (ja) | ||
| JPS58129555A (ja) | マイクロプログラム制御装置 | |
| JPS6286441A (ja) | デ−タトレ−ス方式 | |
| JPS58103040A (ja) | マイクロプログラム制御装置 | |
| JPS6381531A (ja) | マイクロプログラム制御方式 | |
| JPS58215799A (ja) | 制御記憶検証方式 | |
| JPS63101947A (ja) | エラ−処理方式 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPS61253565A (ja) | 記憶装置 | |
| JPS6031650A (ja) | 計算機 | |
| JPH04337847A (ja) | プログラムチェック方法 |