JPS6083149A - コンピユ−タ - Google Patents
コンピユ−タInfo
- Publication number
- JPS6083149A JPS6083149A JP58191486A JP19148683A JPS6083149A JP S6083149 A JPS6083149 A JP S6083149A JP 58191486 A JP58191486 A JP 58191486A JP 19148683 A JP19148683 A JP 19148683A JP S6083149 A JPS6083149 A JP S6083149A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- specific
- address
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンピュータに関し、特にプログラムの誤動作
を検出可能なストアドブログラム方式のコンピュータに
関する。
を検出可能なストアドブログラム方式のコンピュータに
関する。
コンピュータのプログラミングを行う際に、プログラム
の処理の流れを変えるために分岐命令は欠かせない。通
常、この分岐命令は判断命令と共に使われ、例えばある
演算の結果が論理値１０１であったら分岐命令を実行し
て所定番地へ分岐し、論理値ｌＯ″でなかったら分岐命
令を実行せずに分岐命令の次の命令から処理を続けるよ
うにプログラムが作られる。ここで分岐命令の分岐先番
地がその分岐命令を記憶している番地である時は、自分
自身に無限に分岐をくシ返すいわゆる無限ループに陥シ
本来のデータ処理が停止してしまって誤動作となる。ま
た分岐命令の分岐先番地がその分岐命令の次の命令を記
憶している番地である時は、演算結果が論理値１０１で
あったにもかかわらすあたかも論理値ＷＯ″でなかった
場合と同一の処理を行ってしまうので誤ったデータ処理
が行われやはシ誤動作となる。
の処理の流れを変えるために分岐命令は欠かせない。通
常、この分岐命令は判断命令と共に使われ、例えばある
演算の結果が論理値１０１であったら分岐命令を実行し
て所定番地へ分岐し、論理値ｌＯ″でなかったら分岐命
令を実行せずに分岐命令の次の命令から処理を続けるよ
うにプログラムが作られる。ここで分岐命令の分岐先番
地がその分岐命令を記憶している番地である時は、自分
自身に無限に分岐をくシ返すいわゆる無限ループに陥シ
本来のデータ処理が停止してしまって誤動作となる。ま
た分岐命令の分岐先番地がその分岐命令の次の命令を記
憶している番地である時は、演算結果が論理値１０１で
あったにもかかわらすあたかも論理値ＷＯ″でなかった
場合と同一の処理を行ってしまうので誤ったデータ処理
が行われやはシ誤動作となる。
つマシ、従来のコンピュータは分岐命令の分岐先番地に
関して全く制限が無かったので、分岐命令の分岐先番地
が誤って分岐命令自身を記憶している番地若しくは分岐
命令の次の命令を記憶している番地になっていた場合は
プログラムが誤動作を起こすという欠点があった。
関して全く制限が無かったので、分岐命令の分岐先番地
が誤って分岐命令自身を記憶している番地若しくは分岐
命令の次の命令を記憶している番地になっていた場合は
プログラムが誤動作を起こすという欠点があった。
本発明は分岐命令のうち分岐先番地が分岐命令自身を記
憶している番地および分岐命令の次の命令を記憶してい
る番地である時はその分岐命令はプログラムの作成の際
には必要無くかえってプログラムのミスを誘発する分岐
命令であることに鑑みなされたもので、上記の２種類の
特別な分岐命令を解読し誤った分岐命令を実行したこと
を検出してプログラムの誤動作を発見することによシ上
記欠点を除去し、プログラムの修正が容易に行えるコン
ピュータを提供することを目的とする。
憶している番地および分岐命令の次の命令を記憶してい
る番地である時はその分岐命令はプログラムの作成の際
には必要無くかえってプログラムのミスを誘発する分岐
命令であることに鑑みなされたもので、上記の２種類の
特別な分岐命令を解読し誤った分岐命令を実行したこと
を検出してプログラムの誤動作を発見することによシ上
記欠点を除去し、プログラムの修正が容易に行えるコン
ピュータを提供することを目的とする。
本発明のコンピュータによれば、ストアドブ四グラム方
式のコンピュータにおいて、分岐命令の分岐先番地が前
記分岐命令を記憶している番地および前記分岐命令の次
の命令を記憶している番地である分岐命令を解読する解
読手段と、前記解読手段の解読結果にもとづいて前記分
岐命令の命令制御を無効にする制御手段とを具備するこ
とを特徴とするコンピュータが得られる。
式のコンピュータにおいて、分岐命令の分岐先番地が前
記分岐命令を記憶している番地および前記分岐命令の次
の命令を記憶している番地である分岐命令を解読する解
読手段と、前記解読手段の解読結果にもとづいて前記分
岐命令の命令制御を無効にする制御手段とを具備するこ
とを特徴とするコンピュータが得られる。
以下図面を参照して本発明の実施例について説明する。
第１図は本発明のコンピュータの一実施例を示ブロック
図で、命令記憶回路ｌと、命令解読回路２と、制御回路
３と、特定命令解読回路４と、特定命令制御回路５とか
ら成シ、参照符号６ 、７ 、８はそれぞれ命令コード
、制御信号、特定制御信号を示す。命令記憶回路１は実
行すべき命令コードを記憶するメモリ回路で、プログラ
ムの実行に従って命令コード６を出方する。命令解読回
路２は命令コード６を入力とじ、命令の解読を行って制
御信号７を出力する。制御回路３は制御信号７を入力と
し、コンピュータ全体の制御を行う。特定命令解読回路
４は分岐命令の命令コード６のうち分岐先番地が分岐命
令それ自身を記憶している番地である第１の特定分岐命
令および分岐先番地が分岐命令の次の命令を記憶してい
る番地である第２の特定分岐命令の解読を行い特定制御
信号８を出力する。
図で、命令記憶回路ｌと、命令解読回路２と、制御回路
３と、特定命令解読回路４と、特定命令制御回路５とか
ら成シ、参照符号６ 、７ 、８はそれぞれ命令コード
、制御信号、特定制御信号を示す。命令記憶回路１は実
行すべき命令コードを記憶するメモリ回路で、プログラ
ムの実行に従って命令コード６を出方する。命令解読回
路２は命令コード６を入力とじ、命令の解読を行って制
御信号７を出力する。制御回路３は制御信号７を入力と
し、コンピュータ全体の制御を行う。特定命令解読回路
４は分岐命令の命令コード６のうち分岐先番地が分岐命
令それ自身を記憶している番地である第１の特定分岐命
令および分岐先番地が分岐命令の次の命令を記憶してい
る番地である第２の特定分岐命令の解読を行い特定制御
信号８を出力する。
本実施例のコンピュータは命令語長が８ビツトで分岐命
令は相対分岐を用いている。また分岐命令の命令コード
は分岐命令を記憶している番地とその分岐先番地との番
地の差によって、それぞれ１６進数の４０Ｈから７ＦＨ
４での６４種類があシ、命令コードが４０Ｈの時は分岐
命令を記憶している番地よシも３２番地前の番地に分岐
し、５ＦＨの時は分岐命令の１番地前に分岐し、６０Ｈ
の時は分岐命令自身に分岐し、６１Ｈの時は分岐命令の
１番地後に分岐し、７ＦＨの時は分岐命令の番地から３
１番地後の番地に分岐する。特定命令解読回路４は、前
記第１および第２の特定分岐命令の命令コード６０Ｈお
よび６１Ｈを解読し、解読結果が該２つのコードであっ
た場合には特定制御信号８に論理値１１１を出力する。
令は相対分岐を用いている。また分岐命令の命令コード
は分岐命令を記憶している番地とその分岐先番地との番
地の差によって、それぞれ１６進数の４０Ｈから７ＦＨ
４での６４種類があシ、命令コードが４０Ｈの時は分岐
命令を記憶している番地よシも３２番地前の番地に分岐
し、５ＦＨの時は分岐命令の１番地前に分岐し、６０Ｈ
の時は分岐命令自身に分岐し、６１Ｈの時は分岐命令の
１番地後に分岐し、７ＦＨの時は分岐命令の番地から３
１番地後の番地に分岐する。特定命令解読回路４は、前
記第１および第２の特定分岐命令の命令コード６０Ｈお
よび６１Ｈを解読し、解読結果が該２つのコードであっ
た場合には特定制御信号８に論理値１１１を出力する。
次に第２図は第１図における特定命令解読回路の一例を
示す論理回路図である。同図において、７人力のアンド
ゲート４０は命令コード６（第１図に図示）のビット「
７」６７、ビット［４Ｊ６４．ビット［３４６３，ビッ
ト［２ｊ６２．ビット「ｌ」６１をそれぞれインバータ
Ｉ、 、 Ｉ、 、 Ｉ、 、 １２． Ｉ、を介して
論理反転した信号および前記命令コード６のビット［６
Ｊ６６、ビット「５」６５を入力とし、これら入力の論
理積をとって特定制御信号８を出力する。
示す論理回路図である。同図において、７人力のアンド
ゲート４０は命令コード６（第１図に図示）のビット「
７」６７、ビット［４Ｊ６４．ビット［３４６３，ビッ
ト［２ｊ６２．ビット「ｌ」６１をそれぞれインバータ
Ｉ、 、 Ｉ、 、 Ｉ、 、 １２． Ｉ、を介して
論理反転した信号および前記命令コード６のビット［６
Ｊ６６、ビット「５」６５を入力とし、これら入力の論
理積をとって特定制御信号８を出力する。
前記命令コード６０ビツト並びが上位ビットから順に’
０１１０００００’および’０１１００００１’の時に
アントゲ−１４０に入力される上位７ビツトがすべて論
理値１１″となるので、その出力は論理値１．１となる
。このようにして第１および第２の特定分岐命令の前記
命令コード６０Ｈと６１Ｈの時に、特定命令解読回路４
は特定制御信号８に論理値１１″を出力する。
０１１０００００’および’０１１００００１’の時に
アントゲ−１４０に入力される上位７ビツトがすべて論
理値１１″となるので、その出力は論理値１．１となる
。このようにして第１および第２の特定分岐命令の前記
命令コード６０Ｈと６１Ｈの時に、特定命令解読回路４
は特定制御信号８に論理値１１″を出力する。
次に第３図は第１図における命令解吊゛Ｃ回路の一例に
おける分岐命令を解読する部分の論理回路図である。本
実施例のコンピュータの分岐命令の命令コードは前述し
たように４０Ｈから７ＦＨまでであシ、命令コード６（
第１図に図示）のビット「７」６７が論理値ｆＯＩでか
つビット「６」が論理値１１１の命令が分岐命令である
。３人力のアンドゲート２０紘命令コードのビットｌ−
７ｊ６７をインバータムを介して論理反転した信号、命
令コードのピッ）ｒ６Ｊ６６および特定制御信号８をイ
ンバータ■７を介して論理反転した信Ａ力とし、これら
３人力の論理積をとって分岐制御信号７０を出力する。
おける分岐命令を解読する部分の論理回路図である。本
実施例のコンピュータの分岐命令の命令コードは前述し
たように４０Ｈから７ＦＨまでであシ、命令コード６（
第１図に図示）のビット「７」６７が論理値ｆＯＩでか
つビット「６」が論理値１１１の命令が分岐命令である
。３人力のアンドゲート２０紘命令コードのビットｌ−
７ｊ６７をインバータムを介して論理反転した信号、命
令コードのピッ）ｒ６Ｊ６６および特定制御信号８をイ
ンバータ■７を介して論理反転した信Ａ力とし、これら
３人力の論理積をとって分岐制御信号７０を出力する。
特定制御信号８と命令コードのビットｒ７Ｊ６７が共に
論理値“０１で命令コードのビットｒ６Ｊ６６、が論理
値１１″である時、すなわち分岐命令コードであって前
記特定分岐命令の命令コード６０Ｈ，６ｉＨでない時は
、アンドゲート２０の入力はすべて論理値１１１となる
ので、分岐制御信号７０に論理値ＷＩ″が出力され、制
御回路３（第１図に図示）で所定の分岐制御が行われる
。上記以外の条件、例えば特定制御信号８が論理値１１
′の時は命令コードのビットｌ’−７Ｊ６７が論理値１
０′で命令コードのビット「６」６６が論理値１１１で
あってもアンドゲート２０の全入力が論理値１ ｉ ｌ
にならないので、分岐制御信号７０に論理値ＷＯ“が出
力され分岐制御は行われない。すなわち、命令コードが
分岐命令のコードであっても、前記第１および第２の特
定分岐命令の場合には分岐制御は無効となる。
論理値“０１で命令コードのビットｒ６Ｊ６６、が論理
値１１″である時、すなわち分岐命令コードであって前
記特定分岐命令の命令コード６０Ｈ，６ｉＨでない時は
、アンドゲート２０の入力はすべて論理値１１１となる
ので、分岐制御信号７０に論理値ＷＩ″が出力され、制
御回路３（第１図に図示）で所定の分岐制御が行われる
。上記以外の条件、例えば特定制御信号８が論理値１１
′の時は命令コードのビットｌ’−７Ｊ６７が論理値１
０′で命令コードのビット「６」６６が論理値１１１で
あってもアンドゲート２０の全入力が論理値１ ｉ ｌ
にならないので、分岐制御信号７０に論理値ＷＯ“が出
力され分岐制御は行われない。すなわち、命令コードが
分岐命令のコードであっても、前記第１および第２の特
定分岐命令の場合には分岐制御は無効となる。
なお第１図に示１．た実施１テリでは、特定命令制御回
路５を設は特定制御信号８が論理値ｗＩ″である時に前
記第１および第２の特定分岐命令を無効にすると共にプ
ログラムの特定番地に分岐する制御を行う。本実施例で
は該特定番地を００１Ｏ番地としている。ここでプログ
ラム中の分岐命令コードが前記第１および第２の特定分
岐命令の命令コードであった時は、特定命令解読回路４
が解読を行い特定制御信号８に論理イ１１″１１を出力
するので、命令解読回路２における分岐命令の解読は無
効となシ、特定命令制御回路５によってプログラムの実
行が前記００１Ｏ番地に移る。丸って、プログラムの０
０１０番地から異常処理のプログラムを記憶させておけ
ば、プログラマに対して誤動作を知らせることができる
。また特定命令解読回路５によシ所定番地に分岐すると
同時に無効となっノこ特定の分岐命令コードの記憶され
ていた番地を一時的に記憶するようにすれば、プログラ
マに対して異常が発生した番地を知らせることもできる
のでプログラムの修正が容易に行える。
路５を設は特定制御信号８が論理値ｗＩ″である時に前
記第１および第２の特定分岐命令を無効にすると共にプ
ログラムの特定番地に分岐する制御を行う。本実施例で
は該特定番地を００１Ｏ番地としている。ここでプログ
ラム中の分岐命令コードが前記第１および第２の特定分
岐命令の命令コードであった時は、特定命令解読回路４
が解読を行い特定制御信号８に論理イ１１″１１を出力
するので、命令解読回路２における分岐命令の解読は無
効となシ、特定命令制御回路５によってプログラムの実
行が前記００１Ｏ番地に移る。丸って、プログラムの０
０１０番地から異常処理のプログラムを記憶させておけ
ば、プログラマに対して誤動作を知らせることができる
。また特定命令解読回路５によシ所定番地に分岐すると
同時に無効となっノこ特定の分岐命令コードの記憶され
ていた番地を一時的に記憶するようにすれば、プログラ
マに対して異常が発生した番地を知らせることもできる
のでプログラムの修正が容易に行える。
本実施例は本発明を制限するものではない。すなわち特
定番地に分岐するように制御を行う例を示したが、特定
分岐命令コードを解読した特定制御信号８によって割込
み信号を発生して異常に対処する処置を行う割込み処理
プログラムに分岐するように制御してもよく、更に他の
効果的な命令を実行するように制御してもよい。また本
実施例では分岐命令が相対分岐を用いるものとしたが、
分岐先番地を命令コードで直接指定する絶対分岐の場合
には、命令コードの中に含まれる分岐先番地と、プログ
ラムを実行している番地を記憶しているプログラムカウ
ンタとを入力とし、前者が後者よ、１だけ大きい時およ
び前者と後者が一致している時に特定制御信号８に論理
値Ｉｌ″全出力する判別回路を設ければ、同様の効果が
得られることは明らかである。
定番地に分岐するように制御を行う例を示したが、特定
分岐命令コードを解読した特定制御信号８によって割込
み信号を発生して異常に対処する処置を行う割込み処理
プログラムに分岐するように制御してもよく、更に他の
効果的な命令を実行するように制御してもよい。また本
実施例では分岐命令が相対分岐を用いるものとしたが、
分岐先番地を命令コードで直接指定する絶対分岐の場合
には、命令コードの中に含まれる分岐先番地と、プログ
ラムを実行している番地を記憶しているプログラムカウ
ンタとを入力とし、前者が後者よ、１だけ大きい時およ
び前者と後者が一致している時に特定制御信号８に論理
値Ｉｌ″全出力する判別回路を設ければ、同様の効果が
得られることは明らかである。
本発明のコンピュータは以上説明したように、特定の分
岐命令コードを解読する解読手段とその解読結果によシ
分岐命令制御を無効にする制御手段とを備えることによ
り、誤ったプログラムを検出してプログ２ムの暴走を防
止することができるので、プログラムのデバッグやコン
ビニ−タル用機器の誤動作防止に大きな効果がある。ま
たプログラミングに不必要な特定の分岐命令の代わシに
、例えば演算命令などのデータ処理に有効な命令を実行
するようにすれば命令数を増すことも可能になるという
効果がある。
岐命令コードを解読する解読手段とその解読結果によシ
分岐命令制御を無効にする制御手段とを備えることによ
り、誤ったプログラムを検出してプログ２ムの暴走を防
止することができるので、プログラムのデバッグやコン
ビニ−タル用機器の誤動作防止に大きな効果がある。ま
たプログラミングに不必要な特定の分岐命令の代わシに
、例えば演算命令などのデータ処理に有効な命令を実行
するようにすれば命令数を増すことも可能になるという
効果がある。
第１図は本発明のコンピュータの一実施例を示すブロッ
ク図、第２図は第１図における特定命令路シｃ回路の一
例を示す論理回路図および第３図は第１図における命令
解読回路の一例における分岐命令をＭ説する部分の論理
回路図である。 図において、１・・・・・・命令記憶回路、２・・・・
・・命令解読−路、３・・・・・・制御回路、４・・・
・・・特定命令解読回路、５・・・・・・特定命令制御
回路、６・・・・・・命令コード、７・・・・・・制御
信号、８・・・・・・特定制御信号、２０゜４０・・・
・・・アンドゲートｔ ６１．〜６７・・・・・・命令
コードのビット、７０・・・・・・分岐制御信号、１１
．〜■７箭 ／ 図 銘 ２ 図 Ｚ３図
ク図、第２図は第１図における特定命令路シｃ回路の一
例を示す論理回路図および第３図は第１図における命令
解読回路の一例における分岐命令をＭ説する部分の論理
回路図である。 図において、１・・・・・・命令記憶回路、２・・・・
・・命令解読−路、３・・・・・・制御回路、４・・・
・・・特定命令解読回路、５・・・・・・特定命令制御
回路、６・・・・・・命令コード、７・・・・・・制御
信号、８・・・・・・特定制御信号、２０゜４０・・・
・・・アンドゲートｔ ６１．〜６７・・・・・・命令
コードのビット、７０・・・・・・分岐制御信号、１１
．〜■７箭 ／ 図 銘 ２ 図 Ｚ３図
Claims (1)
- ストアドブログラム方式のコンピュータにおいて、分岐
命令の分岐先番地が前記分岐命令を記憶している番地お
よび前記分岐命令の次の命令を記憶している番地である
分岐命令を解読する解読手段と、前記解読手段の解読結
果にもとづいて前記分岐命令の命令制御を無効にする制
御手段とを具備することを特徴とするコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191486A JPS6083149A (ja) | 1983-10-13 | 1983-10-13 | コンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191486A JPS6083149A (ja) | 1983-10-13 | 1983-10-13 | コンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083149A true JPS6083149A (ja) | 1985-05-11 |
Family
ID=16275440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191486A Pending JPS6083149A (ja) | 1983-10-13 | 1983-10-13 | コンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083149A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553011A (en) * | 1978-06-21 | 1980-01-10 | Hitachi Ltd | Error processing system for sequence control unit |
| JPS5578357A (en) * | 1978-12-11 | 1980-06-12 | Fujitsu Ltd | Program overrun detection unit |
| JPS55110348A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Microprocessor |
-
1983
- 1983-10-13 JP JP58191486A patent/JPS6083149A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553011A (en) * | 1978-06-21 | 1980-01-10 | Hitachi Ltd | Error processing system for sequence control unit |
| JPS5578357A (en) * | 1978-12-11 | 1980-06-12 | Fujitsu Ltd | Program overrun detection unit |
| JPS55110348A (en) * | 1979-02-16 | 1980-08-25 | Hitachi Ltd | Microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173515B1 (en) | Error recovery system in a data processor having a control storage | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| JPH05216721A (ja) | 電子計算機 | |
| JPH0373008B2 (ja) | ||
| JPS59129995A (ja) | 記憶装置 | |
| JPH05173840A (ja) | マイクロコンピュータ | |
| JP2782471B2 (ja) | データ転送のリトライ制御方式 | |
| JPS5938852A (ja) | 障害処理方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPH02127731A (ja) | 演算レジスタのバイパスチェック方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS58115559A (ja) | プログラム暴走検出回路 | |
| JPH03233732A (ja) | 電子計算機 | |
| JPS58197555A (ja) | 情報処理装置 | |
| JPH03288229A (ja) | 命令再試行処理方式 | |
| JPH0836499A (ja) | マイクロコンピュータ | |
| JPS60221829A (ja) | デ−タ処理装置 | |
| JPS62144246A (ja) | 計算機 | |
| JPS61202234A (ja) | アドレス制御回路 | |
| JPS61139836A (ja) | パイプライン計算機の命令制御方式 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| JPS62214440A (ja) | 未定義命令監視方式 |