JP3144014B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP3144014B2 JP3144014B2 JP04004092A JP409292A JP3144014B2 JP 3144014 B2 JP3144014 B2 JP 3144014B2 JP 04004092 A JP04004092 A JP 04004092A JP 409292 A JP409292 A JP 409292A JP 3144014 B2 JP3144014 B2 JP 3144014B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- stored
- storage means
- electronic device
- fixed storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば電子機器に内蔵
されて使用される１チップ・マイクロコンピュータのよ
うな電子装置に関するものである。
されて使用される１チップ・マイクロコンピュータのよ
うな電子装置に関するものである。
【０００２】
【従来の技術】例えば電子機器に内蔵されて使用される
１チップ・マイクロコンピュータは、固定記憶手段（Ｒ
ＯＭ）、処理手段（ＣＰＵ）、入力手段、可変記憶手段
（ＲＡＭ）等が一体に集積された電子装置から構成され
ている。
１チップ・マイクロコンピュータは、固定記憶手段（Ｒ
ＯＭ）、処理手段（ＣＰＵ）、入力手段、可変記憶手段
（ＲＡＭ）等が一体に集積された電子装置から構成され
ている。
【０００３】このような電子装置（１チップ・マイクロ
コンピュータ）において、処理手段（ＣＰＵ）での処理
のプログラムは、例えば固定記憶手段（ＲＯＭ）に記憶
されている。すなわちこの固定記憶手段（ＲＯＭ）に記
憶された情報（処理プログラム）に従って特定の処理が
行われる。そこでこの固定記憶手段（ＲＯＭ）を例えば
マスクＲＯＭで形成することにより、このような電子装
置は、特に量産化によってその価格を低廉にすることが
可能である。
コンピュータ）において、処理手段（ＣＰＵ）での処理
のプログラムは、例えば固定記憶手段（ＲＯＭ）に記憶
されている。すなわちこの固定記憶手段（ＲＯＭ）に記
憶された情報（処理プログラム）に従って特定の処理が
行われる。そこでこの固定記憶手段（ＲＯＭ）を例えば
マスクＲＯＭで形成することにより、このような電子装
置は、特に量産化によってその価格を低廉にすることが
可能である。
【０００４】一方、上述の電子装置は、民生用のカメラ
一体形ＶＴＲ、小型ヴィデオデッキ等の電子機器に内蔵
されて使用されている。このような電子機器（民生用カ
メラ一体形ＶＴＲ等）においては、近年商品の差別化を
目的とした多機能化が進められている。このため固定記
憶手段（ＲＯＭ）に記憶される情報（処理プログラム）
の量が増大し、特に処理プログラムの長大化に伴って、
その不備（バグ）の発生は避けられない問題になってい
る。
一体形ＶＴＲ、小型ヴィデオデッキ等の電子機器に内蔵
されて使用されている。このような電子機器（民生用カ
メラ一体形ＶＴＲ等）においては、近年商品の差別化を
目的とした多機能化が進められている。このため固定記
憶手段（ＲＯＭ）に記憶される情報（処理プログラム）
の量が増大し、特に処理プログラムの長大化に伴って、
その不備（バグ）の発生は避けられない問題になってい
る。
【０００５】そこでこのような不備が装置の量産後に発
見された場合には、既に量産された装置を廃棄して再度
量産を行ったり、その不備を修正するための外部部品を
設けるなどの処理を行う必要が生じる。しかし再度量産
を行うには多大な追加経費が必要であり、また外部部品
を設けることは部品の実装密度の高い電子機器では実施
が困難である場合が多い。
見された場合には、既に量産された装置を廃棄して再度
量産を行ったり、その不備を修正するための外部部品を
設けるなどの処理を行う必要が生じる。しかし再度量産
を行うには多大な追加経費が必要であり、また外部部品
を設けることは部品の実装密度の高い電子機器では実施
が困難である場合が多い。
【０００６】これに対して本願出願人は、先にこのよう
な不備を量産後に修正する手段を提案した（特願平３−
１１８７９９号参照）。すなわちこの先願では、電子装
置内に不備修正のための修正情報記憶手段とアクセス切
り換え手段を設ける。そして固定記憶手段に記憶される
情報が不備の部分を判別して、その部分ではアクセスを
固定記憶手段から修正情報記憶手段に切り換えるように
したものである。
な不備を量産後に修正する手段を提案した（特願平３−
１１８７９９号参照）。すなわちこの先願では、電子装
置内に不備修正のための修正情報記憶手段とアクセス切
り換え手段を設ける。そして固定記憶手段に記憶される
情報が不備の部分を判別して、その部分ではアクセスを
固定記憶手段から修正情報記憶手段に切り換えるように
したものである。
【０００７】しかしながらこの先願の装置では、修正情
報記憶手段やアクセス切り換え手段を設ける等、電子装
置そのもの（ハードウェア）の設計変更が必要である。
従って既に実施されている電子装置には、容易には適用
することができないものであった。この発明はこのよう
な点に鑑みて成されたものである。
報記憶手段やアクセス切り換え手段を設ける等、電子装
置そのもの（ハードウェア）の設計変更が必要である。
従って既に実施されている電子装置には、容易には適用
することができないものであった。この発明はこのよう
な点に鑑みて成されたものである。
【０００８】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の電子装置では、量産後に不備が発見された
場合には、既に量産された装置を廃棄して再度量産を行
ったり、その不備を修正するための外部部品を設けなけ
ればならない。また先願では、電子装置そのものの設計
変更が必要であり、既に実施されている電子装置には容
易には適用できないというものである。
点は、従来の電子装置では、量産後に不備が発見された
場合には、既に量産された装置を廃棄して再度量産を行
ったり、その不備を修正するための外部部品を設けなけ
ればならない。また先願では、電子装置そのものの設計
変更が必要であり、既に実施されている電子装置には容
易には適用できないというものである。
【０００９】
【課題を解決するための手段】本発明は、情報が固定的
に記憶された固定記憶手段（ＲＯＭ２）、この固定記憶
手段に記憶された情報に従って処理を行う処理手段（Ｃ
ＰＵ１）、外部からの情報が入力される入力手段４、及
びこの入力手段から入力される情報が記憶される可変記
憶手段（ＲＡＭ３）を一体に集積した１チップ・マイク
ロコンピュータ１０と、任意の設定データの設けられる
外部記憶装置（ＥＥＰＲＯＭ２０）とからなる電子装置
において、上記外部記憶装置には、上記任意の設定デー
タと共に上記固定記憶手段に記憶された情報の不備を修
正する修正情報が記憶され、上記固定記憶手段に記憶さ
れた情報には、その処理プログラムの中に現アドレスを
記憶して上記可変記憶手段の所定アドレスの情報に従っ
た処理を実行する命令（コール命令）を設けると共に、
上記可変記憶手段の所定アドレスには、上記外部記憶装
置に記憶された上記固定記憶手段に記憶された情報の不
備を修正する上記修正情報と上記記憶された現アドレス
に復帰する命令（リターン命令）が上記入力手段を通じ
て記憶され、上記固定記憶手段に記憶された情報に不備
があった場合には、上記命令に従って上記可変記憶手段
から上記修正情報が読み出されるようになされたことを
特徴とする電子装置である。
に記憶された固定記憶手段（ＲＯＭ２）、この固定記憶
手段に記憶された情報に従って処理を行う処理手段（Ｃ
ＰＵ１）、外部からの情報が入力される入力手段４、及
びこの入力手段から入力される情報が記憶される可変記
憶手段（ＲＡＭ３）を一体に集積した１チップ・マイク
ロコンピュータ１０と、任意の設定データの設けられる
外部記憶装置（ＥＥＰＲＯＭ２０）とからなる電子装置
において、上記外部記憶装置には、上記任意の設定デー
タと共に上記固定記憶手段に記憶された情報の不備を修
正する修正情報が記憶され、上記固定記憶手段に記憶さ
れた情報には、その処理プログラムの中に現アドレスを
記憶して上記可変記憶手段の所定アドレスの情報に従っ
た処理を実行する命令（コール命令）を設けると共に、
上記可変記憶手段の所定アドレスには、上記外部記憶装
置に記憶された上記固定記憶手段に記憶された情報の不
備を修正する上記修正情報と上記記憶された現アドレス
に復帰する命令（リターン命令）が上記入力手段を通じ
て記憶され、上記固定記憶手段に記憶された情報に不備
があった場合には、上記命令に従って上記可変記憶手段
から上記修正情報が読み出されるようになされたことを
特徴とする電子装置である。
【００１０】
【作用】これによれば、固定記憶手段に記憶された情報
の不備が可変記憶手段からの情報によって修正され、既
に実施されている電子装置そのものの設計変更をせず
に、量産後に発見された不備の修正を行うことができ
る。
の不備が可変記憶手段からの情報によって修正され、既
に実施されている電子装置そのものの設計変更をせず
に、量産後に発見された不備の修正を行うことができ
る。
【００１１】
【実施例】図１において、１０は電子装置としての１チ
ップ・マイクロコンピュータの全体を示す。この電子装
置１０には、処理手段としてのＣＰＵ１、固定記憶手段
としてのＲＯＭ２、可変記憶手段としてのＲＡＭ３、入
力手段４等が設けられる。このＣＰＵ１、ＲＯＭ２、Ｒ
ＡＭ３及び入力手段４は互いにデータバス５を介して接
続される。またＣＰＵ１で形成されたアドレス出力がア
ドレスバス６を介してＲＯＭ２及びＲＡＭ３のアドレス
入力に接続される。
ップ・マイクロコンピュータの全体を示す。この電子装
置１０には、処理手段としてのＣＰＵ１、固定記憶手段
としてのＲＯＭ２、可変記憶手段としてのＲＡＭ３、入
力手段４等が設けられる。このＣＰＵ１、ＲＯＭ２、Ｒ
ＡＭ３及び入力手段４は互いにデータバス５を介して接
続される。またＣＰＵ１で形成されたアドレス出力がア
ドレスバス６を介してＲＯＭ２及びＲＡＭ３のアドレス
入力に接続される。
【００１２】さらに入力手段４には外部記憶装置２０が
接続される。この外部記憶装置２０も電子機器内に設け
られる。なおこの外部記憶装置２０は、例えばＥＥＰＲ
ＯＭで構成され、通常は電子機器の調整工程で得られた
パラメータ等が記憶されるものである。そしてこの外部
記憶装置２０からの情報は入力手段４を通じてＲＡＭ３
に記憶されてＣＰＵ１での処理等に使用される。
接続される。この外部記憶装置２０も電子機器内に設け
られる。なおこの外部記憶装置２０は、例えばＥＥＰＲ
ＯＭで構成され、通常は電子機器の調整工程で得られた
パラメータ等が記憶されるものである。そしてこの外部
記憶装置２０からの情報は入力手段４を通じてＲＡＭ３
に記憶されてＣＰＵ１での処理等に使用される。
【００１３】このような電子装置１０において、ＲＯＭ
２にはＣＰＵ１での処理のプログラムの情報が固定的に
記憶される。そしてこの処理プログラムの中に、所定周
期ごとにＲＡＭ３の所定のアドレスＸに記憶された情報
に従った処理を実行する命令が設けられる。また外部記
憶装置２０には、上述の調整工程で得られたパラメータ
等と共に、必要に応じて後述するＲＯＭ２に記憶された
情報の不備を修正する情報が記憶される。
２にはＣＰＵ１での処理のプログラムの情報が固定的に
記憶される。そしてこの処理プログラムの中に、所定周
期ごとにＲＡＭ３の所定のアドレスＸに記憶された情報
に従った処理を実行する命令が設けられる。また外部記
憶装置２０には、上述の調整工程で得られたパラメータ
等と共に、必要に応じて後述するＲＯＭ２に記憶された
情報の不備を修正する情報が記憶される。
【００１４】すなわち図２において、ＲＯＭ２には最初
に起動のためのプログラムが設けられる。次にＣＰＵ１
での処理のプログラムが設けられる。そしてこの処理プ
ログラムの中に、所定周期ごとに例えばＲＡＭ３の所定
のアドレスＸをコール（ＣＡＬＬ）する命令が設けられ
る。
に起動のためのプログラムが設けられる。次にＣＰＵ１
での処理のプログラムが設けられる。そしてこの処理プ
ログラムの中に、所定周期ごとに例えばＲＡＭ３の所定
のアドレスＸをコール（ＣＡＬＬ）する命令が設けられ
る。
【００１５】これに対してＲＡＭ３の所定のアドレスＸ
には、外部記憶装置２０からのＲＯＭ２に記憶された情
報の不備を修正する情報が、入力手段４を通じて記憶さ
れる。すなわち図３において、ＲＯＭ２に記憶された情
報に不備が無い場合には、ＲＡＭ３の所定のアドレスＸ
にはリターン（ＲＥＴ）の命令が設けられる。一方、Ｒ
ＯＭ２に記憶された情報に不備が有る場合には、ＲＡＭ
３の所定のアドレスＸからこの不備を修正するプログラ
ムが設けられ、その末尾にリターン（ＲＥＴ）の命令が
設けられる。
には、外部記憶装置２０からのＲＯＭ２に記憶された情
報の不備を修正する情報が、入力手段４を通じて記憶さ
れる。すなわち図３において、ＲＯＭ２に記憶された情
報に不備が無い場合には、ＲＡＭ３の所定のアドレスＸ
にはリターン（ＲＥＴ）の命令が設けられる。一方、Ｒ
ＯＭ２に記憶された情報に不備が有る場合には、ＲＡＭ
３の所定のアドレスＸからこの不備を修正するプログラ
ムが設けられ、その末尾にリターン（ＲＥＴ）の命令が
設けられる。
【００１６】これによって、電子装置１０では、例えば
図４のフローチャートに示すような動作が行われる。す
なわち図において、電子機器及び電子装置１０に電源が
投入されると、ステップ〔１〕で外部記憶装置２０から
の情報が入力手段４を通じてＲＡＭ３に記憶される。次
にステップ〔２〕で不備を修正するプログラムの有無が
判断され、無いときはステップ〔３〕でＲＡＭ３の所定
のアドレスＸにはリターン（ＲＥＴ）の命令が記憶され
る。
図４のフローチャートに示すような動作が行われる。す
なわち図において、電子機器及び電子装置１０に電源が
投入されると、ステップ〔１〕で外部記憶装置２０から
の情報が入力手段４を通じてＲＡＭ３に記憶される。次
にステップ〔２〕で不備を修正するプログラムの有無が
判断され、無いときはステップ〔３〕でＲＡＭ３の所定
のアドレスＸにはリターン（ＲＥＴ）の命令が記憶され
る。
【００１７】一方、ステップ〔２〕で不備を修正するプ
ログラムの有無が有るときは、ステップ〔４〕で外部記
憶装置２０からのこの不備を修正するプログラムが、Ｒ
ＡＭ３の所定のアドレスＸから記憶される。なおこのプ
ログラムの末尾にはリターン（ＲＥＴ）の命令が記憶さ
れる。
ログラムの有無が有るときは、ステップ〔４〕で外部記
憶装置２０からのこの不備を修正するプログラムが、Ｒ
ＡＭ３の所定のアドレスＸから記憶される。なおこのプ
ログラムの末尾にはリターン（ＲＥＴ）の命令が記憶さ
れる。
【００１８】さらにステップ〔５〕でＲＯＭ２に記憶さ
れた情報のプログラムに従ってＣＰＵ１での処理が行わ
れる。そしてステップ〔６〕でＲＡＭ３の所定のアドレ
スＸがコール（ＣＡＬＬ）される。これによってステッ
プ〔７〕でＲＡＭ３の所定のアドレスＸからの不備を修
正するプログラムに従ってＣＰＵ１での処理が行われ、
この処理が終了するとステップ〔５〕に戻される。
れた情報のプログラムに従ってＣＰＵ１での処理が行わ
れる。そしてステップ〔６〕でＲＡＭ３の所定のアドレ
スＸがコール（ＣＡＬＬ）される。これによってステッ
プ〔７〕でＲＡＭ３の所定のアドレスＸからの不備を修
正するプログラムに従ってＣＰＵ１での処理が行われ、
この処理が終了するとステップ〔５〕に戻される。
【００１９】こうして上述の装置によれば、固定記憶手
段（ＲＯＭ２）に記憶された情報の不備が可変記憶手段
（ＲＡＭ３）からの情報によって修正され、既に実施さ
れている電子装置１０そのもの（ＣＰＵ１、ＲＯＭ２、
ＲＡＭ３、入力手段４等）の設計変更をせずに、量産後
に発見された不備の修正を行うことができるものであ
る。
段（ＲＯＭ２）に記憶された情報の不備が可変記憶手段
（ＲＡＭ３）からの情報によって修正され、既に実施さ
れている電子装置１０そのもの（ＣＰＵ１、ＲＯＭ２、
ＲＡＭ３、入力手段４等）の設計変更をせずに、量産後
に発見された不備の修正を行うことができるものであ
る。
【００２０】なお上述のフローチャートにおいて、ステ
ップ〔１〕〜〔６〕はいずれもＲＯＭ２に記憶されたプ
ログラムに従った処理である。また上述のプログラムに
おいて、不備の修正は、現アドレスを記憶して所定アド
レスの情報に従った処理を実行するいわゆるコール（Ｃ
ＡＬＬ）命令と、記憶された現アドレスに復帰するいわ
ゆるリターン（ＲＥＴ）命令を用いて実行されるもので
ある。従っていわゆるジャンプ命令のように戻り先のア
ドレス等を指定する必要がなく、より簡単な構成で迅速
に修正を行うことができる。
ップ〔１〕〜〔６〕はいずれもＲＯＭ２に記憶されたプ
ログラムに従った処理である。また上述のプログラムに
おいて、不備の修正は、現アドレスを記憶して所定アド
レスの情報に従った処理を実行するいわゆるコール（Ｃ
ＡＬＬ）命令と、記憶された現アドレスに復帰するいわ
ゆるリターン（ＲＥＴ）命令を用いて実行されるもので
ある。従っていわゆるジャンプ命令のように戻り先のア
ドレス等を指定する必要がなく、より簡単な構成で迅速
に修正を行うことができる。
【００２１】さらに上述の装置で修正可能なＲＯＭ２に
記憶された情報の不備としては、例えば表示部での誤表
示等が想定される。すなわちこのような誤表示では、修
正プログラムでその誤表示を消す、あるいは正しい表示
を行うことで、一瞬の誤表示は生じても直ちにこれが修
正され、使用者には気付かれないようにすることができ
る。
記憶された情報の不備としては、例えば表示部での誤表
示等が想定される。すなわちこのような誤表示では、修
正プログラムでその誤表示を消す、あるいは正しい表示
を行うことで、一瞬の誤表示は生じても直ちにこれが修
正され、使用者には気付かれないようにすることができ
る。
【００２２】なお上述の装置で修正可能なＲＯＭ２に記
憶された情報の不備は、発生する不備の凡そ３０〜４０
％であろうと予測されている。従ってこれで修正不能の
場合には、再量産等の処置を講じなくてはならないが、
上述の割合で修正が行えることは、製造上極めて大きな
効果がある。
憶された情報の不備は、発生する不備の凡そ３０〜４０
％であろうと予測されている。従ってこれで修正不能の
場合には、再量産等の処置を講じなくてはならないが、
上述の割合で修正が行えることは、製造上極めて大きな
効果がある。
【００２３】
【発明の効果】この発明によれば、固定記憶手段に記憶
された情報の不備が可変記憶手段からの情報によって修
正され、既に実施されている電子装置そのものの設計変
更をせずに、量産後に発見された不備の修正を行うこと
ができるようになった。
された情報の不備が可変記憶手段からの情報によって修
正され、既に実施されている電子装置そのものの設計変
更をせずに、量産後に発見された不備の修正を行うこと
ができるようになった。
【図１】本発明による電子装置の一例の構成図である。
【図２】その説明のための図である。
【図３】その説明のための図である。
【図４】動作の説明のためのフローチャート図である。
１ 処理手段としてのＣＰＵ ２ 固定記憶手段としてのＲＯＭ ３ 可変記憶手段としてのＲＡＭ ４ 入力手段 ５ データバス ６ アドレスバス １０ 電子装置としての１チップ・マイクロコンピュー
タ ２０ 外部記憶装置
タ ２０ 外部記憶装置
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 - 11/36 G06F 9/06 630 G06F 15/78 510
Claims (1)
- 【請求項１】 情報が固定的に記憶された固定記憶手
段、この固定記憶手段に記憶された情報に従って処理を
行う処理手段、外部からの情報が入力される入力手段、
及びこの入力手段から入力される情報が記憶される可変
記憶手段を一体に集積した１チップ・マイクロコンピュ
ータと、任意の設定データの設けられる外部記憶装置と
からなる電子装置において、 上記外部記憶装置には、上記任意の設定データと共に上
記固定記憶手段に記憶された情報の不備を修正する修正
情報が記憶され、 上記固定記憶手段に記憶された情報には、その処理プロ
グラムの中に現アドレスを記憶して上記可変記憶手段の
所定アドレスの情報に従った処理を実行する命令を設け
ると共に、 上記可変記憶手段の所定アドレスには、上記外部記憶装
置に記憶された上記固定記憶手段に記憶された情報の不
備を修正する上記修正情報と上記記憶された現アドレス
に復帰する命令が上記入力手段を通じて記憶され、上記
固定記憶手段に記憶された情報に不備があった場合に
は、上記命令に従って上記可変記憶手段から上記修正情
報が読み出されるようになされたことを特徴とする電子
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004092A JP3144014B2 (ja) | 1992-01-13 | 1992-01-13 | 電子装置 |
| KR1019920024561A KR100252693B1 (ko) | 1992-01-13 | 1992-12-17 | 전자장치 |
| CA002086883A CA2086883C (en) | 1992-01-13 | 1993-01-07 | Electronic apparatus |
| EP93100345A EP0551870A2 (en) | 1992-01-13 | 1993-01-12 | Electronic apparatus |
| US08/404,115 US5623665A (en) | 1992-01-13 | 1995-03-13 | Electronic apparatus for patching a read-only memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004092A JP3144014B2 (ja) | 1992-01-13 | 1992-01-13 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05189268A JPH05189268A (ja) | 1993-07-30 |
| JP3144014B2 true JP3144014B2 (ja) | 2001-03-07 |
Family
ID=11575157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04004092A Expired - Fee Related JP3144014B2 (ja) | 1992-01-13 | 1992-01-13 | 電子装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0551870A2 (ja) |
| JP (1) | JP3144014B2 (ja) |
| KR (1) | KR100252693B1 (ja) |
| CA (1) | CA2086883C (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764784A (ja) * | 1993-08-31 | 1995-03-10 | Nec Corp | マイクロコンピュータ |
| DE4332769C1 (de) * | 1993-09-25 | 1994-12-15 | Bosch Gmbh Robert | Mikrorechner |
| JP2016081150A (ja) * | 2014-10-14 | 2016-05-16 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4831517A (en) * | 1986-10-10 | 1989-05-16 | International Business Machines Corporation | Branch and return on address instruction and methods and apparatus for implementing same in a digital data processing system |
| US4905200A (en) * | 1988-08-29 | 1990-02-27 | Ford Motor Company | Apparatus and method for correcting microcomputer software errors |
| GB9011679D0 (en) * | 1990-05-24 | 1990-07-11 | Schlumberger Ind Ltd | Mask-programmable microprocessors |
-
1992
- 1992-01-13 JP JP04004092A patent/JP3144014B2/ja not_active Expired - Fee Related
- 1992-12-17 KR KR1019920024561A patent/KR100252693B1/ko not_active IP Right Cessation
-
1993
- 1993-01-07 CA CA002086883A patent/CA2086883C/en not_active Expired - Fee Related
- 1993-01-12 EP EP93100345A patent/EP0551870A2/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0551870A3 (ja) | 1994-02-09 |
| JPH05189268A (ja) | 1993-07-30 |
| CA2086883A1 (en) | 1993-07-14 |
| KR930016883A (ko) | 1993-08-30 |
| CA2086883C (en) | 2000-04-25 |
| KR100252693B1 (ko) | 2000-04-15 |
| EP0551870A2 (en) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230262B2 (ja) | 電子装置及びその固定情報修正方法 | |
| JP3144014B2 (ja) | 電子装置 | |
| JP3575052B2 (ja) | 電子装置 | |
| JPH0371232A (ja) | 電子機器 | |
| KR960001977B1 (ko) | 프로그램가능 제어기의 제어방법 | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPS6242301B2 (ja) | ||
| JPH02162914A (ja) | ディジタル信号処理プロセッサ | |
| JPS62279438A (ja) | トレ−ス回路 | |
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPS638491B2 (ja) | ||
| JP3182287B2 (ja) | マイクロプロセッサ | |
| JPH05335892A (ja) | 信号処理回路 | |
| JPH03186926A (ja) | 信号処理装置 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPS60122442A (ja) | メモリ処理装置 | |
| JPH01119804A (ja) | プログラマブルコントローラのスキャンタイム一定化方式 | |
| JPS6395542A (ja) | 伝送制御用プロセツサ | |
| JPH05289714A (ja) | プログラマブルコントローラ | |
| JPH02165349A (ja) | アドレストレース回路 | |
| JPH02202682A (ja) | データ入力処理方法 | |
| JPH04275635A (ja) | 定周期処理方式 | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPS6250854B2 (ja) | ||
| JPH04127202A (ja) | ワンループコントローラのメモリカード使用法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |