JPH0486918A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御装置の割込処理方式
に利用する。

〔概要〕

本発明はマイクロプログラム制御装置ニおいて、第一マ
イクロプログラムおよび第二マイクロプログラムをメモ
リに格納し、実行中のマイクロプログラムの割込命令に
基づき優先回路から割込要求がある場合に第一マイクロ
プログラムを実行してカウント回路の内容をスタック回
路に退避し、優先回路からのマイクロプログラムのアド
レスをカウント回路に設定し、割込動作終了時に第二の
マイクロプログラムを実行してスタック回路に退避され
ていたアドレスをカウント回路に設定することにより、 マイクロプログラムのシーケンスに依存することなく、
マイクロプログラムシーケンス中に割込みを許可するタ
イミングを明示することかでき、マイクロプログラムの
誤りによる誤動作を少なくすこことができるようにした
ものである。

〔従来の技術〕

第５図は従来例のマイクロプログラム制御装置のブロッ
ク構成図である。

従来、マイクロプログラム制御装置は、実行中の処理に
対する割込動作が可能か否かを示すフリップフロップを
有し、この設定または解除をマイクロプログラムで実行
することにより、実行中の処理に対する割込みを制御し
ている。

すなわち、第５図において、論理回路１〜ｎは、マイク
ロプログラム制御回路２０から動作を指示され、その実
行完了を優先回路１ｏに割込信号にて表示する。

優先回路１０は、論理回路１〜ｎがらの割込信号に呼応
して、この割込信号の優先順位を判定し、最も優先順位
の高い割込みを一つ選択し、割込みに対応したマイクロ
プログラムアドレスを発生するとともに、割込信号をゲ
ート回路４ｏに与える。

このときに、有効表示フリップフロップ３ｏが割込みを
許可している場合には、ゲート回路４ｏは割込の発生し
た旨をマイクロプログラム制御回路２゜に指示し、割込
動作の開始を促す。

有効表示フリップフロップ３０が割込みを許可していな
い場合には、ゲート回路４ｏにより割込みの発生は抑止
される。

有効表示フリップフロップ３０は、マイクロプログラム
制御回路２０により設定される。

割込みが発生した場合には、マイクロプログラム制御回
路２０は、実行中のマイクロプログラムを一旦中断し、
プログラムカウンタ２２の内容をスタック回路２３にセ
ーブするとともに、優先回路１ｏニて生成されたアドレ
スを切替回路２１を経てプログラムカウンタ２２に設定
し、割込処理の実行を開始する。

割込処理が完了した場合には、命令デコーダ２５の指示
により、スタック回路２３に格納されているアドレスを
切替回路２１を経てプログラムカウンタ２２に戻し、中
断された処理を再開する。

〔発明が解決しようとする問題点〕

しかし、このような従来例のマイクロプログラム制御装
置では、マイクロプログラムの動作により割込みの許可
不許可を設定するために、割込みの許可不許可の期間は
マイクロプログラムのシーケンスに依存することになる
。このことは、装置の正常性の確認を困難にし、マイク
ロプログラムの誤りにより重大な装置の誤動作を招く欠
点があった。

本発明は上記の欠点を解決するもので、マイクロプログ
ラムのシーケンスに依存することなく、マイクロプログ
ラムシーケンス中に割込みを許可するタイミングを明示
することができ、マイクロプログラムの誤りによる誤動
作を少なくすることができるマイクロプログラム制御装
置を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、複数のマイクロプログラムを格納するメモリ
と、実行するマイクロプログラムのアドレスを格納する
カウント回路と、上記カウント回路の内容を退避するス
タック回路と、上記カウント回路に実行するマイクロプ
ログラムのアドレスを設定する切替回路と、実行するマ
イクロプログラムをデコードする命令デコーダと、複数
の論理回路からの割込みを選択して対応するマイクロプ
ログラムのアドレスを生成し上記切替回路に与える優先
回路とを備えるマイクロプログラム制御装置において、
上記優先回路は上記生成されたアドレスを上記切替回路
に与えるとともに割込信号を命令デコーダに与える手段
を含み、上記メモリは、実行中のマイクロプログラムの
割込命令に基づき上記割込信号が与えられているときに
上記カウント回路にその内容を退避させ、上記切替回路
に上記生成されたアドレスを設定させる第一マイクロプ
ログラムを格納する第一の領域を含み、上記命令デコー
ダはデコードした命令に基づき上記カウント回路、上記
スタック回路および上記切替回路に動作指示を与える手
段を含むことを特徴とする。

また、本発明は、上記第一マイクロプログラムは、実行
時に上記割込信号が与えられてないときには上記切替回
路に第一の所定のアドレスを設定させる命令を含むこと
ができる。

さらに、本発明は、上記メモリは、実行中のマイクロプ
ログラムの主シーケンスの終了時または割込動作完了時
に起動され、実行時に上記スタック回路にマイクロプロ
グラムのアドレスが退避されている場合には上記切替回
路にこの退避されたアドレスを設定させる第二マイクロ
プログラムを格納する第二の領域を含むことができる。

また、本発明は、第二マイクロプログラムは、実行時に
上記スタック回路にマイクロプログラムのアドレスが退
避されていない場合で上記割込信号が与えられていると
きには上記切替回路に上記生成されたアドレスを設定さ
せ、上記割込信号が与えられていないときには第二の所
定のアドレスを設定させる命令を含むことができる。

〔作用〕

優先回路は成したアドレスを切替回路に与えるとともに
割込信号を命令デコーダに与える。命令デコーダは第一
マイクロプログラムをデコードしそのデコードした命令
に基づき、割込信号が与えられている場合にはカウント
回路にその内容を退避させ、切替回路に上記生成された
アドレスを設定させ、上記割込信号が与えられてない場
合には切替回路に第一の所定のアドレスを設定させる。

また、命令デコーダは第二マイクロプログラムをデコー
ドしそのデコードした命令に基づき、スタック回路にマ
イクロプログラムのアドレスが退避されている場合には
切替回路にこの退避されたアドレスを設定させ、スタッ
ク回路にマイクロプログラムのアドレスが退避されてい
ない場合で上記割込信号が与えられているときには切替
回路に上記生成されたアドレスを設定させ、上記割込信
号が与えられていない場合には第二の所定のアドレスを
設定させる。

以上によりマイクロプログラムのシーケンスに依存する
ことなく、マイクロプログラムシーケンス中に割込みを
許可するタイミングを明示することができ、マイクロプ
ログラムの誤りによる誤動作を少な（することができる
。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例マイクロプログラム制御装置のブロ
ック構成図である。第１図において、マイクロプログラ
ム制御装置は、複数のマイクロプログラムを格納するメ
モリとしてプログラムメモリ２４と、実行するマイクロ
プログラムのアドレスを格納するカウント回路としてプ
ログラムカウンタ２２と、プログラムカウンタ２２の内
容を退避するスタック回路２３と、プログラムカウンタ
２２に実行スるマイクロプログラムのアドレスを設定す
る切替回路２１と、実行するマイクロプログラムをデコ
ードする命令デコーダ２５と、複数の論理回路１〜ｎか
らの割込みを選択して対応するマイクロプログラムのア
ドレスを生成し切替回路２１に与える優先回路１０とを
備える。

ここで本発明の特徴とするところは、優先回路１０は上
言己生成されたアドレスを切替回路２１に与えるととも
に割込信号を命令デコーダ２５に与える手段を含み、プ
ログラムメモリ２４は、実行中のマイクロプログラムの
割込命令に基づき起動され、上記割込信号が与えられて
いるときにはプログラムカウンタ２２にその内容を退避
させ、切替回路２１に上記生成されたアドレスを設定さ
せる第一マイクロプログラムを格納する第一の領域を含
み、命令デコーダ２５はデコードした命令に基づきプロ
グラムカウンタ２２、スタック回路２３および切替回路
２１に動作指示を与える手段を含むことを特徴とする。

また、上記第一マイクロプログラムは、実行時に上記割
込信号が与えられてないときには切替回路２１に第一の
所定のアドレスを設定させる命令を含むことができる。

さらに、プログラムメモリ２４は、実行中のマイクロプ
ログラムの主シーケンスの終了時または割込動作の終了
時に起動され、実行時にスタック回路２３にマイクロプ
ログラムのアドレスが退避されている場合には切替回路
２１にこの退避されたアドレスを設定させる第二マイク
ロプログラムを格納する第二の領域を含む。

また、第二マイクロプログラムは、実行時にスタック回
路２３にマイクロプログラムのアドレスが退避されてい
ない場合で上記割込信号が与えられているときには切替
回路２１に上記生成されたアドレスを設定させ、上記割
込信号が与えられていないときには第二の所定のアドレ
スを設定させる命令を含む。

このような構成のマイクロプログラム制御装置の動作に
ついて説明する。第２図は本発明のマイクロプログラム
制御装置の第一マイクロプログラムおよび第二マイクロ
プログラムの構成を示す図である。第３図は本発明のマ
イクロプログラム制御装置の第一マイクロプログラムに
基づく命令デコーダの処理を示すフローチャートである
。第４図は本発明のマイクロプログラム制御装置の第二
マイクロプログラムに基づく命令デコーダの処理を示す
フローチャートである。

第１図において、論理回路１〜ｎは第５図と同様にマイ
クロプログラム制御回路２０から動作を指示され、その
実行完了を優先回路１０に割込信号にて表示する。

優先回路１０は、論理回路１〜ｎからの割込信号に呼応
して、この割込信号の優先順位を判定し、最も優先順位
の高い割込みを一つ選択し、割込みに対応したマイクロ
プログラムアドレスを発生するとともに、割込信号を命
令デコーダ２５に与える。

マイクロプログラム制御回路２０において、プログラム
メモリ２４は、マイクロプログラムを格納するメモリで
あり、プログラムカウンタ２２により読出される。読出
されたマイクロプログラムは命令デコーダ２５により各
部に動作の実行を指示する。

スタック回路２３は、割込処理を実行する際のもとのマ
イクロプログラムの実行内容をセーブする。

切替回路２１は、次に実行するマイクロプログラムのア
ドレスを選択する。

第２図に示すマイクロプログラムには、論理回路１〜ｎ
を制御する命令、判断命令、および割込みの制御命令等
があるが、煩雑さを避けるために、本発明の特徴である
割込み制御の命令に着目して説明する。

第２図において、第一マイクロプログラムの命令は、主
シーケンス中に割込みを許可する命令であり、ＯＰＩが
第一マイクロプログラムであることを示し、ＡＤＩが本
命令実行時に、優先回路１０に割込みの要求が無かった
場合に実行するマイクロプログラムのアドレスである。

第一マイクロプログラムを実行した際の命令デコーダ２
５の動作を第３図に示す。

第２図において、第二マイクロプログラム命令は、主シ
ーケンスの完了、または、割込動作の完了を指示するこ
とを示し、アドレスＡＤ２は本命令実行時に、スタック
回路２３にアドレスが格納されておらず、かつ優先回路
１０に割込みの要求が無かった場合に実行するマイクロ
プログラムのアドレスを示す。第二マイクロプログラム
を実行した際の命令デコーダ２５の動作を第４図に示す
。

〔発明の効果〕

以上説明したように、本発明は、マイクロプログラムの
シーケンスに依存することなく、マイクロプログラムシ
ーケンス中に割込みを許可するタイミングを明示するこ
とができ、マイクロプログラムの誤りによる誤動作を少
なくすることができる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例マイクロプログラム制御装置の
ブロック構成図。 第２図は本発明のマイクロプログラム制御装置の第一マ
イクロプログラムおよび第二マイクロプログラムの構成
図。 第３図は本発明のマイクロプログラム制御装置の第一マ
イクロプログラムに基づく命令デコーダの処理を示すフ
ローチャート。 第４図は本発明のマイクロプログラム制御装置の第二マ
イクロプログラムに基づく命令デコーダの処理を示すフ
ローチャート。 第５図は従来例のマイクロプログラム制御装置のブロッ
ク構成図。 １〜ｎ・・・論理回路、１０・・・優先回路、２０・・
・マイクロプログラム制御回路、２１・・・切替回路、
２２・・・プログラムカウンタ、２３・・・スタック回
路、２４・・・プログラムメモリ、２５・・・命令デコ
ーダ、３０・・・有効表示フリップフロップ、４０・・
・ゲート回路、Ｓ２１．３２３、Ｓ２４．５１０１．３
１０２．５２２１．５２２２．５２５１〜５２５４・・
・信号線。

Claims (1)

1. 【特許請求の範囲】 １、複数のマイクロプログラムを格納するメモリと、実
   行するマイクロプログラムのアドレスを格納するカウン
   ト回路と、上記カウント回路の内容を退避するスタック
   回路と、上記カウント回路に実行するマイクロプログラ
   ムのアドレスを設定する切替回路と、実行するマイクロ
   プログラムをデコードする命令デコーダと、複数の論理
   回路からの割込みを選択して対応するマイクロプログラ
   ムのアドレスを生成し上記切替回路に与える優先回路と
   を備える マイクロプログラム制御装置において、 上記優先回路は上記生成されたアドレスを上記切替回路
   に与えるとともに割込信号を命令デコーダに与える手段
   を含み、上記メモリは、実行中のマイクロプログラムの
   割込命令により起動され、上記割込信号が与えられてい
   るときに上記カウント回路にその内容を退避させ、上記
   切替回路に上記生成されたアドレスを設定させる第一マ
   イクロプログラムを格納する第一の領域を含み、上記命
   令デコーダはデコードした命令に基づき上記カウント回
   路、上記スタック回路および上記切替回路に動作指示を
   与える手段を含む ことを特徴とするマイクロプログラム制御装置。 ２、上記第一マイクロプログラムは、実行時に上記割込
   信号が与えられてないときには上記切替回路に第一の所
   定のアドレスを設定させる命令を含む請求項１記載のマ
   イクロプログラム制御装置。 ３、上記メモリは、実行中のマイクロプログラムの主シ
   ーケンスの終了時または割込動作完了時に起動され、上
   記スタック回路にマイクロプログラムのアドレスが退避
   されている場合には上記切替回路にこの退避されたアド
   レスを設定させる第二マイクロプログラムを格納する第
   二の領域を含む請求項１記載のマイクロプログラム制御
   装置。 ４、第二マイクロプログラムは、実行時に上記スタック
   回路にマイクロプログラムのアドレスが退避されていな
   い場合で上記割込信号が与えられているときには上記切
   替回路に上記生成されたアドレスを設定させ、上記割込
   信号が与えられていないときには第二の所定のアドレス
   を設定させる命令を含む請求項３記載のマイクロプログ
   ラム制御装置。