JPH01150939A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のマイクロ割込の処理を効率的に行な
うようにした情報処理装置に関する。

（従来の技術） 従来、情報処理装置では、プログラムは通常の処理を行
う通常プログラムと、割込処理を行う割込ハンドラとか
らなっており、機械語命令で記述されている。マイクロ
プログラム制御方式の情報処理装置では、実際はひとつ
の機械語命令は複数のマイクロ命令からなるマイクロプ
ログラムで処理しており、割込が発生し割込ハンドラに
分岐する処理もやはりマイクロプログラムで処理してい
た。すなわち、マイクロプログラムレベルの割込（μ割
込）が複数用意されており、μ割込が発生すると、実行
中のマイクロプログラムを中断してμ割込処理のマイク
ロプログラムに分岐していた。そして、μ割込処理のマ
イクロプログラム内で割込ハンドラに分岐する処理を行
っていた。

例えば、μ割込にはセグメントのリミットオーパーツμ
割込とか、Ｗ　ｒｉｔｅ　　Ｐ　ｒｏｔｅｃｔｉｏｎ　
　（ライト・プロテクション）保護のμ割込とか、Ｉｌ
ｏからのμ割込等があり、これらのμ割込に対応する機
械語命令の割込があった。ただし、一対一には対応して
おらず、セグメントのリミットオーバーのμ割込と、Ｗ
ｒｉｔｅ　　Ｐｒｏｔｅｃｔｉｏｎ保護のμ割込は、メ
モリ保護割込に、Ｉｌｏからのμ割込は外部割込に対応
している。

これらのμ割込が発生すると、対応するμ割込処理のマ
イクロプログラム、例えば、セグメントのリミットオー
バーのμ割込のマイクロプログラムを実行していた。そ
して、このマイクロプログラム内で、セグメントのリミ
ットオーバーのμ割込に対応するメモリ保護の割込ハン
ドラに分岐する処理を行っていた。

すなわち、ひとつのμ割込に対し、ひとつのμ割込処理
のマイクロプログラムが用意されており、あるμ割込が
発生すると、最初からμ割込受付回路が対応する個々の
μ割込処理のマイクロプログラムの先頭番地に分岐する
ようになっていた。

例えば、Ｗｒｉｔｅ　　Ｐｒｏｔｅｃｔｉｏｎ保護違反
のμ割込が発生すると、マイクロプログラムの１００番
地に固定的に分岐し、外部のＩｌｏからのμ割込が発生
すると、マイクロプログラムの１１０番地に固定的に分
岐し、それぞれ対応するμ割込処理のマイクロプログラ
ムを実行していた。一方、同時にそれらが発生した場合
には、予め決められた優先順位に従って、μ割込受付回
路がいずれか一方を選択して、μ割込処理のマイクロプ
ログラムを実行していた。すなわち、ＷｒｉｔｅＰ　ｒ
ｏｔｅＣｔｉｏｎ保護違反の優先順位が高いとすると、
それらが発生した時は、μ割込受付回路内にある優先順
位制御回路が前者を選択し、１００番地からのマイクロ
プログラムに分岐していた。

（発明が解決しようとする問題点） このように、従来のマイクロプログラム制御方式の情報
処理装置にあって、システムの仕様変更等によりμ割込
処理の優先順位を変更しようとする場合には、優先順位
制御回路自身を変更しなければならず、容易に行なうこ
とが困難であった。

また、セグメントのリミットオーバーのμ割込とｗ　ｒ
ｉｔｅ　　ｐ　ｒｏｔｅｃｔｉｏｎ保護のμ割込で、セ
グメントがスタックの場合には、メモリ保護割込とは別
のスタック保護割込にするという仕様変更を行なう必要
があるが、このような変更は極めて困難であった。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、複数のマイクロ割込処理に
おける実行順位に対して柔軟に対応することができると
ともに、マイクロ割込の追加、変更を容易に行なうこと
ができる情報処理装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、この第１の発明は、複数の
マイクロ割込をマイクロプログラム制御方式によって処
理する情報処理装置にして、発生した少なくとも１つ以
上のマイクロ割込の情報を格納する第１の記憶手段と、
前記複数のそれぞれのマイクロ割込を処理するマイクロ
割込処理ブ［１グラムと、前記第１の記憶手段に格納さ
れるマイクロ割込の情報に対応して分岐条件を示すマス
ク情報を備えた複数のマイクロ命令を含み前記複数のマ
イクロ割込の少なくとも１つ以上が発生してこれを受け
付けると実行される共通のマイクロ割込処理プログラム
を格納するマイクロ命令記憶手段と、前記マイクロ命令
記憶手段から実行処理しようとするマイクロ命令を読み
出す読出し手段と、前記マスク情報を含む複数のマイク
ロ命令を所定の順序で実行して前記第１の記憶手段に格
納された複数のマイクロ割込の情報と前記マスク情報を
比較することにより実行するマイクロ割込を選択する第
１の比較選択手段と、前記マイクロ命令記憶手段から読
出されるマイクロ命令の格納領域を前記読出し手段に指
令し、前記第１の比較選択手段により選択されたマイク
ロ割込のマイクロ割込処理プログラムを実行中のプログ
ラムから分岐して実行するために、選択されたマイクロ
割込のマイクロ割込処理プログラムの読出しを前記読出
し手段に指令する指令手段とから構成される。

また、この第２の発明は、複数のマイクロ割込をマイク
ロプログラム制御方式によって処理する情報処理装置に
して、発生した少なくとも１つ以上のマイクロ割込の情
報を格納する第１の記憶手段と、前記第１の記憶手段に
格納された情報のマイクロ割込の発生後に発生したマイ
クロ割込の情報を格納する第２の記憶手段と、前記複数
のそれぞれのマイクロ割込を処理するマイロ割込処理プ
ログラムと、前記第１及び第２の記憶手段に格納される
マイクロ割込の情報に対応して分岐条件を示すマスク情
報を備えた複数のマイクロ命令を含み前記複数のマイク
ロ割込の少なくとも１つ以上が発生してこれを受け付け
ると実行される共通のマイクロ割込処理プログラムを格
納するマイクロ命令記憶手段と、前記マイクロ命令記憶
手段から実行処理しようとするマイクロ命令を読出す読
出し手段と、前記マスク情報を含む複数のマイクロ命令
を所定の順序で実行して前記第１の記憶手段に格納され
た複数のマイクロ割込の情報と前記マスク情報を比較す
ることによりマイクロ割込を選択する第１の比較選択手
段と、前記マスク情報を含む複数のマイクロ命令を所定
の順序で実行して前記第２の記憶手段に格納された複数
のマイクロ割込の情報と前記マスク情報を比較すること
によりマイクロ割込を選択する第２の比較選択手段と、
前記マイクロ命令記憶手段から読出されるマイクロ命令
の格納領域を前記読出し手段に指令し、前記第１及び第
２の比較選択手段により選択されたマイクロ割込のマイ
クロ割込処理プログラムを実行中のプログラムから分岐
して実行するために、実行プるマイクロ割込のマイクロ
割込処理プログラムの読出しを前記読出し手段に指令す
る指令手段とから構成される。

（作用） 上記第１の発明にあっては、マイクロ割込が発生してこ
れらが受け付けられると、共通のマイクロ割込処理プロ
グラムを実行し、この共通のマイクロ割込処理プログラ
ムに含まれるマスク情報を備えたマイクロ命令を実行す
ることにより、実行しようとするマイクロ割込を選択し
て、選択されたマイクロ割込のマイクロ割込処理プログ
ラムを実行するようにしている。

また、上記第２の発明にあっては、マイクロ割込が発生
してこれらが受け付けられると、共通のマイクロ割込処
理プログラムを実行し、この共通のマイクロ割込処理プ
ログラムに含まれるマスク情報を備えたマイクロ命令を
実行するとともに、さらに、これらのマイクロ割込が発
生した以降に発生したマイクロ割込に対して、共通のマ
イクロ割込処理プログラムに含まれるマスク情報を備え
たマイクロ命令を実行することにより、実行しようとす
るマイクロ割込を選択して、選択されたマイクロ割込の
マイクロ割込処理プログラムを実行するようにしている
。

（実施例） 以下、図面を用いてこの発明の一実施例を説明する。

第１図はこの発明の第１の実施例に係る情報処理装置の
構成を示す図であり、同図に示す情報処理装置は、マイ
クロプログラム制御方式によりプログラム処理を行なう
ものであり、マイクロ割込をそれぞれの優先順位に応じ
て、所定のマイクプログラムによって処理しようとする
ものである。

第１図において、この情報処理装置で実行処理されるマ
イクロプログラムは、マイクロＲＯＭ（μＲＯＭ）１に
格納保持されている。このμＲＯＭＩには、マイクロ割
込処理を行なうためのマイクロプログラムが格納されて
おり、このマイクロプログラムは、本実施例では例えば
２０１番地から格納されているものとする。

また、このマイクロプログラムは、マイクロ割込の内容
を判別するマイクロ割込分岐命令Ａを有している。この
マイクロ割込分岐命令Ａは、オペレーションフィールド
（ＯＰ）、分岐マスクフィールド（ＭＫ）、分岐アドレ
スフィールド（ＢＡ）かう構成されている。分岐マイク
フィールドの情報は、マイクロ割込の内容を判別する時
に用いられ、そのビット数はマイクロ割込の種類と同数
となっている。ここで、分岐マスクフィールドの情報に
は、少なくともＷｒｉｔｅ　　Ｐｒｏｔｅｃｔｉｏｎ　
　（ライトプロテクション、以下ｒＷＰＪと呼ぶ）保護
違反が発生しているか否かを調べるためにマスクする情
報と、Ｉｌｏからのマイクロ割込が発生しているか否か
を調べるためにマスクする情報とを含んでいる。分岐ア
ドレスフィールドの情報は、複数のマイクロ割込の中か
ら選択されて処理されるマイクロ割込の処理プログラム
の先頭番地を示している。このようなマイクロ割込分岐
命令Ａを含むマイクロプログラムは、実行処理される際
にマイクロ命令レジスタ３にμＲＯＭ１からマイクロア
ト１ノスレジスタ（ＲＡＲ）５から与えられるアドレス
にしたがって読出される。

マイクロ命令レジスタ３は、μＲＯＭＩから読出されて
実行処理中のマイクロ命令をセットするものである。し
たがって、μＲＯＭＩから読出されたμ割込分岐命令Ａ
は、それぞれのフィールドの情報がマイクロ命令レジス
タ３のそれぞれ対応する領域に格納される。マイクロ命
令レジスタ３に格納されたμ割込分岐命令Ａは、そのオ
ペレーションフィールドの情報がデコーダ７に与えられ
、分岐マスクフィールドの情報が分岐判定回路９ａに与
えられ、分岐アドレスフィールドの情報が選択回路１１
に与えられる。

マイクロアドレスレジスタ（ＲＡＲ）５は、次に実行す
る予定のマイクロ命令が格納されているアドレスの値を
格納するものである。したがって、μＲＯＭＩでは、こ
のマイクロアドレスレジスタ５に格納されたアドレスに
したがって、格納されたマイクロ命令が読出される。マ
イクロアドレスレジスタ５には、加算回路１３が接続さ
れている。

この加算回路１３は、マイクロアドレスレジスタ５の内
容に１を加算して、アドレス更新を行なうものである。

この加算回路１３の出力は選択回路１１に与えられる。

選択回路１１は、加算回路１３の出力とマイクロ命令レ
ジスタ３の分岐アドレスフィールドの情報及びマイクロ
割込処理のプログラムの先頭番地（２０１番地）を選択
するものである。この選択回路１１によって選択された
情報は、マイクロアドレスレジスタ５に与えられて格納
される。

デコーダ７は、マイクロ命令レジスタ３のオペレーショ
ンフィールドの情報を受けて、これをデコードするもの
である。デコーダ７は、μ割込分岐命令Ａをデコードし
た場合に、その出力を“１パレベルとする。

分岐判定回路９ａは、マイクロ割込レジスタ１５ａが接
続されている。このマイクロ割込レジスタ１５ａは、複
数のマイクロ割込にそれぞれ対応してそれぞれのマイク
ロ割込の発生を示すマイクロ割込信号をそれぞれのビッ
トに対応してセットするものである。それぞれのマイク
ロ割込信号は、対応したマイクロ割込が発生すると゛１
″レベルとなり、ＷＰ保１違反の発生を示す信号と！１
０からのマイクロ割込の発生を示す信号を含んでいる。

マイクロ割込レジスタ１５ａに格納されたそれぞれのマ
イクロ割込信号は、分岐判定回路９ａに与えられる。

分岐判定回路９ａは、マイクロ割込レジスタ１５ａのそ
れぞれのマイクロ割込信号と、マイクロ命令レジスタ３
のそれぞれの分岐マスクフィールドの情報とを入力し、
発生したマイクロ割込の実行優先度を分岐マスクフィー
ルドの情報により判定し、判定結果を分岐成立信号とし
て出力する。

すなわち、分岐マスクフィールドのそれぞれのビットを
優先度の高いマイクロ割込に対応したビットから順次“
１”レベルとし、このような分岐マスクフィールドの情
報とそれぞれのマイクロ割込信号とを比較する。分岐マ
スクフィールドの“１″レベルとなったビットに対応し
たマイクロ割込信号が″１°ルベルであれば、分岐成立
信号は゛１″レベルとなる。一方、対応したマイクロ割
込信号が゛０パレベルであれば、分岐成立信号は“０″
レベルとなる。

１１１　ＩＴレベルの分岐成立信号が出力されると、μ
割込分岐命令Ａから分岐マスクフィールドの“１ルベル
のビットに対応したマイクロ割込を処理するマイクロプ
ログラムに分岐して、このマイクロプログラムが実行さ
れる。一方、分岐成立信号が゛′０″レベルの場合には
、分岐不成立となり、次のアドレスのマイクロ命令が実
行される。

このような分岐判定回路９ａは、例えば第２図に示すよ
うに構成される。第２図において、分岐判定回路９ａは
、それぞれのマイクロ割込信号とこれらのマイクロ割込
信号に対応した分岐マスクフィールドの情報との論理積
（ＡＮＤ）をとるＡＮＤゲート１９と、それぞれのＡＮ
Ｄゲート１９の出力の論理和（ＯＲ）をとるＯＲゲート
２１とから構成されており、ＯＲゲート２１の出力を分
岐成立信号としている。

このような構成にあっては、分岐マスクフィールドの″
゛１″１″レベルしたマイクロ割込信号が“１″レベル
であれば、少なくとも１つのＡＮＤゲート１９の出力は
“１″レベルとなり、分岐成立信号は“１”レベルとな
る。一方、分岐マスクフィールドの“１ルベルに対応し
たマイクロ割込信号が゛０″レベルであれば、すべての
ＡＮＤゲート１９の出力は“０”レベルとなり、分岐成
立信号は“Ｏ”レベルとなる。

再び、第１図に戻って、分岐判定回路９ａの出力は、選
択回路１１の選択動作を制御する選択制御回路２３を構
成する３人力ＡＮＤゲート２５に与えられている。

選択制御回路２３は、ＡＮＤゲート２５に加えて、マス
クレジスタ２７及び２人力のＡＮＤゲート２９、ＯＲゲ
ート３１、反転（ＮＯＴ）ゲート３３の各ゲートから構
成されており、ＡＮＤゲート２５．２９の両川力によっ
て選択回路１１を制御している。

マスクレジスタ２７は、マイクロ割込の受け付は状態を
示すものであり、通常状態にあっては１１”レベルであ
り、マイクロ割込が発生してこれを受け付けると０′”
レベルとなる。したがって、マスクレジスタ２７が゛Ｏ
″レベルであるならば、マイクロ割込レジスタ１５ａの
少なくとも１ビツト以上が゛１″レベルであっても、マ
イクロ割込の発生を禁止する。一方、マスクレジスタ２
７が゛１″レベルであるならば、マイクロ割込レジスタ
１５ａの少なくとも１つ以上のビットが１１１１１レベ
ルであれば、マイクロ割込を発生する。

ＡＮＤゲート２５は、その入力にデコーダ７の出力と分
岐成立信号及びＮＯＴゲー］・３３を介したＡＮＤゲー
ト２９の出力が与えられており、その出力は選択回路１
１に与えられている。ＡＮＤゲート２９は、その入力に
マイクロ割込レジスタ１５ａのそれぞれの出力を入力と
するＯＲゲート３１の出力とマスクレジスタ２７に格納
された情報が与えられており、その出力は選択回路１１
に与えられている。

このような選択制御回路２３によって制御される選択回
路１１は、ＡＮＤゲート２５及びＡＮＤゲート２９の出
力がともに“Ｏｎレベルにあっては、加算器１３の出力
を選択し、ＡＮＤゲート２５の出力がＯＩＴレベルでへ
ＮＯゲート２９の出力が“１″レベルにあっては、”　
２０１　”番地を選択し、ＡＮＤゲート２５の出力が゛
１′ルベルｒＡＮＤゲート２９の出力が“０′ルベルに
あっては、マイクロ命令レジスタ３の分岐アドレスフィ
ールドの情報を選択するようになっている。

以上説明したように、この発明の第１の実施例は構成さ
れており、次にこの実施例の作用を説明する。

まず、マイクロ割込が発生しておらず、通常の機械語命
令を実行している場合について説明する。

マイクロ割込信号の全ビットはＯＩＩレベルのままであ
る。したがって、マイクロ割込レジスタ１５ａの全出力
は“０″レベルのままであり、ＯＲゲート３１の出力も
“０″レベルのままである。

この結果、マスクレジスタ２７を“１′ルベルにしてお
いてもＡＮＤゲート２９の出力は″゛ＯＯパレベルまと
なり、マイクロ割込分岐命令Ａを実行しなければ、選択
回路１１は加算回路１３の出力を選択し、これをマイク
ロアドレスレジスタ５にセットする。これにより、通常
のマイクロプログラムが実行される。

次に、マイクロ割込が発生し、マイクロ割込が受け付け
られるまで、すなわち、マイクロプログラムが２０１番
地からのマイクロ割込処理のマイクロプログラムに分岐
するまでについて説明する。

まず、ＷＰ保Ｉｆ反のマイクロ割込と、外部の１１０か
らのマイクロ割込が同時に発生したとする。すなわち、
マイクロ割込信号のうち、ＷＰ保護違反のマイクロ割込
信号と、外部のＩｌｏからのマイクロ割込信号が“１”
レベルになる。そして、マイクロ割込レジスタ１５ａの
これらの２ビツトが“１″レベルとなり、ＯＲゲート３
１の出力が“１”レベルとなる。一方、マスクレジスタ
２７は゛１″レベルのままであるから、ＡＮＤゲート２
９の出力は“１“レベル、ＡＮＤゲート２５の出力が“
０″レベルとなる。この結果、選択回路１１は、“２０
１”番地を選択し、マイクロアドレスレジスタ５にセッ
トする。また、マスクレジスタ２７が゛０゛ルベルとな
る。これ以降、マイクロアドレスレジスタ５の値が’　
２０１　”であるから、２０１番地のマイクロ命令から
実行が開始される。

次に、マイクロ割込処理のマイクロプログラムでマイク
ロ割込の内容を調べる処理について説明する。

この処理では、マイクロ割込が発生すると、必ず２０１
番地からのμ割込処理のマイクロプログラムを開始する
。まず最初に、マイクロ割込レジスタ１５ａの内容をμ
割込分岐命令Ａで検査して、どのマイクロ割込が発生し
ているかを調べる。この時、調べるビットの順序は、マ
イクロ割込の優先順位となる。

具体的には、以下のようになる。

マイクロ割込が発生した時のマイクロ割込信号は、マイ
クロ割込レジスタ１５ａに格納されているので、“１″
レベルになっているビットをマイクロ命令で調べればよ
い。この処理は、μ割込分岐命令Ａを実行することによ
り行なわれる。すなわち、μ割込分岐命令Ａを用いてマ
イクロ割込レジスタ１５ａの″゛１″１″レベルトされ
ているビットをきめられた優先度にしたがってスキャン
する。

次に、μ割込分岐命令Ａの動作を詳細に説明する。

μ割込分岐命令Ａがマイクロ命令レジスタ３にセットさ
れて、デコーダ７によってデコードされると、デコーダ
７は出力を“１”レベルにする。

また、マイクロ命令レジスタ３の分岐マスクフィールド
の出力とマイクロ割込レジスタ１５ａの出力とでビット
毎の論理積和をとる。すなわち、分岐判定回路９ａで、
μ割込レジスタ１５ａの出力と分岐マスクフィールドの
出力で、ＡＮＤゲート１９で論理積をとり、ＯＲゲート
２１でそれらの論理和をとる。この結果、分岐成立信号
が“１ルベルならば、ＯＲゲート３１を経由して選択回
路１１で、マイクロ命令レジスタ３の分岐フィールドの
出力を選択する。そして、マイクロアドレスレジスタ５
にセットする。一方、分岐不成立の場合には、分岐成立
信号がＯ１１レベルになるので、選択回路１１は、加算
回路１３の出力を選択する。

次に、例えば、ｗｐｆｉｉ違反のマイクロ割込と、外部
Ｉ１０からのマイクロ割込の２つが同時に発生した場合
について説明する。

まず、ＷＰ保ＩＩ違反のマイクロ割込と、外部Ｉ１０か
らのマイクロ割込の２つが発生し、対応するマイクロ割
込レジスタ１５ａが゛ｇｉｎレベルになる。そして、２
０１番地からのマイクロプログラムの実行が開始される
。まず最初に、一番優先度の高いマイクロ割込が発生し
ているかをμ割込分岐命令Ａを用いて調べる。すなわち
、一番優先度の高いマイクロ割込に対応した分岐マスク
フィールドのビットを“１”レベルにしたマイクロ命令
を実行する。上記の２個のマイクロ割込が最も優先度の
高いマイクロ割込でないとするならば、分岐マスクフィ
ールドの出力のうち、上記のマイクロ割込に対応した出
力はともに“０ルベルとなる。そこで、ＡＮＤゲート１
９の出力のうちこれらに対応する出力はともに“Ｏ”レ
ベルとなる。

この時、最も優先度の高いマイクロ割込が発生していな
ければ、ＡＮＤ回路１９の出力はすべて′“０″レベル
のままであるから、分岐成立信号は１１０　ＩＴレベル
となる。したがって、分岐不成立となり、次の番地のマ
イクロ命令が実行される。

次に、二番目に優先度の高いマイクロ割込がＷＰ保護違
反のマイクロ割込とすると、μ割込分岐命令ＡのＷＰ保
護違反に対応する出力が“１′ルベルになるから、これ
に対応したＡＮＤ回路１９の出力が“１″レベルとなる
。これにより、ＯＲ回路２１の出力である分岐成立信号
は゛１″レベルとなり、選択回路１１は、分岐アドレス
フィールドの出力を選択する。この結果、マイクロアド
レスレジスタ５には、ＷＰ保護違反のマイクロ割込処理
のマイクロプログラムの先頭番地がセットされて、この
処理が開始される。

このように、μ割込分岐命令Ａでマイクロ割込レジスタ
１５ａの“１″レベルがセットされているビットを検査
する際、検査するビット順をかえることにより、すなわ
ち、分岐マスクフィールドの内容をかえることにより、
容易に優先度の変更ができる。

また、割込の追加変更に対しても柔軟に対処できる。例
えば、スタック保護の割込を新たに追加する場合、μ割
込分岐命令ＡでＷＰ保護違反であるか否かを検査する前
にスタック動作を行ったかどうかをマイクロ分岐命令（
図示していない）を実行して調べる。もし、スタック動
作が行なわれているならば分岐するので、分岐先のマイ
クロ命令でマイクロ割込分岐命令Ａを実行させてＷＰ保
Ｈａ反であるか否かを検査すればよい。

したがって、このようにマイクロ割込発生の内容をマイ
クロプログラムで調べることにより、割込の追加や変更
に柔軟に対処することができる。

次に、この発明の第２の実施例について説明する。

第３図はこの発明の第２の実施例に係る情報処理装置の
構成を示す図である。同図に示す情報処理装置は、第１
図に示した情報処理装置に対して、分岐判定回路９ｂ及
びマイクロ割込レジスタ１５ｂを追加するとともに、μ
割込分岐命令Ａと同様なフィールドで構成されたμ割込
分岐命令Ｂを、前記実施例において、μＲＯＭ１の２０
１番地から格納されてマイクロ割込を処理するマイクロ
プログラム中に設け、マイクロ割込を処理するマイクロ
プログラムの実行中に発生したマイクロ割込に対処する
ようにしたものである。なお、第３図に示す情報処理装
置において、第１図と同符号のものは同一機能を有する
ものであり、その説明は省略する。

第３図において、マイクロ割込レジスタ１５ｂは、マイ
クロ割込信号をそれぞれのビットに対応してセットする
ものである。マイクロ割込レジスタ１５ｂに格納された
マイクロ割込信号は、マイクロ割込レジスタ１５ａと分
岐判定回路９ｂ及びＯＲゲート３１与えられる。また、
マイクロ割込レジスタ１５ｂは、格納されたマイクロ割
込信号がマイクロ割込レジスタ１５ａに転送されると、
それまで格納されていたマイクロ割込信号のすべてのビ
ットがクリアされて、０”レベルとなる。

分岐判定回路９ｂは、マイクロ命令レジスタ３の分岐マ
スクフィールドの情報と、マイクロ割込レジスタ１５ｂ
に格納されたマイクロ割込信号を入力とし、これらの入
力に対して、分岐判定回路９ａと同様の処理を行なうも
のである。したがって、分岐判定回路９ｂは、分岐判定
回路９ａと同様に例えば第２図に示すように構成されて
いる。

分岐判定回路９ａの出力である分岐成立信号は、選択制
御回路２３を構成するＡＮＤゲート３５の一方の入力に
与えられており、分岐判定回路９ｂの出力である分岐成
立信号は、選択制御回路２３を構成するＡＮＤゲート３
７の一方の入力に与えられている。

ＡＮＤゲート３５は、その他方の入力に、μｖ１込分岐
命令Ａがデコードされた時に゛′１″レベルとなるデコ
ーダ７の出力が与えられており、その出力がＯＲゲート
３９の一方の入力に与えられている。ＡＮＤゲート３７
は、その他方の入力に、μ割込分岐命令Ｂがデコードさ
れた時に１１１　ＩＴレベルどなるデコーダ７の出力が
与えられており、その出力はＯＲゲート３９の他方の入
力に与えられている。ＯＲゲート３９の出力は、ＮＯＴ
ＯＲゲート３１力が一方の入力に与えられるＡＮＤゲー
ト４１の他方の入力に与えられている。ＡＮＤゲート４
１は、その出力が選択回路１１に与えられており、この
ＡＮＤゲート４１は、第１の実施例で示したＡＮＤゲー
ト２５の選択回路１１に対する作用と同様に選択回路１
１に対して作用する。

以上説明したように、この発明の第２の実施例は構成さ
れており、次にこの第２の実施例の作用を説明する。

まず、はじめにマイクロ割込が発生しておらず、通常の
機械語命令を実行している場合は、第１の実施例と同様
である。また、マイクロ割込が発生で、このマイクロ割
込が受け付けられるまでは、２０１番地の値がマイクロ
アドレスレジスタ５にセットされた後に、マイクロ割込
レジスタ１５ｂの内容がマイクロ割込レジスタ１５ａに
転送されて、マイクロ割込レジスタ１５ｂの内容がすべ
て“ＯＩＩレベルにクリアされる以外は、第１の実施例
と同様にしてマイクロ割込を処理するマイクロプログラ
ムへの分岐が行なわれる。

次に、この第２の実施例の特徴である例えばＷＰ保護違
反のマイクロ割込がＩｌｏからのマイクロ割込よりも遅
れて発生した場合について説明する。

Ｉｌｏからのマイクロ割込信号のみが゛１″レベルにな
ると、このマイクロ割込信号に対応したマイクロ割込レ
ジスタ１５ｂの出力だけが″“１パレベルとなる。この
結果、ＯＲゲート３１の出力がｉｊ　１　ｕレベルとな
り、マスクレジスタ２７も“１″レベルなので、選択回
路１３は、”　２０１　”番地を選択する。この時、マ
イクロ割込レジスタ１５ｂの値は、マイクロ割込レジス
タ１５ａに転送されて、マイクロ割込レジスタ１５ａの
出力のうち、マイクロ割込レジスタ１５ｂの“１パレベ
ルの出力に対応した出力だけがｉｉ　１　＋ｔレベルに
なる。

この時、ＷＰ保護違反のマイクロ割込が発生したとする
。すなわち、マイクロ割込信号４１のうちＷＰ保護違反
に対応したマイクロ割込信号が１１１　ＩＩレベルにな
る。そして、マイクロ割込レジスタ１５ｂにセットされ
る。この結果、マイクロ割込レジスタ１５ｂの出力のう
ち、対応した出力が“１”レベルになるが、マスクレジ
スタ２７は“０″レベルなので、ＯＲゲート３１の出力
が“１”レベルであっても、再マイクロ割込は発生しな
い。また、マイクロ割込レジスタ１５ａへはＷＰ保護違
反のマイクロ割込信号は転送されないので、マイクロ割
込レジスタ１５ａのＷＰ保護違反のマイクロ割込信号に
対応した出力は“Ｏ”レベルのままである。もちろん、
マイクロ割込レジスタ１５ｂの対応する出力は゛１″レ
ベルになっている。

次に、マイクロ割込処理のマイクロ７０グラムでμ割込
分岐命令Ａを実行する際、（１０からのマイクロ割込だ
けが“１″レベルなので、外部割込ハンドラへの分岐の
処理を行う。

そして、外部割込のハンドラへの分岐処理のマイクロプ
ログラムの最後で、μ割込分岐命令Ｂで１１０からのマ
イクロ割込受付は以降に発生したマイクロ割込の有無を
調べる。この時、マイクロ割込の種類により、新に発生
したマイクロ割込に対応する割込みハンドラに分岐する
か、無視して外部割込のハンドラの処理を行うかを判断
する。

次に、μ割込分岐命令Ｂの実行について説明する。

まず、μ割込分岐命令ＢがμＲＯＭ１から読み出されて
、マイクロ命令レジスタ３にセットされると、デコーダ
７はこれをデコードして、μ割込分岐命令Ｂに対応した
出力信号が゛１″レベルになる。一方、マイクロ命令レ
ジスタ３の分岐マスクフィールドの出力は、μ割込レジ
スタ１５ｂの出力とともに、分岐判定回路９ｂに入力さ
れる。

この時、分岐マスクフィールドの出力で、上記の割込ハ
ンドラ先頭番地不正に対応するビットが“１″レベルな
らば、分岐判定回路９ｂの分岐成立信号は“１ルベルに
なる。この結果、ＡＮＤゲート４１の出力は“１″レベ
ルとなり、選択回路１１は、マイクロ命令レジスタ３の
分岐先アドレスフィールドの出力を選択する。そして、
この値がマイクロアドレスレジスタ５にセットされる。

これ以降、メモリ保護違反の割込ハンドラ先頭番地不正
の処理が開始される。

このようにして、μ割込分岐命令Ｂを実行させることに
より、マイクロ割込処理のマイクロプログラム実行中に
発生したマイクロ割込にも対処することができる。

次に、マイクロ割込処理のマイクロプログラム実行中、
つまり、割込ハンドラへの分岐処理中の不正発生による
再マイクロ割込について説明する。

例えば、上記のＷＰ保護違反のマイクロ割込処理中に、
割込ベクトルテーブルの値が不正であったとする。すな
わち、割込ベクトルテーブル内にある割込ハンドラの先
頭番地が不正であったとする。この不正が発生すると、
マイクロ割込信号のセグメントのリミットオーバーに対
応するビットが″１″レベルになる。そして、マイクロ
割込レジスタ１５ｂの対応するビットを゛１″レベルに
セットする。なお、マイクロ割込レジスタ１５ｂは、マ
イクロ割込受付は時、すなわち、マイクロ割込レジスタ
１５ｂの内容をμ割込レジスタ１５ａに転送する時、゛
０″レベルにクリアされている。ところが、この時、マ
スクレジスタ２７は１１０　ＩＩレベルのままであるた
め、再マイクロ割込は発生しない。したがって、マイク
ロ割込レジスタ１５ｂの内容はマイクロ割込レジスタ１
５ａには転送されない。しかし、このマイクロ割込発生
は、μ割込分岐命令Ｂで分岐マスクフィールドの対応す
るビットを“１″レベルにして、μ割込分岐命令Ｂを実
行することにより調べることができる。

したがって、この発明の第２の実施例にあっては、ある
マイクロ割込よりも遅れて発生した優先度の高いマイク
ロ割込に対しても対処することが可能となる。さらに、
マイクロ割込処理のマイクロプログラム実行中に、その
不正により発生したマイクロ割込に対処することもでき
るようになる。

［発明の効果］ 以上説明したように、この発明によれば、発生したマイ
クロ割込をそれぞれ処理するマイクロ割込処理プログラ
ムへの分岐動作を、マイクロ命令によって行なうように
したので、複数のマイクロ割込処理における実行順位に
対して柔軟に対処するとともに、マイクロ割込の追加及
び変更が容易となる情報処理装置を提供することができ
る。

【図面の簡単な説明】

第１図はこの発明の第１の実施例に係る情報処理装置の
構成図、第２図は第１図及び第３図に示す情報処理装置
における分岐判定回路の一構成図、第３図はこの発明の
第２の実施例に係る情報処理装置の構成図である。 １・・・μＲＯＭ ３・・・マイクロ命令レジスタ ５・・・マイクロアドレスレジスタ ９ａ、９ｂ・・・分岐判定回路 １１・・・選択回路 １５ａ、１５ｂ・・・マイクロ割込レジスタ２３・・・
選択制御回路

Claims (2)

【特許請求の範囲】
1. （１）複数のマイクロ割込をマイクロプログラム制御方
   式によつて処理する情報処理装置にして、発生した少な
   くとも１つ以上のマイクロ割込の情報を格納する第１の
   記憶手段と、 前記複数のそれぞれのマイクロ割込を処理するマイクロ
   割込処理プログラムと、前記第１の記憶手段に格納され
   るマイクロ割込の情報に対応して分岐条件を示すマスク
   情報を備えた複数のマイクロ命令を含み前記複数のマイ
   クロ割込の少なくとも１つ以上が発生してこれを受け付
   けると実行される共通のマイクロ割込処理プログラムを
   格納するマイクロ命令記憶手段と、 前記マイクロ命令記憶手段から実行処理しようとするマ
   イクロ命令を読み出す読出し手段と、前記マスク情報を
   含む複数のマイクロ命令を所定の順序で実行して、前記
   マスク情報と前記第１の記憶手段に格納された複数のマ
   イクロ割込の情報を比較することにより実行するマイク
   ロ割込を選択する第１の比較選択手段と、 前記マイクロ命令記憶手段から読出されるマイクロ命令
   の格納領域を前記読出し手段に指令し、前記第１の比較
   選択手段により選択されたマイクロ割込のマイクロ割込
   処理プログラムを実行中のプログラムから分岐して実行
   するために、選択されたマイクロ割込のマイクロ割込処
   理プログラムの読出しを前記読出し手段に指令する指令
   手段とを有することを特徴とする情報処理装置。
2. （２）複数のマイクロ割込をマイクロプログラム制御方
   式によつて処理する情報処理装置にして、発生した少な
   くとも１つ以上のマイクロ割込の情報を格納する第１の
   記憶手段と、 前記第１の記憶手段に格納された情報のマイクロ割込の
   発生後に発生したマイクロ割込の情報を格納する第２の
   記憶手段と、 前記複数のそれぞれのマイクロ割込を処理するマイロ割
   込処理プログラムと、前記第１及び第２の記憶手段に格
   納されるマイクロ割込の情報に対応して分岐条件を示す
   マスク情報を備えた複数のマイクロ命令を含み前記複数
   のマイクロ割込の少なくとも１つ以上が発生してこれを
   受け付けると実行される共通のマイクロ割込処理プログ
   ラムを格納するマイクロ命令記憶手段と、 前記マイクロ命令記憶手段から実行処理しようとするマ
   イクロ命令を読出す読出し手段と、前記マスク情報を含
   む複数のマイクロ命令を所定の順序で実行して前記第１
   の記憶手段に格納された複数のマイクロ割込の情報と前
   記マスク情報を比較することによりマイクロ割込を選択
   する第１の比較選択手段と、 前記マスク情報を含む複数のマイクロ命令を所定の順序
   で実行して前記第２の記憶手段に格納された複数のマイ
   クロ割込の情報と前記マスク情報を比較することにより
   マイクロ割込を選択する第２の比較選択手段と、 前記マイクロ命令記憶手段から読出されるマイクロ命令
   の格納領域を前記読出し手段に指令し、前記第１及び第
   ２の比較選択手段により選択されたマイクロ割込のマイ
   クロ割込処理プログラムを実行中のプログラムから分岐
   して実行するために、実行するマイクロ割込のマイクロ
   割込処理プログラムの読出しを前記読出し手段に指令す
   る指令手段と を有することを特徴とする情報処理装置。