JPS61282936A - マイクロプロセツサのベクタ割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、マイクロプロセッサのベクタ割込み方式に関
し、さらに詳しくは、割込みの際のジャンプ先のアドレ
スを指定する方式に関する。

〈従来技術〉 マイクロプロセッサとは、ＣＰ　Ｕ　（Ｃｅｎｔｒａｌ
　Ｐｒｏｃｅｓｓｉｎｇ　Ｕ　ｎ１ｔ）あるいはＭ　Ｐ
　Ｕ　（Ｍ　１ｃｒｏ　Ｐ　ｒｏｃｅｓｓｉｎＪ　Ｕ　
ｎｆｔ）ともいわれ、マイクロコンピュータの中枢をな
すもので、算術・論理演算の実行、メモリやＩ１０ボー
トなどの動作を制御する中央処理装置のことである。こ
のようなマイクロプロセッサは、一般に割込み機能を備
えており、この割込みによって種々の処理が行なわれる
。この割込みにおいては、割込み信号が与えられると、
現在実行中のプログラムを一時中断してその割込みに対
応する特定のアドレスヘジャンプして割込み処理プログ
ラムへ移行するものであるが、このジャンプ先を決める
方式の１つとしてベクタ割込み方式がある。

このベクタ割込み方式は、複数の割込みプログラムの中
から割込み要求に応じたプログラムを選択するために、
割込みコントローラや周辺ｖＡ器からその選択用のベク
タ（データ）をもらうようにしたものである。即ち、こ
の方式では、割込みがかかると、マイクロプロセッサが
外部からデータバス等を介してジャンプ先のアドレスで
あるベクタアドレスを取り込み、そこヘジャンプして割
込み処理プログラムへ移行するというものである。

第３図は従来例のベクタ割込み方式の構成図である。同
図において、１はマイクロプロセッサ、２はバッファ、
３はベクタアドレスを設定するためスイッチである。マ
イクロプロセッサ１は、割込み信号が与えられると、割
込みを受は付けたことを示す割込み認識信号をバッファ
２へ出力する。

この信号によってスイッチ３で設定されているベクタア
ドレスがバッファ２を介してデータバスより取り込まれ
、そのアドレスヘジャンプして割込み処理プログラムへ
移行するものである。

ところが、このような従来例のベクタ割込み方式では、
ベクタアドレスは、前記スイッチ３あるいは回路等によ
って固定あるいは半固定されている。したがって、一旦
、ベクタアドレスを設定してマイクロプロセッサが動作
を開始した後は、ベクタアドレスを任意に指定変更する
ことができず、このため、例えば、処理が進むにつれて
割込みのジャンプ先をマイクロプロセッサの処理しやす
いアドレスへ変更するといったようなことができず、シ
ステムを構成する上での融通性に乏しいという難点があ
る。

〈発明の目的〉 本発明は、上述の点に鑑みて成されたものであって、ベ
クタアドレスをマイクロプロセッサから任意に設定でき
るようにしてシステムの融通性を高めることを目的とし
ている。

〈発明の構成〉 本発明では、上述の目的を達成するために、マイクロプ
ロセッサと、該マイクロプロセッサから任意に指定され
たベクタアドレスをラッチするラッチ回路と、前記マイ
クロプロセッサからの割込み認識信号に応答して前記ラ
ッチ回路のベクタアドレスをマイクロプロセッサへ与え
るためのバッファとを備え、前記マイクロプロセッサは
、割込み信号が与えられたときには、割込み認識信号を
出力して前記バッファを介して予め前記ラッチ回路にラ
ッチされているベクタアドレスを取り込むようにしてい
る。

〈実施例〉 以下、図面によって本発明の実施例について詳細に説明
する。第１図は本発明の一実施例の構成図であり、上述
の従来例に対応する部分には同一の参照符を付す。この
実施例では、マイクロプロセッサｌから任意に指定され
たベクタアドレスをラッチするラッチ回路４と、マイク
ロプロセッサｌからの割込み認識信号に応答してラッチ
回路４にラッチされているベクタアドレスをマイクロプ
ロセッサｌへ与えるためのバッファ２と、マイクロプロ
セッサｌからアドレスバス８を介して与えられるアドレ
ス信号をデコードしてラッチ回路４に前記指定されたベ
クタアドレスをラッチするための信号を出力するデコー
ダ５とを備えている。

この実施例のマイクロプロセッサの割込み方式では、マ
イクロプロセッサ１から予め、任意のベクタアドレスを
指定して、そのベクタアドレスをデータバス７を介して
ラッチ回路４にラッチしておく。次に外部から割込み信
号が与えられると、マイクロプロセッサｌは割込みを受
は付けたことを示す割込み認識信号をバッファ２／＞出
力する。

この割込み認識信号に応答してラッチ回路４に予めラッ
チされているベクタアドレスがバッファ２を介してデー
タバス７からマイクロプロセッサ１に取り込まれ、その
アドレスヘジャンプして割込み処理プログラムへ移行す
る。

このように、予め、ベクタアドレスをマイクロプロセッ
サ１から任意に指定してラッチ回路４にラッチしておき
、割込み信号が与えられたときには、ラッチ回路４のベ
クタアドレスを取り込むようにしているので、ベクタア
ドレスを任意に指定することができ、ベクタアドレスの
変更を容易に行なうことが可能となる。したがって、処
理が進むにつれてベクタアドレスをマイクロプロセッサ
の処理しやすいアドレスに変更することもでき、システ
ムの融通性が高まる。

第２図は本発明の他の実施例の構成図であり、上述の実
施例に対応する部分には、同一の参照符を付す。この実
施例は、３つの周辺機器Ａ、Ｂ、Ｃを有するシステムに
本発明を適用した場合の構成を示しており、各周辺機器
Ａ、Ｂ、Ｃに個別的に対応するラッチ回路４ａ、４ｂ、
４ｃおよびバッファ２ａ。

２　ｂ、　２　ｃを備え、さらに、割込みの優先順位を
決定する割込み優先順位決定回路６を備えている。

各ラッチ回路４ａ、４ｂ、４ｃは、マイクロプロセッサ
１から各周辺機器Ａ、Ｂ、Ｃに個別的に対応して指定さ
れたベクタアドレスをそれぞれラッチする。

デコーダ５は、マイクロプロセッサｌから与えられるラ
ッチ回路４．４ａ、４ｂ、４ｃを選択するアドレス信号
をデコードして各機器Ａ、Ｂ、Ｃに対応するラッチ回路
４ａ、４ｂ、４ｃに前記ベクタアドレスをラッチするた
めの信号を出力する。

この実施例のマイクロプロセッサの割込み方式では、予
め、マイクロプロセッサ１から各周辺機器Ａ、Ｂ、Ｃに
対応するベクタアドレスを指定してそのベクタアドレス
をデータバス７を介してラッチ回路４ａ、４ｂ、４ｃに
それぞれラッチしておく。

次に外部から割込み信号が与えられると、マイクロプロ
セッサｌは割込みを受は付けたことを示す割込み認識信
号をバッファ２　ａ、　２　ｂ、　２　ｃへそれぞれ出
力する。このとき、割込み優先順位決定回路６によって
優先度の高い周辺機器に対応するラッチ回路に予めラッ
チされているベクタアドレスのみがバッファを介してデ
ータバスからマイクロプロセッサ１に取り込まれ、その
アドレスヘジャンプして割込み処理プログラムへ移行す
る。

〈発明の効果〉 以上のように本発明によれば、マイクロプロセッサから
任意に指定されたベクタアドレスを、予めラッチ回路に
ラッチしておき、割込み信号が与えられたときには、前
記ラッチ回路のベクタアドレスをマイクロプロセッサに
取り込むようにしているので、ベクタアドレスが固定あ
るいは半固定されている従来例に比べてベクタアドレス
の変更を容易に行なうことができ、したがって、例えば
、処理が進むにつれてベクタアドレスをマイクロプロセ
ッサの処理しやすいアドレスに変更することもでき、シ
ステムの融通性を高めることが可能となる。

【図面の簡単な説明】 第１図は本発明の一実施例の構成図、第２図は本発明の
他の実施例の構成図、第３図は従来例の構成図である。 ｌ・・・マイクロプロセッサ、２，２ａ、２ｂ、２ｃ・
・・バッファ、４，４ａ、４ｂ、４ｃ・・・ラッチ回路
、５・・・デコーダ。

Claims (1)

【特許請求の範囲】
1. （１）マイクロプロセッサと、該マイクロプロセッサか
   ら任意に指定されたベクタアドレスをラッチするラッチ
   回路と、前記マイクロプロセッサからの割込み認識信号
   に応答して前記ラッチ回路のベクタアドレスをマイクロ
   プロセッサへ与えるためのバッファとを備え、 前記マイクロプロセッサは、割込み信号が与えられたと
   きには、割込み認識信号を出力して前記バッファを介し
   て予め前記ラッチ回路にラッチされているベクタアドレ
   スを取り込むことを特徴とするマイクロプロセッサのベ
   クタ割込み方式。