JP2001015690A - システムｌｓｉおよびその初期設定方法 - Google Patents

Abstract

(57)【要約】 【課題】 システムＬＳＩの製造に要する経費を削減
する。 【解決手段】 システムＬＳＩの初期設定情報を保存
したメモリのアドレス値（リセットベクタアドレス値）
を格納するリセットベクタアドレス格納部２０１と、Ｃ
ＰＵコアから出力されたアドレス値とリセットベクタア
ドレス値とを比較した結果に基づいて、システムＬＳＩ
の初期設定処理の実行を制御する選択信号２０３の有効
・無効を切り換えるアドレス比較回路２０２と、何の処
理も実行しないことを命ずるＮＯＰ命令コードを格納す
るＮＯＰ命令コード格納部２０４と、選択信号２０３が
有効である場合、ＣＰＵコアにＮＯＰ命令を出力すると
同時にメモリ内の初期設定情報をシステムＬＳＩの初期
設定信号として出力し、選択信号２０３が無効である場
合、ＣＰＵコアから出力されたアドレス値に対応するメ
モリ内の情報を内部データバス１０７ｂに出力するデー
タ選択手段２０５とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の機能ブロッ
クを一つのチップ上に集積したシステムＬＳＩおよびそ
の初期設定方法に関し、特に、システムＬＳＩの製造お
よびその初期設定に要する経費を大幅に削減する技術に
係わる。

【０００２】

【従来の技術】近年のＬＳＩ（Large Scale Integrated
circuit）製造技術の急激な進歩により、プロセッサ、
メモリおよび各種周辺機能ブロックを一つのチップ上に
集積したシステムＬＳＩが実用化されるようになった。

【０００３】一般に、システムＬＳＩは１つのチップで
複数の機能を実現するが、その機能の全てが常に使用さ
れるということは少なく、通常、そのシステムＬＳＩ上
で実行するアプリケーション（システム）の種類に応じ
て、システムＬＳＩが有する複数の機能の中から必要な
ものを選択、使用することになる。これは、一つのシス
テムＬＳＩを複数のアプリケーションに対応した構成に
することにより、アプリケーションの開発に要する経費
を抑えることができ、同じアプリケーションでも、高性
能版や廉価版等、その中での位置付けの違いによりシス
テムＬＳＩ内部で使用する機能が変わる場合でも一つの
システムＬＳＩで対応することができる等、幾つかの有
益な技術的背景があるためである。

【０００４】このようなシステムＬＳＩにおいては、シ
ステムＬＳＩが有する複数の機能の中から必要とするも
のを容易に選択することができるように、初期設定専用
の端子（以下、初期設定端子と表記）が設けられてお
り、初期設定端子を介してシステムＬＳＩの初期設定を
行い、システムＬＳＩの機能を選択・変更・使用する。
ここで、初期設定を行うシステムＬＳＩの主な機能とし
ては、、機能兼用端子の機能選択といったものがある。
ここで、「外部バススピード」、「外部バス幅」につい
て簡単に説明を加える。

【０００５】「外部バススピード」とは、システムＬＳ
Ｉ内部の動作周波数と外部の動作周波数との比を示す値
である。一般に、システムＬＳＩ内部が高速動作可能で
あっても、システムＬＳＩ外部のバス（以下、外部バス
と表記）上のデバイス（メモリ、Ｉ／Ｏ装置等）が低速
である場合には、外部バスの周波数（スピード）を低く
し、システム構築を容易にする作業が必要となる。この
ため、外部バススピードの設定がシステムＬＳＩの初期
設定項目の一つとなっており、例えば、外部バススピー
ドの初期設定端子がリセット時にＨ（High）であれば外
部バス動作周波数＝内部動作周波数、Ｌ（Low)であれば
外部バス動作周波数＝内部バス動作周波数／２、という
ようにして外部バススピードの初期設定を行う。

【０００６】「外部バス幅」とは、システムＬＳＩ内部
のバス幅と外部バス幅の違いを指定する値である。例え
ば、システムＬＳＩ内部のＣＰＵコアが３２ビットプロ
セッサである場合、内部データバス幅は３２ビットであ
ることが自然であるが、システムＬＳＩ外部のデータバ
スのバス幅は、メモリ等のコストを考慮して、選択でき
ることが望ましい（廉価なシステムでは、例えば１６ビ
ット幅等、バス幅の狭いメモリを使用することが一般的
となっている）。そこで、システムＬＳＩは外部バス幅
を初期設定時に選択できるようにしており、例えば、シ
ステムＬＳＩのリセット時に、外部バス幅初期設定端子
がＨであれば外部バスのバス幅は３２ビット、Ｌであれ
ば外部バス幅は１６ビット幅、というようにして外部バ
ス幅の初期設定を行う。

【０００７】尚、一般に、「外部バススピード」、「外
部バス幅」の制御はシステムＬＳＩ内部のバスインタフ
ェイスにおいて行うために、その初期設定端子はバスイ
ンタフェイス内部で使用される。これに対して、例え
ば、システムＬＳＩ内の機能ブロックが割り込みコント
ローラであり、割り込みコントローラの割り込み検出を
エッジトリガ又はレベルトリガのどちらで行うかの設定
を行いたい場合等、初期設定時に機能ブロックの機能に
ついて設定したい場合は、割り込み検出モード設定専用
の初期設定端子から信号を入力することにより割り込み
コントローラの初期設定を行う等のようにして、各機能
ブロック専用の初期設定端子を介して機能ブロックの機
能の選択を行う。

【０００８】

【発明が解決しようとする課題】以上述べてきたよう
に、従来のシステムＬＳＩにおいては、リセット時等、
システムＬＳＩが有する機能の初期設定を行う際のため
に、初期設定端子が設けられている。しかしながら、こ
のような従来のシステムＬＳＩには、以下に示すような
技術的課題がある。

【０００９】すなわち、一般に、システムＬＳＩの製造
に要する経費は端子（ピン）数に比例して増大すること
が知られているが、従来までのシステムＬＳＩには初期
設定時にのみ使用し、その後の動作には何も関与しない
無駄な端子である初期設定端子が多く備えられている。
つまり、初期設定端子の存在は、より安価なシステムＬ
ＳＩの製造を実現していく上での大きな障害となってお
り、緊急に解決すべき技術的課題なのである。

【００１０】本発明は、上記技術的課題を鑑みてなされ
たものであり、その目的は、システムＬＳＩの製造に要
する経費を削減するシステムＬＳＩを提供することにあ
る。

【００１１】また、本発明の他の目的は、システムＬＳ
Ｉの初期設定に要する経費を削減するシステムＬＳＩの
初期設定方法を提供することにある。

【００１２】

【課題を解決するための手段】上記の技術的課題に対し
て、発明者は、システムＬＳＩの初期設定を、端子を介
してではなく、データバスを介して行う手段を設けるこ
とにより、システムＬＳＩが有する初期設定用端子を無
くし、システムＬＳＩの製造およびその初期設定に要す
る経費を削減することができるという考えに至った。

【００１３】上記の考えを反映し、本発明の第１の特徴
は、システムＬＳＩの初期設定情報を保存したメモリの
アドレス値（リセットベクタアドレス値）を格納するリ
セットベクタアドレス格納部と、ＣＰＵコアから出力さ
れたアドレス値とリセットベクタアドレス値とを比較し
た結果に基づいて、システムＬＳＩの初期設定処理の実
行を制御する選択信号の有効・無効を切り換えるアドレ
ス比較回路と、何の処理も実行しないことを命ずるＮＯ
Ｐ命令コードを格納するＮＯＰ命令コード格納部と、選
択信号が有効である場合、ＣＰＵコアにＮＯＰ命令を出
力すると同時にメモリ内の初期設定情報をシステムＬＳ
Ｉの初期設定信号として出力し、選択信号が無効である
場合、ＣＰＵコアから出力されたアドレス値に対応する
メモリ内の情報を内部データバスに出力するデータ選択
手段とを具備するシステムＬＳＩであることにある。

【００１４】これにより、システムＬＳＩ製造に要する
経費を削減することができる。

【００１５】また、本発明の第２の特徴は、ＣＰＵコア
から出力されたアドレス値とシステムＬＳＩの初期設定
情報を保存したメモリのアドレス値（リセットベクタア
ドレス値）とを比較するステップと、比較の結果に基づ
いて、システムＬＳＩの初期設定処理の実行を制御する
選択信号の有効・無効を切り換えるステップと、選択信
号が有効である場合、ＣＰＵコアにＮＯＰ命令を渡すと
同時にメモリ内の初期設定情報をシステムＬＳＩの初期
設定信号として出力するステップと、選択信号が無効で
ある場合、ＣＰＵコアから出力されたアドレス値に対応
するメモリ内の情報を内部データバスに出力するステッ
プとから成るシステムＬＳＩの初期設定方法であること
にある。

【００１６】これにより、システムＬＳＩの初期設定に
要する経費を削減することができる。

【００１７】ここで、メモリとは、半導体メモリ、ハー
ドディスクやフロッピーディスク等の磁気記憶媒体、光
ディスク等を用いることが望ましい。

【００１８】また、メモリとしては、ブート用のＲＯＭ
を用いることが望ましく、ブートＲＯＭの先頭アドレス
に初期設定情報を格納しておき、初期設定情報を初期設
定処理の際に使用するようにすると良い。

【００１９】

【発明の実施の形態】以下、図１乃至図４を用いて、本
発明の実施形態に係わるシステムＬＳＩおよびその初期
設定方法について説明する。

【００２０】始めに、図１、２を用いて、本発明の実施
形態に係わるシステムＬＳＩの構成について説明する。

【００２１】本発明の実施形態に係わるシステムＬＳＩ
１００は、メモリのアドレス情報を出力しアドレス値に
相当する処理を実行するＣＰＵコア１０１、ＤＭＡＣ
（Direct Memory Access Control）やＳＩＯ（Serial I
nput/Output）等の周辺機能を実現する機能ブロック１
０２ａ、１０２ｂ、１０２ｃ、複数の機能の中から使用
する機能を選択する兼用端子選択手段１０３、システム
ＬＳＩ１００外部とのインタフェイスを担うバスインタ
フェイスユニット１０４、要求されたデータ情報に対応
するアドレス情報を搬送する内部アドレスバス１０６、
データ情報を搬送する内部データバス１０７ａ、１０７
ｂ、外部装置にシステムＬＳＩ１００が要求するデータ
情報に相当するアドレス値を搬送する外部アドレスバス
１１０、データ情報を搬送する外部データバス１１１、
システムＬＳＩ１００の初期設定情報および各種データ
情報を格納する外部メモリ１１２を備え、バスインタフ
ェイスユニット１０４は、システムＬＳＩの初期設定処
理を制御する初期設定信号生成手段２００を有する。

【００２２】ここで、外部メモリ１１２としては、例え
ば、ブート用のＲＯＭを用いることが望ましく、この場
合、ブートＲＯＭの先頭アドレスに初期設定情報を格納
しておき、初期設定信号生成手段２００が初期設定情報
を初期設定処理の際に使用するようにすると良い。

【００２３】本発明の実施形態に係わる初期設定信号生
成手段２００は、図２に示すように、初期設定情報が保
存されている外部メモリ１１２のアドレス値（リセット
ベクタアドレス値）情報を格納するためのリセットベク
タアドレス格納部２０１、ＣＰＵコア１０１から内部ア
ドレスバス１０６上に出力されたアドレス値とリセット
ベクタアドレス値とを比較し、比較の結果に基づいて、
システムＬＳＩ１００の初期設定処理の実行を制御する
選択信号２０３の有効・無効を切り換えるアドレス比較
回路２０２、「何もしない」ことを命ずるＮＯＰ（No O
Peration）命令コードを格納するＮＯＰ命令コード格納
部２０４、選択信号２０３の有効・無効に基づいて、外
部データバス１１１上の値を内部データバス１０７ｂに
出力する処理とＣＰＵコア１０１にＮＯＰ命令を渡す処
理とを切り換えるデータ選択手段２０５を具備し、外部
データバス１１１上の値をラッチすることにより、外部
メモリ１１２内の初期設定情報を初期設定信号１０５
ａ、１０５ｂ、１０５ｃとして機能ブロック１０２ａや
兼用端子選択手段１０３等に出力する。

【００２４】次に、図３を用いて、本発明の実施形態に
係わるシステムＬＳＩの初期設定方法について説明す
る。

【００２５】本発明の実施形態に係わるシステムＬＳＩ
１００の初期設定方法においては、 （１）（リセット処理、ステップＳ３０１）始めに、シ
ステムＬＳＩ１００の設定をリセットする。

【００２６】（２）（内部アドレスバス値比較、ステッ
プＳ３０２）次に、ＣＰＵコア１０１から内部アドレス
バス１０６に出力されたアドレス値とリセットベクタア
ドレス格納部２０１内のアドレス値（リセットベクタア
ドレス値）とを比較する。

【００２７】（３）（判別処理、ステップＳ３０３）続
いて、比較の結果、内部アドレスバス１０６のアドレス
値とリセットベクタアドレス値とが一致した場合は（選
択信号有効化、ステップＳ３０４）へ、一致しない場合
は（選択信号無効化、ステップＳ３０８）へ移行する。

【００２８】（４）（選択信号有効化、ステップＳ３０
４）ステップＳ３０３において、比較の結果、一致した
場合、システムＬＳＩ１００の初期設定処理の実行を制
御する選択信号２０３を有効にする。

【００２９】（５）（外部メモリデータ出力、ステップ
Ｓ３０５）次に、内部アドレスバス１０６のアドレス値
（＝リセットベクタアドレス値）を外部メモリ１１２に
通知し、当該アドレス値に対応する外部メモリ１１２内
のデータ（初期設定情報）を外部データバス１１１を介
してデータ選択手段２０５に出力する。

【００３０】（６）（ＮＯＰ命令出力、ステップＳ３０
６）続いて、ＣＰＵコア１０１にＮＯＰ命令コード格納
部２０４内のＮＯＰ命令を出力する。

【００３１】（７）（初期設定情報出力、ステップＳ３
０７）次に、外部データバス１１１上のデータをラッチ
することにより、外部メモリ１１２内の初期設定情報を
初期設定信号１０５ａ、１０５ｂ、１０５ｃとして初期
設定を行う部位に通知し、ＬＳＩ初期設定処理を実行・
完了する。

【００３２】（８）（選択信号無効化、ステップＳ３０
８）ステップＳ３０３において、比較の結果、一致しな
い場合、システムＬＳＩ１００の初期設定処理を制御す
る選択信号２０３を無効にする。

【００３３】（９）（外部メモリデータ出力、ステップ
Ｓ３０５）次に、内部アドレスバス１０６のアドレス値
を外部メモリ１１２に通知し、当該アドレス値に対応す
る外部メモリ１１２内のデータを外部データバス１１１
を介してデータ選択手段２０５に出力する。

【００３４】（１０）（外部データバス値出力、ステッ
プＳ３０９）続いて、外部データバス１１１上の値を内
部データバス１０７ｂに出力し、ＬＳＩの通常の処理に
移行する。

【００３５】このように、本発明の実施形態に係わるシ
ステムＬＳＩ１００の初期設定方法によれば、リセット
時には、ＣＰＵコア１０１から出力された内部アドレス
バス１０６上のアドレス値がリセットベクタアドレス値
と同じであるために、内部データバス１０７ｂを介して
ＣＰＵコア１０１にＮＯＰ命令コードが出力され、ＣＰ
Ｕコア１０１はリセット直後にフェッチした命令がＮＯ
Ｐ命令であるために何も実行しない。そして、ＣＰＵコ
ア１０１がＮＯＰ命令を実行中に、外部データバス１１
１上のデータをラッチすることにより、外部メモリ１１
２内の初期設定情報を元にした初期設定信号１０５ａ、
１０５ｂ、１０５ｃを出力し、システムＬＳＩ１００の
初期設定が行われる。その後、ＣＰＵコア１０１は次の
命令をフェッチするためのアドレス値を出力するが、こ
の時のアドレス値はリセットベクタアドレス値とは異な
るために、外部データバス１１１の値はラッチされるこ
となく、内部データバス１０７ｂにそのまま通されるよ
うになり、リセット直後の初期設定がそのまま固定され
ることになる。

【００３６】尚、システムＬＳＩ１００の機能の初期設
定については、図４に示すような内部設定レジスタを用
いる方法もあるが、一般に、内部設定レジスタを用いた
初期設定方法は、チップコンフィグレーションブロック
４０内部のチップコンフィグレーションレジスタ４１に
ＣＰＵコア１０１が値を書き込むことにより、外部信号
４３の機能（例えば、ＳＩＯの制御信号やＤＭＡＣの外
部Ｉ／Ｏデバイスへのアクノリッジ信号等）が機能ブロ
ック１０２ｂ、１０２ｃのいづれのものであるかを選択
信号４２を介して外兼用端子選択手段１０３により決め
るものであり、ソフトウェア的な初期設定方法となって
いる。したがって、このようなソフトウェア的な初期設
定も、本発明の実施形態に係わるシステムＬＳＩ１００
およびその初期設定方法により行うことができる。

【００３７】このように、本発明はここでは記載してい
ない様々な実施の形態を包含するということは十分に理
解すべきである。したがって、本発明はこの開示から妥
当な特許請求の範囲に係わる発明特定事項によってのみ
限定されるものでなければならない。

【００３８】

【発明の効果】以上述べてきたように、本発明のシステ
ムＬＳＩによれば、初期設定を端子ではなくバスを介し
て行い、システムＬＳＩ内部に初期設定専用の端子を設
ける必要がないので、システムＬＳＩの製造に要する経
費を削減することができる。また、初期設定をハードウ
ェア的に行うことができるので、ソフトウェアを用いた
初期設定のステップ数を減らし、より一層の経費削減に
貢献することができる。

【００３９】また、本発明のシステムＬＳＩの初期設定
方法によれば、初期設定を端子ではなくバスを介して行
い、システム内部に初期設定専用の端子を用意する必要
がないので、システムＬＳＩの製造に要する経費を削減
することができる。また、初期設定をハードウェア的に
行うことができるので、ソフトウェアを用いた初期設定
のステップ数を減らし、より一層の経費削減に貢献する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係わるシステムＬＳ
Ｉの構成を示すブロック図である。

【図２】本発明の実施形態に係わる初期設定信号生成手
段の構成を示すブロック図である。

【図３】本発明の実施形態に係わるシステムＬＳＩの初
期設定方法を示すフローチャート図である。

【図４】本発明の第２の実施形態に係わるシステムＬＳ
Ｉの構成を示すブロック図である。

【符号の説明】

４０ チップコンフィグレーションブロック ４１ チップコンフィグレーションレジスタ ４２ 選択信号 ４３ 外部信号 １００ システムＬＳＩ １０１ ＣＰＵコア １０２ａ、１０２ｂ、１０２ｃ 機能ブロック １０３ 兼用端子選択手段 １０４ バスインタフェイスユニット １０５ａ、１０５ｂ、１０５ｃ 初期設定信号 １０６ 内部アドレスバス １０７ａ、１０７ｂ 内部データバス １１０ 外部アドレスバス １１１ 外部データバス １１２ 外部メモリ ２００ 初期設定信号生成手段 ２０１ リセットベクタアドレス格納部 ２０２ アドレス比較回路 ２０３ 選択信号 ２０４ ＮＯＰ命令コード格納部 ２０５ データ選択手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 システムＬＳＩの初期設定情報を保存し
   たメモリのアドレス値（リセットベクタアドレス値）を
   格納するリセットベクタアドレス格納部と、 ＣＰＵコアから出力されたアドレス値と前記リセットベ
   クタアドレス値とを比較した結果に基づいて、システム
   ＬＳＩの初期設定処理の実行を制御する選択信号の有効
   ・無効を切り換えるアドレス比較回路と、 何の処理も実行しないことを命ずるＮＯＰ命令コードを
   格納するＮＯＰ命令コード格納部と、 前記選択信号が有効である場合、前記ＣＰＵコアにＮＯ
   Ｐ命令を出力すると同時に前記メモリ内の初期設定情報
   をシステムＬＳＩの初期設定信号として出力し、前記選
   択信号が無効である場合、前記ＣＰＵコアから出力され
   たアドレス値に対応する前記メモリ内の情報を内部デー
   タバスに出力するデータ選択手段とを具備することを特
   徴とするシステムＬＳＩ。
2. 【請求項２】 ＣＰＵコアから出力されたアドレス値と
   システムＬＳＩの初期設定情報を保存したメモリのアド
   レス値（リセットベクタアドレス値）とを比較するステ
   ップと、 比較の結果に基づいて、システムＬＳＩの初期設定処理
   の実行を制御する選択信号の有効・無効を切り換えるス
   テップと、 前記選択信号が有効である場合、前記ＣＰＵコアにＮＯ
   Ｐ命令を渡すと同時に前記メモリ内の初期設定情報をシ
   ステムＬＳＩの初期設定信号として出力するステップ
   と、 前記選択信号が無効である場合、前記ＣＰＵコアから出
   力されたアドレス値に対応する前記メモリ内の情報を内
   部データバスに出力するステップとを有することを特徴
   とするシステムＬＳＩの初期設定方法。